CN1210361A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1210361A
CN1210361A CN98117733A CN98117733A CN1210361A CN 1210361 A CN1210361 A CN 1210361A CN 98117733 A CN98117733 A CN 98117733A CN 98117733 A CN98117733 A CN 98117733A CN 1210361 A CN1210361 A CN 1210361A
Authority
CN
China
Prior art keywords
film
insulating film
interlayer insulating
via plug
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98117733A
Other languages
English (en)
Other versions
CN1135607C (zh
Inventor
宇佐美达矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1210361A publication Critical patent/CN1210361A/zh
Application granted granted Critical
Publication of CN1135607C publication Critical patent/CN1135607C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体装置及其制造方法,该装置包括至少一种含Si－H键的夹层绝缘膜,夹层绝缘膜中的通路插头及Si－H键部分;其制造方法主要包括有在绝缘膜上形成含Si－OH键的夹层绝缘膜,在夹层绝缘膜上开通孔,清除表面上的Si－OH部分,再在通孔中形成通路插头等步骤。本装置能有效防止通路插头的通孔电阻异常,且使夹层绝缘膜的介电常数稳定。

Description

半导体装置及其制造方法
本发明涉及一种含夹层绝缘膜，如SOG(旋转涂布玻璃)膜的半导体及其制造方法。
近来，半导体集成电路具有尺寸缩小的趋势。尤其在逻辑电路的多层布线领域中该趋势更为显著。
由于上述多层布线领域中金属布线图间的距离被缩小，在彼此相邻的金属布线图间常发生串音。这里，应注意上述串音是指在一个布线图上的布线信号被传送到相邻的布线图上。
采用低介电常数的夹层绝缘膜是一种有效的避免串音的方法。目前已开发出多种材料并应用于上述多层布线场合。
在上述材料中，引人注目的是以氢化硅醌氧烷(以后简写为HSQ)聚合物为夹层绝缘膜，如SOG膜。在这种情况下，HSQ膜含多个Si-H键，并具有多孔结构。
当采用HSG为夹层绝缘膜构成半导体装置时，在HSQ的夹层绝缘膜中形成通孔或通路孔。这时，在夹层绝缘膜中用光刻胶制成通孔。
在开过通孔后，常用氧等离子加工再随后用湿加工法消除光刻胶。
如上所述，HSQ绝缘膜含多个Si-H键。这些Si-H键在通孔的HSQ绝缘膜表面上受氧等离子体加工的作用。因此，通过上述氧等离子体加工，Si-H键减少并变为Si-OH键。该事实公布于第43届应用物理专题讨论会会刊，第654页，26a-N-b(1996年4月)。
因此，HSQ绝缘膜在后继的湿加工中吸收湿气。在这种情况下，当在通孔中形成一个通路插头时，在通路插头中常形成一种受损的通路。这个受损通路使直通电阻异常。另外，HSQ绝缘膜变得不稳定。
于是，普通半导体装置存在一个问题，即HSQ绝缘膜在上述氧等离子体加工中吸湿在直通电阻中产生异常。这是因为在HSQ绝缘膜表面的通孔中的Si-H键通过氧等离子体加工变为Si-H键的缘故。
因此，本发明的目的之一是，提供一种半导体装置及其制造方法，该装置能有效地防止在诸如HSQ绝缘膜的夹层绝缘膜中形成的通路插头中由受损通路引起的通孔电阻异常。
本发明的另一目的是，提供一种能使夹层绝缘膜(HSQ绝缘膜)的介电常数稳定的半导体装置及其制造方法。
根据本发明，一种半导体装置包括至少一种夹层绝缘膜。在此，夹层绝缘膜含多个Si-H键。
在这种情况下，在夹层绝缘膜中放置一种通路插头。在此，在夹层绝缘膜和没有Si-OH键部分的通路插头间的边界上形成一Si-H键部分。
具体地说，通路插头放在夹层绝缘膜中开的通孔中并具有预定的通孔电阻。
在这种情况下，通路插头在没有受损通路的情况下被放置，以便改善通孔电阻。
这时，夹层绝缘膜包括具有低介电常数的SOG(旋转涂布玻璃)膜。其中，最好SOG膜是从由氢化硅醌氧烷(HSQ)膜、甲基硅醌氧烷膜、一种有机SOG膜和一种聚硅氮烷膜构成的一组中选出的一种膜。
更具体地说，在夹层绝缘膜，如HSQ绝缘膜，表面上的Si-H键部分通过氧等离子体加工变成Si-OH键。这种Si-OH键通过后继的氢加工再改变或变回Si-H键部分。因此，在通路孔或通孔中形成的通路插头不产生受损通路。这是因为Si-H键部分不吸收不同于Si-OH键部分的湿气。结果是，不会带来通孔电阻的异常，而且在本发明中夹层绝缘膜的介电常数变稳了。
更详细地说，夹层绝缘膜，如HSQ膜在烘烤加工后含众多Si-H键。在这种情况下，当夹层绝缘膜的表面部分受氧等离子体加工作用时，表面部分变成Si-OH键。此后，表面部分受氢加工(H2等离子体加工)作用。从而，进行下列反应：
            
通过以上反应，Si-OH键消失，因为剩余的反应材料(H2O)蒸发。结果是，在后继的湿加工中夹层绝缘膜不吸收湿气。
图1A至1F是表示一种生产常规半导体装置的方法的剖视图。
图2是表示根据本发明的一种半导体装置的剖视图；而且
图3A至3F是表示根据本发明生产一种半导体装置方法的剖视图。
参阅图1A至1F，为更好地理解本发明，首先将描述生产半导体装置的一种常规方法。该半导体的生产方法相当于在本说明书前部中提到的普通半导体的生产方法。
如图1A中的说明，第一金属布线图302形成在一第一P-SiO2膜301上。
随后，第二P-SiO2膜303以1000埃的厚度沉积在第一金属布线图302上，以便覆盖第一金属布线图302，如图1B所示。此后，溶解在溶剂中的HSQ镀在第二P-SiO2膜303上。在随后顺序进行的分别在150℃、200℃和350℃下的各一分钟烘干加工后，再在高温炉内400℃的N2气中进行固化。因此，厚度约为4000埃的一层HSQ固化膜304沉积在第二P-SiO2膜303上，如图1B所示，此时，HSQ固化膜304用作如SOG(旋转涂布玻璃)膜这样的夹层绝缘膜。如上所述，HSQ固化膜304包含众多Si-H键并具有多孔结构。
其次，第三P-SiO2膜305沉积在HSQ固化膜304上，厚度达14000埃，如图1B所示。随后，进行公知的化学机械抛光(此后称为CMP)加工使表面平滑，如图1B所示。
随后，镀上光刻胶306并按预定形状成型，如图C所示。
其次，HSQ固化膜304和第二、第三P-SiO2膜303和305用以CF为基础的气体开口或蚀刻以形成通孔或通路孔，如图1D所示。
此后，进行一种氧等离子体加工以消除光刻胶306，如图1E所示。在这情况下通过孔中的HSQ膜304表面不可避免地暴露在氧等离子体中。结果是，在HSQ固化膜304表面上的Si-H键部分变为Si-OH键部分307，如图1E所示。因此，在后继的消除光刻胶的湿加工中，因为生成的HSQ固化膜304包含Si-OH键部分307，所以HSQ固化膜304吸收湿气。
随后，在通孔(或通路孔)中形成通路插头305，如图1F所示。在这情况下，当通路插头305在HSQ固化膜包含如图1E所示的Si-OH键部分307的情况下形成时，在通路插头中产生受损的通路308如图1F所示。这个受损通路308在通孔电路中引起通孔电阻的异常。
考虑到上述问题，本发明提供一种半导体装置，该装置能有效地防止在夹层膜中形成的通路插头由受损通路引起其通路电阻的异常。
随后，参照图2根据本发明对半导体装置进行描述。
如图2所示，第一金属布线图102放在第一P-SiO2膜101上。第二P-SiO2膜103沉积在第一金属布线图102上，厚度在500埃和1000埃的范围内。而且，其上镀覆HSQ固化膜。另外第三P-SiO2膜105设置在HSQ固化膜104上。其中，第三P-SiO2膜膜105经CMP处理变得平滑。此外，第二金属布线图108设置在第三P-SiO2膜105上，在此，通路插头107位于在第二和第三P-SiO2膜103和105中，而且HSQ固化膜104使第一金属布线图102和第二金属布线图108电连接。
在这种情况下，Si-H键部分106形成在通路插头107和HSQ固化膜104之间的边界上。在本实施例中，Si-OH键部分(307)没有形成在上述不同于图1E中情况的边界处。
在这种情况下，第一和第二金属布线图102和108中的每一个均是由铜或铝构成的，而且可能含有一种杂质如铜、硅和钯。而且，一种阻挡层金属，如氮化钛、钛和钨化钛等，可以在第一和第二金属布线图102和108的上面或下面形成。另外，通路插头107由钨、铝和铜构成，而阻挡层金属，如氮化钛、钛和钨化钛等，也可以如前述在通路插头107上面或下面形成。
在这种情况下，第二和第三P-SiO2膜103和105的每一个均可由以SiH4为基础的SiO2，以TEOS(四乙基硅氧烷)为基础的SiO2，以三烷氧基硅烷为基础的SiO2，和用公知的高密度等离子体化学汽相沉积(CVD)方法构成的SiO2中的任何一种形成。
随后，参照图3A至3F将对本发明的半导体装置的第一种制造方法进行描述。
如图3A所示，第一金属布线图202形成在第一P-SiO2膜201上。
然后，第二P-SiO2膜203用公知的四乙基硅氧烷(TEOS)和氧等离子体CVD方法淀积，从而覆盖第一金属布线图202，如图3B所示。此后，溶解在溶剂(甲基异丁基酮(MIBK))中的HSQ在大约每分钟3000转的旋转速度下镀敷在第二P-SiO2膜203上。随后，分别在150℃,200℃和350℃的氮气中经三个步骤依次进行烘干加工。此后，通过采用公知的立式高温炉在400℃氮气内用大约60分钟进行固化加工，形成厚度为4000埃的HSQ固化膜204如图3B所示，这里应注意，HSQ固化膜204是作为一种诸如SOG膜的夹层绝缘膜。而且，如上所述，HSQ固化膜204包含众多Si-H键并具有多孔结构。
其次，利用公知的TEOS和氧等离子体CVD方法，在HSQ固化膜204上淀积第三P-SiO2膜205至厚度约14000埃，如图3B所示。
随后，进行CMP加工，使在第一金属布线图210上的膜厚度被选定为8000埃，如图3B所示。这里，从由甲基硅醌氧烷，一种有机SOG和聚硅氮烷构成的一组中可选择一个来代替HSQ。
其次，光刻胶206镀在HSQ固化膜205上，如图3C所示。此后，对光刻胶206曝光和显影，使它按预定的形状构成图形，如图3C所示。
随后，通过采用光刻胶206作为掩膜，蚀刻HSQ固化膜204和第二及第三P-SiO2膜203和205，如图3D所示。因此，在HSQ固化膜204和第二及第三P-SiO2膜203和205上开设一通孔207(或一个通路孔)。这里，应当指出HSQ固化膜204的在通孔207中的那部分表面上具有一Si-H键部分。
此后，进行氧等离子体加工和湿加工以去掉光刻胶206，如图3E所示。在该情况下，HSQ固化膜204不可避免地暴露在氧等离子体下。因此，在HSQ固化膜204表面上和在通孔207中，HSQ固化膜204的Si-H键部分变为Si-OH键部分，如图3E所示。
随后，对上述表面进行氢等离子体加工，如图3F所示。在该情况下，通过使用可产生高密度等离子体的公知的电化学反应(ECR)等离子体进行十分钟的氢等离子体加工。因此，图3E中所示的Si-OH键部分208被Si-H键部分209代替，如图3F所示。也即，图3E中的Si-OH键部分208再一次变为Si-H键部分209。
最后，在通孔207中以图1F中所示的同样方式形成通路插头(305)。在该情况下，在通路插头(305)中不产生受损通路(308)。这是因为最终的HSQ固化膜204不包括与图1F中所示不同的Si-OH键部分208。因此在本实施例中通孔电阻变为正常。而且，HSQ固化膜的介电常数变得稳定。
接下来，参阅图3A至3E，对第二种生产半导体装置的方法进行描述。
在第二个实施例中，在图3A至3E中所示的加工过程将与第一个实施例按同样顺序进行。
然而，在第二个实施例的如图3F所示的步骤中，用三氢化磷(PH3)气体代替氢进行氢等离子体加工。在这种情况下，在PH3中的P用做反应的催化剂，因此可使反应加强。所以，和用氢的情况比较，Si-OH键208(在图3E中)可以更为有效地变为Si-H键部分209(在图3F中)。
而且，在上述等离子体加工中，可以从六氢化二硼(B2H6)气体，甲烷(CH4)气体和六氢化二碳(C2H6)气体构成的一组中选择出任一种使其作用与该组内其它气体相同。在这种情况下，也可获得与第一个实施例相同的效果。

Claims (22)

1、一种半导体装置，包括至少一种含有多个Si-H键的夹层绝缘膜，其特征在于，它包含：
放在所述夹层绝缘膜中的通路插头；及
一种形成在所述夹层绝缘膜和所述无Si-OH键部分的通路插头之间的边界上的Si-H键部分。
2、根据权利要求1所述的装置，其特征在于，其中：
所述通路插头被设置在所述夹层绝缘膜中开设的通孔内，并具有预定的通孔电阻，
为改善通孔电阻，所述通路插头被无受损通路设置，
3、根据权利要求1所述的装置，其特征在于，其中：
所述夹层绝缘膜由一种具有低介电常数的SOG(旋转涂布玻璃)膜构成。
4、根据权利要求3所述的装置，其特征在于，其中：
所述SOG膜是从由氢化硅醌氧烷(HSQ)膜，甲基硅醌氧烷膜，一种有机SOG膜和聚硅氮烷膜构成的一组中选出的一种。
5、一种半导体装置，其特征在于，它包含：
设置在第一绝缘膜上的第一布线图；
设置在所述第一布线图上以覆盖所述第一布线图的一第二绝缘膜；
设置在所述第二绝缘膜上的一夹层绝缘膜；
设置在所述夹层绝缘膜上的一第三绝缘膜；
一设置在所述第三绝缘膜上的一第二布线图；
设置在所述第二、第三夹层绝缘膜和所述夹层膜中，以使所述第一布线图和所述第二布线图电连接的一通路插头；及
在所述夹层绝缘膜和无Si-OH键部分的通路插头间的边界上的Si-H键部分。
6、根据权利要求5所述的装置，其特征在于，其中：
所述通路插头设置在开设于所述夹层绝缘膜上的通孔中，而且具有预定的通孔电阻，
以改善通孔电阻通路插头被无受损通路设置。
7、根据权利要求5所述的装置，其特征在于，其中：
所述夹层绝缘膜由一种具有低介电常数的SOG(旋转涂布玻璃)膜制成。
8、根据权利要求7所述的装置，其特征在于，其中：
所述SOG膜是从由氢化硅醌氧烷(HSQ)膜，甲基硅醌氧膜，一种有机SOG膜和一种聚硅氮烷膜构成的一组中选择出的一种。
9、根据权利要求5所述的装置，其特征在于，其中：
所述第一、第二和第三绝缘膜中的每一种都包含SiO2膜。
10、一种制造半导体装置的方法，其特征在于，它包含以下步骤：
在一绝缘膜上面形成含多个Si-OH键的一夹层绝缘膜；
在所述带有Si-OH键部分的夹层绝缘膜中开设一通孔，所述Si-OH键部分是由Si-H键产生并留在所述夹层绝缘膜表面上的；及
从表面上消除Si-OH键部分。
11、根据权利要求10所述的方法，其特征在于，它还包含下列步骤：
在通孔中形成一通路插头，所述通路插头具有预定的通孔电阻，
为改善通孔电阻，在没有受损通路的所述夹层膜中形成所述通路接头。
12、根据权利要求10所述的方法，其特征在于，其中：
所述夹层绝缘膜由具有低介电常数的SOG(旋转涂布玻璃)膜构成。
13、根据权利要求12所述的方法，其特征在于，其中：
所述SOG膜是从由氢化硅醌氧烷(HSQ)膜，甲基硅醌氧烷膜，一种有机SOG膜和聚硅氮烷膜构成的一组中选择出的一种。
14、一种制造半导体装置的方法，其特征在于，它包含下列步骤：
在一第一绝缘膜上形成一第一布线图；
在所述布线图上沉积第二绝缘膜，以覆盖所述第一布线图；
在所述第一绝缘膜上镀敷一夹层绝缘膜；
在所述夹层绝缘膜上沉积第三绝缘膜；
在所述第三绝缘膜上镀敷一种光刻胶；
将所述光刻胶制成预定形状；
通过使用所述成型的光刻胶做掩膜蚀刻所述第二和第三绝缘膜和夹层绝缘膜以形成一通孔；
采用含氧的第一等离子体加工消除光刻胶，以使Si-OH键部分形成在所述夹层绝缘膜在通孔中的表面上；及
对表面进行第二等离子体加工，致使Si-OH键部分变为Si-H键部分。
15、根据权利要求14所述的方法，其特征在于，它还包含下列步骤：
在所述第一等离子体加工后进行湿加工以消除所述光刻胶。
16、根据权利要求14所述的方法，其特征在于，其中：
所述第二等离子体加工包含氢气。
17、根据权利要求14所述的方法，其特征在于，其中：
所述第二等离子加工包含PH3气。
18、根据权利要求14所述的方法，其特征在于，其中：所述第二等离子体加工含有从包括B2H6气体、CH4气体和C2H6气体的一组中选出的一种。
19、根据权利要求14所述的方法，其特征在于，它还包含下列步骤：
在通孔中形成一通路插头，所述通路插头具有预定的通孔电阻，
通路插头形成在没有受损通路的所述夹层绝缘膜中，以改善通孔电阻。
20、根据权利要求14所述的方法，其特征在于，其中：
所述夹层绝缘膜由具有低介电常数的SOG(旋转涂布玻璃)膜构成。
21、根据权利要求20所述的方法，其特征在于，其中：
所述SOG膜是从由氢化硅醌氧烷(HSQ)膜、甲基硅醌氧烷膜、一种有机SOG膜和聚硅氮烷膜构成的一组中选出的一种。
22、根据权利要求14所述的方法，其特征在于，其中：
所述第一、第二和第三绝缘膜中的每一种均包含一种SiO2膜。
CNB981177336A 1997-09-02 1998-09-02 半导体装置的制造方法 Expired - Fee Related CN1135607C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP237385/97 1997-09-02
JP23738597A JP3226021B2 (ja) 1997-09-02 1997-09-02 半導体装置の製造方法
JP237385/1997 1997-09-02

Publications (2)

Publication Number Publication Date
CN1210361A true CN1210361A (zh) 1999-03-10
CN1135607C CN1135607C (zh) 2004-01-21

Family

ID=17014614

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981177336A Expired - Fee Related CN1135607C (zh) 1997-09-02 1998-09-02 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US6133137A (zh)
JP (1) JP3226021B2 (zh)
KR (1) KR100310492B1 (zh)
CN (1) CN1135607C (zh)
GB (1) GB2329069B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366103B (zh) * 2006-01-18 2010-06-02 Az电子材料（日本）株式会社 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
US6165905A (en) * 1999-01-20 2000-12-26 Philips Electronics, North America Corp. Methods for making reliable via structures having hydrophobic inner wall surfaces
GB9904427D0 (en) 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
JP2000294545A (ja) * 1999-04-09 2000-10-20 Nec Corp 半導体装置及びその製造方法
TW428230B (en) * 1999-09-27 2001-04-01 United Microelectronics Corp Post-treatment procedure for material with low dielectric constant
US7011868B2 (en) * 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US6913796B2 (en) * 2000-03-20 2005-07-05 Axcelis Technologies, Inc. Plasma curing process for porous low-k materials
US7053005B2 (en) * 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7122900B2 (en) 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
DE60126906T2 (de) * 2000-06-30 2007-11-08 Tokyo Electron Ltd. Herstellungsverfahren für ein halbleiterbauelement
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
US6784095B1 (en) * 2001-02-14 2004-08-31 Advanced Micro Devices, Inc. Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing
SG102047A1 (en) * 2002-05-02 2004-02-27 Dso Nat Lab Ladder-like silicone polymers
US6914014B2 (en) * 2003-01-13 2005-07-05 Applied Materials, Inc. Method for curing low dielectric constant film using direct current bias
JP2004235548A (ja) 2003-01-31 2004-08-19 Nec Electronics Corp 半導体装置およびその製造方法
KR100464859B1 (ko) * 2003-02-26 2005-01-06 삼성전자주식회사 스핀온글래스 조성물을 이용한 캐패시터 형성 방법
US6921727B2 (en) 2003-03-11 2005-07-26 Applied Materials, Inc. Method for modifying dielectric characteristics of dielectric layers
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2008294123A (ja) * 2007-05-23 2008-12-04 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2009188411A (ja) * 2009-03-06 2009-08-20 Tokyo Electron Ltd シリル化処理方法、シリル化処理装置およびエッチング処理システム
CN105819393B (zh) * 2015-01-06 2017-04-05 中芯国际集成电路制造(上海)有限公司 改善惯性传感器中金属损失的方法
KR102395487B1 (ko) * 2019-08-21 2022-05-06 삼성에스디아이 주식회사 실리카 막 형성용 조성물 및 실리카 막

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2928409B2 (ja) * 1991-08-19 1999-08-03 松下電子工業株式会社 半導体装置の製造方法
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
KR0138853B1 (ko) * 1994-11-03 1998-06-01 양승택 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
JP3281209B2 (ja) * 1995-01-30 2002-05-13 株式会社東芝 半導体装置の製造方法
JP2758847B2 (ja) * 1995-02-08 1998-05-28 日本電気株式会社 スピンオングラス膜の形成方法
JPH0964037A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
EP0810648A3 (en) * 1996-05-31 1997-12-29 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
JPH10214892A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置の製造方法
JPH10335458A (ja) * 1997-05-30 1998-12-18 Nec Corp 半導体装置及びその製造方法
TW375779B (en) * 1997-06-03 1999-12-01 United Microelectronics Corp Method for treating via side wall

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366103B (zh) * 2006-01-18 2010-06-02 Az电子材料（日本）株式会社 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102738076B (zh) * 2012-07-27 2014-10-22 上海华力微电子有限公司 通孔优先铜互连制作方法

Also Published As

Publication number Publication date
GB9819141D0 (en) 1998-10-28
KR100310492B1 (en) 2002-02-19
JP3226021B2 (ja) 2001-11-05
CN1135607C (zh) 2004-01-21
JPH1187332A (ja) 1999-03-30
US6133137A (en) 2000-10-17
GB2329069A (en) 1999-03-10
GB2329069B (en) 2002-02-13

Similar Documents

Publication Publication Date Title
CN1135607C (zh) 半导体装置的制造方法
KR100372216B1 (ko) O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물
US7622380B1 (en) Method of improving adhesion between two dielectric films
CN1311540C (zh) 半导体器件的制造方法
US5700720A (en) Method of manufacturing semiconductor device having multilayer interconnection
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
CN1245350A (zh) 半导体器件及制造该半导体器件的方法
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
KR20060135031A (ko) 감광성 유전체층의 분해를 통한 인터커넥트 구조체의 형성방법 및 소자
CN1672250A (zh) 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法
KR20010031049A (ko) 하이드로겐-실세스퀴옥산（ｈｓｑ）으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들
US6531755B1 (en) Semiconductor device and manufacturing method thereof for realizing high packaging density
JP3193335B2 (ja) 半導体装置の製造方法
CN101063065A (zh) 半导体晶片的清洗溶液及内连线结构的形成方法
CN1065657C (zh) 半导体装置的制造方法
KR20050013492A (ko) 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능
US20040126957A1 (en) Microelectronic process and structure
CN1374699A (zh) 半导体器件及其制造方法
EP0790645A2 (en) Intermetal dielectric planarization
KR100414611B1 (ko) 반도체 장치의 제조 방법
CN1742231A (zh) 由旋涂上的陶瓷薄膜组成的构图层
CN1200564A (zh) 半导体器件的制造方法
US20040198068A1 (en) Method for manufacturing semiconductor device
US7541296B2 (en) Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device
CN1309042C (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030521

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030521

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040121

Termination date: 20140902

EXPY Termination of patent right or utility model