CN1201160C - 用于测试液晶驱动器的半导体集成电路的测试方法和装置 - Google Patents

用于测试液晶驱动器的半导体集成电路的测试方法和装置 Download PDF

Info

Publication number
CN1201160C
CN1201160C CNB011411724A CN01141172A CN1201160C CN 1201160 C CN1201160 C CN 1201160C CN B011411724 A CNB011411724 A CN B011411724A CN 01141172 A CN01141172 A CN 01141172A CN 1201160 C CN1201160 C CN 1201160C
Authority
CN
China
Prior art keywords
voltage
test
output
gray scale
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011411724A
Other languages
English (en)
Other versions
CN1344940A (zh
Inventor
内田炼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1344940A publication Critical patent/CN1344940A/zh
Application granted granted Critical
Publication of CN1201160C publication Critical patent/CN1201160C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

把基极电源电压的设置值分配在液晶驱动器的驱动电压的技术规范的上限值10[V]与下限值0[V]之间。可以产生基极电源端的V1至V2之间的10[V]的基极电源电位差。通过把包括在这些基极电源端的V1至V2之间的灰度电平作为测试对象，每个相邻灰度输出电平可相互具有大约200[mV]的电位差(各端之间的基极电源电位差10000[mV]/51个灰度电平)。对于包括在这些基极电源端之间的灰度电平，对于每个灰度电平，在依次改变输入数据并且改变比较器的判断电平的设置的同时进行测试，并且测试所有的包括在这个间隔中的灰度电平。

Description

用于测试液晶驱动器的半导体集成电路的测试方法和装置
技术领域    本发明涉及用于半导体集成电路的、有关具有输出多个灰度等级电平(以下称为“灰度电平”)的功能和多个数模转换器(以下称为“DAC”)的半导体集成电路的灰度输出电压的测试方法和测试装置。它涉及其中各个DAC可以在短时间内以高精度执行灰度输出电压的输出的半导体集成电路所用的测试方法和测试装置。这里，灰度等级电平是指决定与液晶板等的点显示相关的亮或暗的程度的输出电压电平。
背景技术    伴随着液晶板的高清晰度，安装在液晶板上的液晶驱动器大规模集成电路(LSI)向着多输出和多灰度发展。液晶驱动器LSI具有“伽马校正电阻电路”或者“伽马校正电容电路”作为集成在该器件内的基极电压发生电路。电压加在这种基极电压发生电路的基极电源输入端。液晶驱动器LSI的灰度电平的数量是由关于所加电压的标度比(在伽马校正电阻电路的情况下是电阻标度比，而在伽马校正电容电路的情况下是电容标度比)来确定的。这个标度比细化得越小，灰度电平就越多。
另外，为了实现多灰度显示，液晶驱动器具有与灰度电平的数量相对应的内装DAC(把数字输入图像数据转换成模拟灰度输出电压)，并且输出灰度电压。例如，64种灰度显示所用的液晶驱动器具有6位的内装DAC，256种灰度显示所用的液晶驱动器具有8位内装DAC，而1024位灰度显示所用的液晶驱动器具有10位的内装DAC。
在对多灰度、多输出的液晶驱动器的测试中，测试这样一些方面，诸如：从DAC输出的各个灰度电压值是否全部输出为与每个电平的数字图像数据对应的、正确转换的电压值，或者在每个DAC之间，输出灰度电压值是否相互一致。
以具有m个输出和n个灰度电平的内装DAC的液晶驱动器作为示例，描述常规的测试方法。
在图1中，示出由液晶驱动器和高精度电压测量装置构成的常规半导体测试设备的电路的原理框图。
从半导体测试设备(下文称为“测试器”)60到液晶驱动器51，事先为每个灰度电平设置的与所有输出端子的数量相等的灰度数字数据被依次输入到基极电源电压输入端6-1-6-x。在基极电压发生电路8中，产生基极电压。器件中的内装DAC电路2-1-2-m对每个灰度电平的数字数据进行DA转换(基极电压是对应灰度电平数据而选择的)。并且，通过输出放大器，把模拟电压作为灰度输出电压从输出端3-1-3-m输出。
把从液晶驱动器51输出的模拟电压输入到作为测试器60的输入端的测试通道11-1至11-m中。利用测试器60中的高精度的内装伏特表62，依次逐个地测试输出直到第m个输出。每个灰度电平的电压值是测试的模拟量，并且测试结果被保存在测试器60中的内装存储器63中。
对n个灰度重复上述操作，最终，把关于所有灰度、所有输出端的数据保存在存储器63中。结果，保存m×n个电压值数据。用测试器60中的内装计算器件64对所有保存在存储器63中的电压值进行计算。以这种方式，可以通过计算发现对于每个输出端的每个灰度电压值(下文描述为“灰度输出电压对于理想灰度输出电压值的最大值差和最小值差”)，以及灰度电压值在每个输出端之间的一致性(下文描述为“端子间波动”)。
就灰度电压值的一般判断基准而论，把所有输出端3-1至3-m作为对象，对于每个灰度电平的理想灰度输出电压值，它们为三个值，灰度输出电压的最大偏差和最小偏差，以及端子间波动。这里，对于理想灰度输出电压值，灰度输出电压的最大偏差和最小偏差的判断值是例如±30[mV]，并且对于端子间波动，是大约35[mV]的基准值。当需要根据这些基准值选出不合格品时，要有非常高的测量精度。
至此，描述了现有的灰度输出电压的测试方法。但是，除了测试灰度输出电压之外，液晶驱动器的测试还进行输入漏损、伽马校正电阻值、功能操作、高速时钟操作、电流耗损等项目的测试。但是，在所有这些测试项目的测试执行时间中，70％到80％被灰度输出电压的测试所占用。
在测试器中安装的判断模块中，除了高精度电压测量器件之外，还有比较判断电路(下文称为“比较器”)。
在图2中，示出由液晶驱动器和比较器构成的常规半导体测试装置的电路的原理框图。这里，通过测试器70中的内装比较器12-1至12-m来判断液晶驱动器51输出的灰度输出电压。
类似于借助高精度电压测量装置的常规测试器60，由测试器70对于每个灰度等级，把数量等于输出端总数的多个预设置灰度数字数据依次输入给液晶驱动器51。由所述装置中的内装DAC电路2-1至2-m对每个电平的灰度数字数据进行转换(选择对应于灰度电平数据的基极电压)。通过输出放大器，从输出端3-1至3-m输出模拟电压作为灰度电平的输出电压。把这些模拟电压输入到测试器70的比较器12-1至12-m，以便通过与等于输出端总数的预定灰度数字数据组的数量对应的所述各比较判断电压电平值来进行判断。
在图3中，示出在比较器判断时、判断基极电平和灰度输出电压的设置电压的相关示意图。
比较判断电压电平表示，对应于每个等级的灰度输出电压值、确定其上限和下限的两个电压值。在此图中，在上限和下限之间的电压范围被判断为合格，而在上限以上的范围和在下限以下的范围被判断为不合格。但是，按照测试内容(期望值的设置)，相反的设置也是可能的。
在日本公开特许公报2000-165244中公开了可以利用比较器的测试装置测试的液晶驱动器。图4表示说明这种液晶驱动器的电路框图。图4中所示液晶驱动器LSI81通过解码器82为DAC的总线83提供灰度数据。对应于每个灰度数据，选择一个灰度电压选择开关85，后者决定来自基极电源端6-1至6-10和电阻分配电路13的输出电压。并且从每个输出端3-1至3-m通过输出放大器84输出各个灰度电压。
其结构是这样的，在每个基极电源端6-1至6-10之间，把继电器85、86连接成串联电路，并且在继电器85、86的连接点，连接了电阻分配电路13的中点。
在一端的基极电源端上，加上电源电压(5V)，并且在另一端的基极电源端上加上地电压(0V)。现在，在测试上部分时，断开继电器85，接通继电器86。结果，在电阻分配电路13的上部分的两端，加上5V的电压。
接着，把指定的灰度数据加在解码器82上，以使其输出模拟电压。此时，每个输出电压之间的电位差是5V/4＝1.25V，这是个非常大的值。即，第一灰度电压是5V，第二灰度电压是3.75V，第三灰度电压是2.5伏，第四灰度电压是1.25V，第五灰度电压是0V。因此，例如，如果比较器具有低于0.5V的精度，则可以识别每级灰度的电压，并且用比较器进行数字判断是可能的。当测试下部分时，接通第一继电器85，而断开继电器86。
常规半导体测试设备的问题总结如下：
(1)用高精度电压测试装置测试的问题
图1中示出用高精度电压测试装置测试的半导体电路。在测试液晶驱动器时，由于向着多输出和多灰度发展，必须依次进行装置的输出判断，要读取的数据量的增加和数据处理时间的增加是逐步上涨的。在灰度输出电压测试中，测试时间极大地增加。而且，由于需要更精确地测试灰度输出电压，所以需要装有多个高精度的电压测试装置的昂贵的测试器。
而且，由于向着多灰度发展，测试精度变得更加难以保证。也就是说，由于多灰度的进展，每个灰度等级的输出之间的电位差极大地减小了。这是由前述的集成在装置内作为基极电压发生电路的伽马校正电阻电路、通过从基极电力电压输入端所加的电压上的电阻标度比来决定的。这个标度比分得越细，多灰度就越高级。也就是说，通过简单计算，64级灰度的6[V]驱动的液晶驱动器的相邻灰度之间的输出灰度电位差是93.75[mV](6000[mV]/64级灰度)。作为对比，256级灰度的6[V]驱动的液晶驱动器是23.44[mV](6000[mV]/256级灰度)。结果，当对于每个灰度等级、相邻灰度之间的输出电位差小于输出电压偏差(端子间波动)时，对于前面的值，由于不适当读入数据，会发生某一灰度的讹误等。甚至在通过高精度电压测量装置进行测试时，也难以确保使每个灰度等级的输出电压对应于图像数字数据的测试精度。而且，对于液晶驱动器的技术规范，临界地设置用于端子间波动的测试的判断值是困难的，甚至对于前述的判断基准示例的35[mV]的端子间波动也是如此。
(2)使用比较器测试的问题
用图2中所示比较器进行半导体电路测试的优点是，可以全部并行地判断装置的所有输出，极大地减少测试时间。由于比较器相对便宜些，所以在测试器中安装多达LSI输出的相应数量的多个比较器。
但是，如图3中所示，比较器的精度无法区分小于100[mV]的灰度输出电压电平差。当在比较判断电压电平(基极电压±100[mV])的最小跨度之中存在多个灰度等级时，作为测试对象的灰度电平变得不清楚。另外，不能发现每个灰度输出电压的最大偏差和最小偏差的准确值和每个输出之间的端子间波动。因此，区分小于大约0.1[V]的灰度输出电压电平差是不可能的，并且难以确保液晶驱动器的函数运算精度的测试精度。因此，一般来说，在液晶驱动器的灰度输出电压测试中不采用比较器判断，而是将后者用于不涉及液晶驱动器的灰度输出电压的精度的测试项目中。
例如，当在特定灰度等级，液晶驱动器输出在3.0[V]时，按照比较器的精度，这个灰度电平的比较器判断的上限值具有3.1[V]的最大值，而判断的下限值具有2.9[V]的最小值。也就是说，这两个判断电平的电位差是0.2[V]。对于在上述实例中表示的256级灰度的6[V]驱动的液晶驱动器，由于每级灰度的灰度输出电位差为23.44[mV]，在这两个判断电平之间，包括了8至9级灰度的灰度输出电平。因此，不能对窄到对应于每级灰度等级的输入数据的各个灰度输出电压的对象进行测试。
此外，图5中示出常规基极电源电压的输入设置的框图。
例如，当256级灰度的10[V]驱动的液晶驱动器1具有6个基极电源输入端，从灰度输出电压的高电压起，加上V1＝10[V]，V2＝8[V]，V3＝6[V]，V4＝4[V]，V5＝2[V]，V6＝0[V]。利用按照伽马校正电阻特性的标度比，把各个基极电源输入端之间的灰度输出电压电平(2[V]的电位差)分成每个灰度电平的输出电压。因此，在每个基极电源输入端之间，如果灰度输出电压电平的数量是51级灰度(对于每个基极电源输入端，256级灰度被分成5份)，根据2[V]的电位差，每个灰度的灰度输出电压电位差是大约40[mV]。当进行如图3中所示的比较器判断时，因为比较器的精度，区分小于100[mV]的灰度输出电压电平差是不可能的。在比较判断电平的最小跨度(基极电压±100[mV])内，大约有5级灰度电平存在(根据比较器的判断宽度200[mV]/每级灰度的电位差大约40[mV]计算的)，因此作为测试对象的灰度电平变得不清楚。
在日本公开特许公报2000-165244中公开了一种能用比较器区分灰度输出电压电平差的液晶驱动器，但是对于这种液晶驱动器，必须增加新的继电器电路，这会使芯片面积增加。在器件的设计中，通过在各个基极电源端之间安装开关的接通电阻＝1KΩ的继电器电路，芯片面积增加大约7％。为了降低开关的接通电阻，必须进一步增加继电器面积，因此，进一步增加了芯片面积。
而且，加在作为测试对象的灰度输出电平的电阻分配电路13上的电压，通过把一侧的继电器电路短路，理论上应该增加到两倍，但是，实际上，由于继电器电路的导通电阻，它不能增加到两倍。原因是，随着电阻分配电路(伽马校正电阻)向低电阻移动，继电器电路的导通电阻相对增加了。因此，由导通电阻引起的电压降增加，因此电压增加的效果没有到达预期程度。
而且，在向着多种器件功能发展的趋势中，当用现有的测试器(较少的测试通道)进行测试时，控制继电路的通道变成必需的，并且测试变得复杂。
发明内容    本发明的目的是提供用于半导体集成电路的测试方法和测试装置，以应付液晶驱动器的测试向着多输出和多灰度应用发展的趋势，通过经由设置加在基极电压发生电路上的基极电源电压来处理从DA转换器输出的每个灰度电压电平，而获得测试时间的大大下降和高精度测试，而与判断模块的测量精度无关。
本发明被用来实现上述目的，其概要如下：
首先，本发明的第一要点是用于半导体集成电路的测试方法，其中，在所述测试方法中，由具有对与多个DA转换器和确定灰度输出电压特性的基极电压发生电路集成在一起的半导体集成电路进行判断的比较判断电路的半导体测试装置，通过比较灰度输出电压和基准电压来测试，其中，作为测试对象的灰度电平间隔由加在基极电压发生电路的基极电源输入端的不同电压的设置来决定；并且所述电压是从半导体测试装置提供到基极电源输入端之中的；并且通过指定在该间隔中的灰度等级的输入灰度电平数据信号与灰度输出电压之间的对应关系，使通过半导体测试装置的灰度输出电压测试成为数字判断。
接着，本发明的第二要点是按照第一要点的用于半导体集成电路的测试方法，其中，按照从半导体测试装置在基极电源输入端上及其之间提供的电压，基极电压发生电路增加或者减小半导体集成电路的每个模拟电压输出的相邻灰度输出电位差。
本发明的第三要点是，按照第一要点的用于半导体集成电路的测试方法，其中，通过指定由半导体测试装置提供的电压设置与输入数据之间的对应关系，DA转换器和基极电压发生电路选择性地测试模拟电压输出的输出电平。
接着，本发明的第四要点是，按照第一要点的用于半导体集成电路的测试方法，其中通过以下方法使得有可能检验测试精度的可靠性：全部以地址或参数管理的形式，处理对应于每个输出电压电平的输入数据和半导体集成电路技术规范中输出电压的期望值的计算与输出电压期望值电平的设置之间的相互关系、执行输出电压判断的比较判断电路的电压判断值电平、以及测试次数的设置随时间的改变。
此外，本发明的第五要点是用于半导体集成电路的测试设备，其中，在判断测试装置中，经由比较判断电路、与多个DA转换器和决定灰度输出电压特性的基极电压发生电路集成在一起的半导体集成电路，通过比较灰度输出电压和基准电压来测试，其中，不同的电压被输出到作为半导体集成电路的测试对象的灰度电平区间的一侧的端点的基极电源输入端，以及所述区间的另一端的基极电源输入端。
接着，本发明的第六要点是按照第五要点的用于半导体集成电路的测试设备，其中，所述电压被输出到包括作为所述半导体集成电路的测试对象的灰度电平区间至少一侧的端点处的基极电源输入端的、两个以上的基极电源输入端。
此外，本发明的第七要点是按照第五要点的用于半导体集成电路的测试设备，其中，未与所述半导体测试装置连接的基极电源输入端被设置在作为半导体集成电路的测试对象的所述灰度电平区间中。
此外，本发明的第八要点是按照第五要点的半导体集成电路的测试设备，其中，设置作为半导体集成电路的测试对象的两个以上的灰度电平间隔。
本发明中，在测试时，对于每个灰度等级的所有灰度输出电压，可以确保相邻灰度电位差大于液晶驱动器的输出电压偏差。另外，甚至对于相对较低判断精度的比较器，窄到对应于每个灰度等级的输入数据的各个灰度输出电压的对象的测试也是可能的。因此，对于作为测试对象的每个灰度等级、可以容易地检测在DAC内数据讹误等的单独测试变得可能。因此，无论测量和测试设备的精度如何，确保测试中的高精度是可能的。
而且，因为有可能在测试装置中通过比较器电路一起同时以数字方式判断所有输出，使得测试时间的极大减少和采用常规便宜的测试器的高精度测试变成可能。
附图说明    图1是表示用常规液晶驱动器LSI测试装置的高精度电压测量装置来判断的部件结构的框图；
图2是表示用常规液晶驱动器LSI测试装置的比较器来判断的部件结构的框图；
图3是用于说明在常规基极电源电压的输入设置时的操作的灰度输出电压的波形图；
图4是表示在日本公开特许公报2000-165244中公开的液晶驱动器的电路框图；
图5是用于常规基极电源电压的输入设置的电路框图；
图6是用于以常规的比较器来判断的测试流程图；
图7A和图7B表示用于液晶驱动器LSI的基极电源电压的输入设置的电路框图，按照本发明的实施例，其中的基极电源发生电路是伽马校正电阻型。
图8是用于说明同一实施例的工作原理的灰度输出电压的波形图。
图9A和图9B表示用于液晶驱动器的基极电源电压的输入设置的电路框图，按照本发明的另一实施例，其中的基极电源发生电路是伽马校正电阻型。
图10A和图10B表示用于液晶驱动器的基极电源电压的输入设置的电路框图，按照本发明的又一实施例，其中的基极电源发生电路是伽马校正电阻型，以及
图11是按照本发明的实施例的测试流程图。
具体实施方式    下面将参照附图描述本发明的实施例。
图7A和图7B中示出对于伽马校正电阻方法的基极电源发生电路的液晶驱动器，基极电源电压的输入设置实例的示意图。
液晶驱动器1配备有六个基极电源输入端V1至V6、由伽马校正电阻13构成的基极电压发生电路8以及DA转换器2-1至2-m，并且产生m种灰度电压。因此，基本结构与图5的液晶驱动器1相同，而且是10[V]驱动的256级灰度的液晶驱动器，并且表示与有六个基极电源输入端的情况相同的器件模型。
而且，在液晶驱动器1的前面部分中，设置了向基极电源输入端V1至V6提供电压的测试器电源7。作为这种液晶驱动器1的测试装置的测试器在图中未示出，但是具有与图2中的测试器70相同的结构。这种测试器通过作为比较判断电路的比较器来判断从液晶驱动器1输出的灰度输出电压。
在图7A中，测试对象是对应于基极电源端V1至V2之间的各电平的DA转换器，而在图7B中，测试对象是对应于基极电源端V2至V3之间的各电平的DA转换器。
如图7A中所示，基极电源电压的设置值被分成10[V]和0[V]两个电压值(液晶驱动器的驱动电压技术规范的上限和下限)，并且设置为V1＝10[V]，V2＝0[V]，V3＝0[V]，V4＝0[V]，V5＝0[V]和V6＝0[V]。在基极电源端V1至V2之间，可以产生10[V]的基极电源电位差。把包含在基极电源端V1至V2之间的灰度电平作为测试对象，各个相邻灰度输出电平可具有互相之间大约200[mV]的电位差(在基极电源端之间的电位差10000[mV]/51灰度电平)。
因此，如在图8中所示的、在基极电源电压和灰度输出电压的设置操作时设置判断电平的相关示意图中，对于每个灰度等级电压电平，设置比较器的判断电平是可能的。因此，把对象变窄到对应一个灰度等级的输入数据的各个灰度输出电压的测试变得可能。
对于包含在这些基极电源端之间的灰度电平，在输入数据和比较器的判断电平的设置依次改变的同时对它们进行测试，由此测试包括在该间隔中的所有灰度电平。
随后，如图7B中所示，当测试包括在基极电源端V2至V3之间的灰度输出电压电平时，再次改变加在基极电源端的电压的输入设置，使每个基极电源电压的设置如下：V1＝10[V]，V2＝10[V]，V3＝0[V]，V4＝0[V]，V5＝0[V]和V6＝0[V]，并且类似地测试包括在该间隔中的所有灰度电平。类似地，通过测试每个灰度输出电压电平、同时依次改变每个基极电源电压的设置，对于液晶驱动器具有的所有灰度输出电压电平，把对象变窄到对应于每个灰度等级的输入数据的各个灰度输出电压的测试变得可能。
这里，前述的加在基极电源输入端的基极电源电压值不限于两个值，取决于测量和判断设备的判断精度。这一点的详细内容稍后会进行描述。
因此，通过这种测试技术，在测试时，对于每个灰度等级的所有灰度输出电压，可以保证相邻灰度电位差比液晶驱动器的输出电压偏差(波动)大。另外，甚至对于具有相对较低判断精度的比较器，把对象变窄到对应于每个灰度等级的输入数据的各个灰度输出电压的测试变得可能。因此，无论测量和测试设备的精度如何，可以确保高精度测试。
而且，通过并不昂贵的由比较器电路等构成的测试模块，(由于比较器等不昂贵，可以在半导体测试装置上安装对应于它们的LSI的所有输出端的数量的多个比较器)，有可能同时一起以数字方式判断所有输出。因此，极大地降低了测试时间，并且采用常规便宜的测试器的高精度测试变成可能。
图9A、图9B、图10A和图10B表示从测试器电源加在液晶驱动器的基极电源输入端的电压设置的实例。对于按照本发明的测试方法，测试方法的基本原理如下。即，与以上描述相同，在加在半导体集成电路的几个基极电源输入端的输入电压的设置中，仅仅对于包括在作为测试对象的基极电源输入端之间的每个灰度输出电压电平，把输出电位差设置成扩展(expand)的。同时，对于不是测试对象的包括在基极电源输入端之间的每个灰度输出电压电平，把灰度输出电位差设置成收缩(contract)的。现在，将描述其应用实例。
图9A和图9B表示液晶驱动器的基极电源电压的输入设置的示意图，其中的基极电源发生电路是伽马校正电阻型的。
在图9A中，测试对象是对应于基极电源端V1至V3之间的电平的DA转换器，在图9B中，测试对象是对应于基极电源端V3至V5之间的电平的DA转换器。
图9A和图9B表示20[V]驱动的256级灰度的液晶驱动器的同一种器件类型，其中有六个基极电源输入端。
如图9A中所示，把基极电源电压的设置值设为：V1＝20[V]，V2＝开路，V3＝0[V]，V4＝0[V]，V5＝0[V]和V6＝0[V]。在基极电源端V1至V3之间，可以产生20[V]的基极电源电位差。把包含在基极电源端V1至V3之间的灰度电平作为测试对象，各个相邻灰度输出电平可互相之间具有大约200[mV]的电位差(在基极电源端之间的电位差20000[mV]/102灰度电平)。
因此，如在图8中所示的、在基极电源电压和灰度输出电压的设置操作时、设置判断电平的相关示意图中，对于每个灰度等级电压电平，设置比较器的判断电平是可能的。因此，把对象变窄到对应一个灰度等级的输入数据的各个灰度输出电压的测试变得可能。
对于包含在这些基极电源端之间的灰度电平，在依次改变输入数据和比较器的判断电平的设置的同时对它们进行测试，由此测试包括在该间隔中的所有灰度电平。
随后，如图9B中所示，当测试包括在基极电源端V3至V5之间的灰度输出电压电平时，再次改变加在基极电源端的电压的输入设置，使每个基极电源电压的设置如下：V1＝20[V]，V2＝20[V]，V3＝20[V]，V4＝开路，V5＝0[V]和V6＝0[V]，并且类似地测试包括在该间隔中的所有灰度电平。类似地，通过测试每个灰度输出电压电平、同时依次改变每个基极电源电压的设置，对于液晶驱动器具有的所有灰度输出电压电平，把对象变窄到对应于每个灰度等级的输入数据的各个灰度输出电压的测试变得可能。
而且，至此，在关于设置基极电源电压的实例中，基极电源电压的设置值被分在两个电压值之间(液晶驱动器的驱动电压技术规范的上限值和下限值)。但是，根据包括在基极电源端之间的灰度电平的数量，以及液晶驱动器的驱动电压，如下通过设置基极电源来进行测试也是可能的。
图10A和图10B表示液晶驱动器的基极电源电压的输入设置的示意图，其中的基极电源发生电路是伽马校正电阻型的。
在图10A中，测试对象是对应于基极电源端V1至V2之间的电平、V3至V4之间的电平以及V5至V6之间的电平的DA转换器，在图10B中，测试对象是对应于基极电源端V2至V3以及V4至V5之间的电平的DA转换器。这里，此时，也可以测试对应于V3至V4之间电平的DA转换器；但是，在基极电源电压的设置阶段已经完成了测试，由于测试是多余的，所以不需要测试。
图10A和图10B表示6[V]驱动的64级灰度的液晶驱动器的同一种器件类型，其中有六个基极电源输入端。
如图10A中所示，把基极电源电压的设置值设为：V1＝6[V]，V2＝4[V]，V3＝4[V]，V4＝2[V]，V5＝2[V]和V6＝0[V]，则在基极电源端V1至V2之间，在V3至V4之间、以及在V5至V6之间，可以产生2[V]的基极电源电位差。把包含在基极电源端V1至V2之间、V3至V4之间以及V5至V6之间的灰度电平作为测试对象，各个相邻灰度输出电平可互相之间具有大约154[mV]的电位差(在基极电源端之间的电位差2000[mV]/13个灰度电平，其中从64个灰度/5得到灰度电平数13)。因此，如在图8中所示的、在基极电源电压和灰度输出电压的设置操作时、设置判断电平的相关示意图中，对于每个灰度等级电压电平，设置比较器的判断电平是可能的。因此，把对象变窄到对应一个灰度等级的输入数据的各个灰度输出电压的测试变得可能。
对于包含在这些基极电源端之间的灰度电平，在依次改变输入数据和比较器的判断电平的设置的同时对它们进行测试，由此测试包括在该间隔中的所有灰度电平。
随后，当如图10B中所示，测试包含在基极电源端V2至V3、以及V4至V5之间的灰度输出电压电平时，再次改变加在基极电源端的电压的输入设置，使每个基极电源电压的设置如下：V1＝6[V]，V2＝6[V]，V3＝4[V]，V4＝2[V]，V5＝0[V]和V6＝0[V]，并且类似地测试包括在该间隔中的所有灰度电平。类似地，通过测试每个灰度输出电压电平、对于液晶驱动器的所有灰度输出电压电平，把对象变窄到对应于每个灰度电等级的输入数据的各个灰度输出电压的测试变得可能。
因此，通过测试包括在半导体集成电路的几个基极电源输入端之间的每个灰度输入电压电平，无论判断模块的测量精度如何，可以实现测试时间的减少和高精度测试。此时，仅对于包含在几个基极电源输入端之间的每个灰度输出电压电平，把输出电位差设置成扩展的。同时，包括在并非测试对象的基极电源输入端的每个灰度输出电压电平，把灰度输出电位差设置为压缩的。这种设置条件是测试器中专用的测试模式。
根据以上所述，在按照本发明的测试方法中，通过包括在基极电源端之中的灰度电平的数量、液晶驱动器的驱动电压、以及液晶驱动器的基极电源端的数量之间的相互关系，各种基极电源电压的设置是可能的。也就是说，在液晶驱动器的设计阶段，考虑到本发明的测试说明，并且通过反映这些相互关系，基极电源电压的设置方法的自由度变高。包含在基极电源端的灰度电平的数量越小，设置基极电源电压的自由度越高。为了处理液晶驱动器的多灰度，基极电源端的数量可能会增加。至于液晶驱动器的驱动电压，随着驱动电压规格更高，加在基极电源端之间的电压的划分方法越多。设置基极电源电压的自由度越高。
这里，甚至在用高精度伏特表测试的情况下，按照本发明的设置基极电源电压的技术在确保测试精度方面也是适用的，具有相同效果。
接着，将描述FAIL CHECK技术的实施例，该技术使得有关确保在短时间内测试的高精度的测试程序的特征，以及按照本发明在比较器判断时、无论测量和测试设备的精度如何、确保一比特精度的简单验证有可能。
首先，关于由按照本发明的基极电源电压的设置技术引起的灰度输出电压的测试，在通过每个灰度输出电压的比较器判断进行测试时，描述设置的流程及相关问题。
图6表示在通过比较判断来测试常规灰度输出电压时的必要过程的流程图。
首先，在步骤S11，按照前面提到的基极电源电压设置技术，加上液晶驱动器的驱动所用电源和基极电源电压。接着，在步骤S12中，指定输入数据图形程序。这里，输入数据图形意指确定液晶驱动器输出的灰度输出电压的图像的数据(与每个RGB输出对应的灰度等级电平)。为了功能测试，而不是通常的灰度输出电压测试，一个数据图形程序用于一个灰度等级测试。因此，当通过比较器判断来测试灰度输出电压时，要测试所有灰度输出电压电平，用于所有灰度的数据图形程序是必需的。由于能被设置在半导体测试装置中的图形程序的数量是有限的，所以关于灰度输出电压测试的比较器判断变得困难。
随后，设置比较器判断所必需的判断范围以及灰度输出电压的期望值电平。这是对于作为测试对象的灰度输出电压的上限电平和下限电平的设置，以便在灰度输出电压电平被设置在其间的条件下进行测试。这是可实现的技术，因为相邻上下灰度电压电平的电位差是大的。这里，至于上限电平和下限电平的设置电压值，考虑到基极电源的设置条件来设置这些值。例如，在作为测试对象的基极电源端之间存在20个灰度电平。如果在这些基极电源端之中设置4[V]的基极电源输入电位差，则获得4000[mV]/20灰度＝200[mV/灰度]的相邻灰度输出电位差。而且，考虑到由液晶驱动器的输出电压特性引起的端子间波动电压(这里，取30[mV])，把比较器的判断跨度设置成不与相邻灰度输出电压范围重叠的值，为±(200[mV]-30[mV])。
但是，由于比较器的电压识别精度是大约±100[mV]，比较器的判断跨度的容差值为±100[mV]至±170[mV]。
比较器的判断跨度的这个容差值，由于它确定了测试精度，通过稍后描述的FAIL CHECK技术，把它设置为比较器的最佳判断跨度电压。而且，这涉及液晶驱动器的技术规范，并且在基极电源输入端之间的每个灰度输出电压电平取决于伽马校正电阻特性，并且具有与不均等划分的相应关系。
灰度输出电压的期望值的设置用于从基极电源电压设置值计算的相关的测试灰度的灰度输出电压电平(通过液晶驱动器技术规范中的灰度输出电压的理想值公式计算)、以及用于前述要求的比较器的判断跨度的计算上限值和下限值。
最终，就作为这个测试的对象的灰度输出电压电平而论，设置测试灰度数，并且在步骤S13中，通过执行预先设置的数据图形程序，判断是可能的。在测试设置步骤S12和S13中，通过重复与要测试的液晶驱动器的灰度输出电压电平的数量相等的次数，测试所有的灰度输出电压电平。因此，测试所有灰度输出电压电平的测试程序是相当长的。另外，用于优化比较器的判断跨度的容差值，以及用于调试和修改测试程序等的时间变得很长。
下面将详细地描述关于解决上述测试设置流程的问题的数据图形程序和测试程序的特征。
图11表示通过按照本发明设置基极电源电压、以及比较器的判断跨度电压和液晶驱动器的输入数据的设置与灰度输出电压之间的最佳关系的技术，使得有可能证明一比特数据精度保证的测试的流程图。
图11中的流程图与图6中的流程图的共同之处仅仅是基极电源电压的设置。作出关于以下项目的改进工作：对于每个灰度输出电压电平，改变所述设置。
首先，在步骤S21中，加上液晶驱动器的驱动所用的电源和按照前面提到的基极电源电压设置技术的基极电源。接着，指定输入数据图形程序。就前述的问题而言，即在此技术中能被设置在半导体测试装置中的图形程序的数量是有限的，依次把输入数据图形程序与作为测试对象的灰度电平数据链接，通过设置关于每个灰度电平的执行数据的起始地址、终止地址来统一。
接着，设置比较器判断所需的判断跨度。这是关于作为测试对象的灰度输出电压电平的上限电平和下限电平的设置，以便在灰度输出电压电平被设置在其间的条件下测试。这里，设置上限电平和下限电平的电压值的设置实例与前面所述相同。
接着，操作进行到测试流程的步骤S22。这里，为依次测试包括在作为测试对象的基极电源端之间的所有灰度输出电压电平，测试灰度数量和灰度输出电压期望值电平的设置，以及输入灰度数据的起始地址和终止地址的指定，都是作为参数设置来处理的。
设置灰度输出电压的期望值电平是为了从基极电源电压设置值中计算出相关测试灰度的灰度输出电压电平(通过液晶驱动器的技术规范中灰度输出电压的理想值公式来计算)，以及为了计算上述要求的比较器的判断跨度的上限值和下限值。但是，对于每个灰度输出电压电平读取所述期望值电平，同时，把在步骤S21中设置的比较器的判断电平的上限和下限值设置成自动反射的。最终，在步骤S23中，通过执行预先设置的数据图形程序，进行判断。
如果该判断结果是“不合格”，则它立即为“测试结束”。如果合格，返回步骤S22，执行下一个灰度输出电压电平。此时，重复对包括在被设为测试对象的基极电源电压端之中的所有灰度输出电压电平的测试。
根据以上所述，借助测试灰度电平的单元，把输入灰度电平数据与输出电压期望电平(按照比较器判断电路的判断值电平)以及测试灰度次数的时间设置之间的相互关系统一起来。这里，依次重复关于每个灰度电平的测试，直至指定的灰度电平。如果作为测试对象的所有灰度输出电压电平合格，则操作进行到与下一个基极电源的设置对应的灰度电平的测试。如果对于处理中某个灰度电平，它变为“不合格”，则它立即转到“测试结束”。与其中把关于所有灰度和所有输出的灰度输出电压测试数据暂存在存储器中、并且通过计算处理来判断的、借助高精度伏特表测试的方法相比，它有效地减小了对相同缺陷装置的测试的测试时间。
另一方面，借助前面的结果，描述被设计成简单地证明一比特精度的保证的装置的FAIL CHECK技术。这里，FAIL CHECK是，对于预定的灰度输入数据，由于输入数据的不良输入等，如果输出了不是期望值的输出电压，则可以证明，可通过测试明确地将其选作缺陷。例如，比较器的判断电平范围太大，通过确认输入数据的一比特讹误缺陷(输出灰度电压是一个灰度电平)未被选作完备，可以确保比特精度。
如前所述，输入灰度数据与输出电压期望值电平(按照比较器判断电路的判断值)和测试灰度次数的设置随时间变化的相互关系，通过测试对象灰度电平的组合，总是一致的。因此，如果N个灰度电平变成测试对象，设置与N个灰度对应的灰度数据输入和输出电压期望值。然后，FAIL CHECK把那些N个灰度电平变成测试对象的情况的输出电压期望值改变成N+1个灰度电平和N-1个灰度电平的输出电压期望值，并且确认对于所有灰度电平是不合格的。如上面提到的，由于输出电压期望值被设置为参数，所以通过简单地改变程序可以执行它。而且，通过把灰度输入数据的地址改变一个灰度，可以获得相同的结果。由于输入数据的比特的最后比特表明N+1个灰度电平或者N-1个灰度电平的期望值，由完全按照这种FAILCHECK技术的测试程序来测试可以确保一比特精度。
如前面详细地提到的，按照本发明，在灰度输出电压测试中确保高精度和减少测试时间可以同时得以实现。
关于通过高精度伏特表的测试时间，对于每个输出端顺序地测试液晶驱动器的每个灰度输出电压。相反，在比较器判断中，同时并行地测试液晶驱动器的灰度输出电压的所有输出。因此，如果对256个灰度输出的液晶驱动器模型的480个输出端计算测试时间，假定这种液晶驱动器的灰度输出电压驱动时间(包括输出延迟时间)为20[μs]，则借助高精度伏特表的电压测量时间是480×256×20＝2457.6[ms]。
这里，这个值表明伏特表测量时间。至于实际的总测试时间，必须再分别加上用于每个电压数据的存储器存储时间和计算处理时间。
至于由比较器判断引起的测试时间，由于可以同时一起判断所有输出，测试时间计算如下：1×256×20＝5.12[ms]。因此，与按照常规高精度伏特表的测试时间相比，测量时间被减少到1/480(液晶驱动器的输出端数目分之一)。
而且，本发明不需要额外的特殊测试电路加在常规的并不昂贵的半导体测试装置上，并且还可以处理具有多输出和多灰度的未来液晶驱动器的测试，并且可以有助于大大地降低测试成本，以及可以实现利用现有设备。

Claims (8)

1.一种用于测试液晶驱动器的半导体集成电路的测试方法，其中，
在由具有比较判断电路的半导体测试装置来测试的所述测试方法中，所述比较判断电路通过所述灰度输出电压和基准电压的比较，判断与多个DA转换器和决定所述灰度输出电压特性的基极电压发生电路集成在一起的半导体集成电路，其中
作为所述测试对象的所述灰度电平间隔是由加在所述基极电压发生电路的基极电源输入端的不同电压的设置来决定的；而且
所述电压是从所述半导体测试装置加在所述基极电源输入端之上或者它们之间的；以及
通过将对应于该间隔的所述灰度电平的所述输入灰度数据信号的灰度输出电压与所述基准电压进行比较，使通过所述半导体测试装置的灰度输出电压测试成为数字判断。
2.根据权利要求1所述的用于测试液晶驱动器的半导体集成电路的测试方法，其特征在于：
按照从所述半导体测试装置在所述基极电源输入端之间提供的所述电压，所述基极电压发生电路增加或者减小所述半导体集成电路的每个模拟电压输出的相邻灰度的输出电位差。
3.根据权利要求1所述的用于测试液晶驱动器的半导体集成电路的测试方法，其特征在于：
通过指定从所述半导体测试装置提供的电压设置与所述输入数据之间的对应关系，所述DA转换器和所述基极电压发生电路选择性地测试所述模拟电压输出的输出电平。
4.根据权利要求1所述的用于测试液晶驱动器的半导体集成电路的测试方法，其特征在于：
通过以下方法使得有可能检验测试精度的可靠性：全部以地址或参数管理的形式，处理在对应于每个输出电压电平的输入数据和在半导体集成电路技术规范中输出电压的期望值的计算与输出电压期望值电平的设置之间的相互关系，处理执行输出电压判断的所述比较判断电路的电压判断值电平，以及处理测试次数的设置随时间的改变。
5.一种用于测试液晶驱动器的半导体集成电路的测试设备，其中，
在判断测试装置中，经由比较判断电路、与多个DA转换器和决定灰度输出电压特性的基极电压发生电路集成在一起的半导体集成电路，通过比较所述灰度输出电压和基准电压来测试，其中，把不同的电压输出到作为所述集成电路的测试对象的灰度电平间隔的一侧的端点的所述基极电源输入端和所述间隔的另一端的基极电源输入端。
6.根据权利要求5所述的用于测试液晶驱动器的半导体集成电路的测试设备，其特征在于：
所述电压被输出到包括作为所述半导体集成电路的测试对象的灰度电平间隔的一侧的端点处的基极电源输入端的、两个以上的基极电源输入端。
7.根据权利要求5所述的用于测试液晶驱动器的半导体集成电路的测试设备，其特征在于：
未与所述半导体测试装置连接的基极电源输入端被设置在作为所述半导体集成电路的测试对象的所述灰度电平间隔中。
8.根据权利要求5所述的用于测试液晶驱动器的半导体集成电路的测试设备，其特征在于：
设置作为所述半导体集成电路的所述测试对象的两个以上的灰度电平间隔。
CNB011411724A 2000-09-29 2001-09-29 用于测试液晶驱动器的半导体集成电路的测试方法和装置 Expired - Fee Related CN1201160C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP299844/00 2000-09-29
JP2000299844A JP3617621B2 (ja) 2000-09-29 2000-09-29 半導体集積回路の検査装置及びその検査方法
JP299844/2000 2000-09-29

Publications (2)

Publication Number Publication Date
CN1344940A CN1344940A (zh) 2002-04-17
CN1201160C true CN1201160C (zh) 2005-05-11

Family

ID=18781597

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011411724A Expired - Fee Related CN1201160C (zh) 2000-09-29 2001-09-29 用于测试液晶驱动器的半导体集成电路的测试方法和装置

Country Status (5)

Country Link
US (1) US6879174B2 (zh)
JP (1) JP3617621B2 (zh)
KR (1) KR100485739B1 (zh)
CN (1) CN1201160C (zh)
TW (1) TW515908B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4124557B2 (ja) * 2000-10-05 2008-07-23 松下電器産業株式会社 半導体集積回路装置及びその制御方法
JP3741079B2 (ja) * 2002-05-31 2006-02-01 ソニー株式会社 表示装置および携帯端末
TWI278647B (en) * 2003-11-07 2007-04-11 Renesas Tech Corp Semiconductor device and testing method thereof
KR100525000B1 (ko) * 2004-01-14 2005-10-31 삼성전자주식회사 셀프 번-인 테스트를 수행하는 ｔｆｔ-ｌｃｄ 소스드라이버 및 그 테스트 방법
US20080129929A1 (en) * 2004-01-19 2008-06-05 Koichi Miyachi Display Apparatus and Display Element
JP4199141B2 (ja) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示信号処理装置および表示装置
JP4166718B2 (ja) * 2004-03-18 2008-10-15 シャープ株式会社 半導体集積回路の検査方法
JP4600730B2 (ja) * 2004-06-08 2010-12-15 横河電機株式会社 Ｉｃテスタ
CN1323432C (zh) * 2004-08-18 2007-06-27 华为技术有限公司 一种用于互连可靠性评估的测试装置
KR100708329B1 (ko) * 2004-10-14 2007-04-17 요코가와 덴키 가부시키가이샤 Ｉｃ 테스터
JP4754264B2 (ja) * 2005-05-16 2011-08-24 シャープ株式会社 半導体集積回路および半導体集積回路を搭載した製品のテスト方法
US8867005B2 (en) * 2005-06-10 2014-10-21 Sharp Kabushiki Kaisha Display element and display device
JP4949659B2 (ja) * 2005-09-02 2012-06-13 ルネサスエレクトロニクス株式会社 駆動回路のテスト方法及び表示装置の駆動回路
WO2007034600A1 (ja) * 2005-09-20 2007-03-29 Sharp Kabushiki Kaisha 表示パネルおよび表示装置
JP2007120991A (ja) * 2005-10-25 2007-05-17 Sharp Corp テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置
JP2007278714A (ja) * 2006-04-03 2007-10-25 Yokogawa Electric Corp Ｉｃテスタ
JP2008123586A (ja) * 2006-11-09 2008-05-29 Toshiba Corp 半導体装置
JP5035835B2 (ja) * 2007-03-01 2012-09-26 ルネサスエレクトロニクス株式会社 表示パネルのデータ側駆動回路、及びそのテスト方法
US20090085598A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag Integrated circuit test system and method with test driver sharing
JP4748181B2 (ja) * 2008-05-07 2011-08-17 日本テキサス・インスツルメンツ株式会社 半導体装置の試験装置および試験方法
JP2010145175A (ja) * 2008-12-17 2010-07-01 Sharp Corp 半導体集積回路
KR101056331B1 (ko) * 2009-02-27 2011-08-11 삼성모바일디스플레이주식회사 전원공급부, 그를 이용한 유기전계발광표시장치 및 그의 구동방법
JP2010256175A (ja) * 2009-04-24 2010-11-11 Sharp Corp 半導体集積回路装置の、検査装置および検査方法
JP2011038849A (ja) * 2009-08-07 2011-02-24 Renesas Electronics Corp 半導体集積回路
KR20130066275A (ko) 2011-12-12 2013-06-20 삼성전자주식회사 디스플레이 드라이버 및 그것의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528831Y2 (zh) 1987-04-17 1993-07-23
JPH01227525A (ja) 1988-03-07 1989-09-11 Nec Ic Microcomput Syst Ltd Ｄ／ａ変換装置
JPH05173503A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd 液晶表示装置のデータドライバ回路
JPH05249920A (ja) * 1992-02-04 1993-09-28 Nec Corp 液晶表示装置の駆動回路
JPH07326970A (ja) 1994-05-31 1995-12-12 Toshiba Corp Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法
JP3367808B2 (ja) * 1995-06-19 2003-01-20 シャープ株式会社 表示パネルの駆動方法および装置
JP2000162281A (ja) 1998-11-27 2000-06-16 Sharp Corp 半導体集積回路装置
JP2000165244A (ja) 1998-11-27 2000-06-16 Sharp Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JP3617621B2 (ja) 2005-02-09
KR100485739B1 (ko) 2005-04-28
CN1344940A (zh) 2002-04-17
US20020039032A1 (en) 2002-04-04
US6879174B2 (en) 2005-04-12
KR20020025841A (ko) 2002-04-04
JP2002107423A (ja) 2002-04-10
TW515908B (en) 2003-01-01

Similar Documents

Publication Publication Date Title
CN1201160C (zh) 用于测试液晶驱动器的半导体集成电路的测试方法和装置
CN1508556A (zh) 耦合半导体试验装置和被试验半导体装置的接口电路
CN1221808C (zh) 测试半导体器件的方法和设备
CN1924988A (zh) 测试驱动电路的方法以及用于显示装置的驱动电路
EP2220509A1 (en) Semiconductor device test system
CN1774640A (zh) 调试集成电路中有关定时的故障的基于事件的测试方法
CN1511264A (zh) 电子元件测试仪
US6549150B1 (en) Integrated test structure and method for verification of microelectronic devices
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
CN111965523A (zh) 芯片测试方法
CN115825797A (zh) 一种供电性能测试方法及相关组件
CN108573736B (zh) 一种存储器芯片初始操作电压配置方法及装置
CN100501424C (zh) 一种测试时钟或信号驱动负载能力的装置及方法
CN110085187B (zh) Gamma电路的电阻选值方法及装置
US20110001509A1 (en) Semiconductor integrated circuit device and method for testing the same
CN1820205A (zh) 具有板上表征单元的ic
JP2760334B2 (ja) 半導体集積回路装置の試験装置及び試験方法
US6850860B2 (en) Semiconductor device testing apparatus and test method therefor
JP2010256175A (ja) 半導体集積回路装置の、検査装置および検査方法
CN1624489A (zh) 半导体器件及其测试方法
JP2011075334A (ja) 半導体集積回路及びそのテスト方法
JP3591730B2 (ja) Ａ／ｄコンバータ
US20050209809A1 (en) Method for controlling a measuring apparatus
CN113376506A (zh) 芯片测试系统、驱动芯片、电子标签及芯片测试方法
JP2002236147A (ja) 半導体集積回路及びその検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050511

Termination date: 20110929