JP5035835B2 - 表示パネルのデータ側駆動回路、及びそのテスト方法 - Google Patents
表示パネルのデータ側駆動回路、及びそのテスト方法 Download PDFInfo
- Publication number
- JP5035835B2 JP5035835B2 JP2007051359A JP2007051359A JP5035835B2 JP 5035835 B2 JP5035835 B2 JP 5035835B2 JP 2007051359 A JP2007051359 A JP 2007051359A JP 2007051359 A JP2007051359 A JP 2007051359A JP 5035835 B2 JP5035835 B2 JP 5035835B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- gradation voltage
- gradation
- display data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Analogue/Digital Conversion (AREA)
Description
図5は、m=2,n=1のデータ側駆動回路における第一の実施の形態を示すブロック図である。図5において、データ側駆動回路は、データレジスタ131と、データラッチ回路132と、テスト状態設定回路20と、レベルシフタ133と、D/Aコンバータ21と、出力回路135とを含む。データレジスタ131は、不図示のシフトレジスタの2段の出力に応答し、制御される2ビットの表示データ(D2,D1)を並列にラッチする。データラッチ回路132は、データレジスタ131からの2ビットの表示データを、データラッチ信号に応答して、一括でラッチする。テスト状態設定回路20は、正極側のテスト用倍ビット表示データ生成回路22と、負極側のテスト用倍ビット表示データ生成回路23とを具備する。各生成回路22,23は、テスト信号がオフの時、ラッチされた2ビットの表示データ(D2,D1)から、4ビットの倍ビット表示データ(D2,D2B,D1,D1B)を生成する。ここで、Dk=”H”のとき、DkB=”L”であり、Dk=”L”のとき、DkB=”H”である(K=1,2)。また、各生成回路22,23は、テスト信号がオンのとき、ラッチされた2ビットの表示データ(D2,D1)から、4ビットのテスト用倍ビット表示データ(D21,D22,D11,D12)を生成する。レベルシフタ133は、4ビットの倍ビット表示データについて、その電圧値を昇圧する。D/Aコンバータ21は、4ビットの倍ビット表示データに基づいて、4個の階調電圧の中から、所望の階調電圧を選択する。出力回路135、選択された階調電圧を、オペアンプで増幅し、出力する。図5において、データ側駆動回路には、2ビットの表示データが、2個入力され、2個の画像信号S2,S1が出力されている。図中、第1切替スイッチと、第2切替スイッチとは、極性反転信号によって制御される。極性反転信号がオフの場合、第1切替スイッチと、第2切替スイッチとは、ストレート状態となる。このとき、図面左側の回路系列に投入される第一表示データに応じた画像信号S1には、正極性の階調電圧が現れ、右側の回路系列に投入される第二表示データに応じた画像信号S2には、負極性の階調電圧が現れる。一方、極性反転信号がオンの場合、第1切替スイッチと、第2切替スイッチとは、クロス状態となる。このとき、図面左側の回路系列に投入される第一表示データに応じた画像信号S1には、負極性の階調電圧が現れ、右側の回路系列に投入される第二表示データに応じた画像信号S2には、正極性の階調電圧が現れる。図5において、D/Aコンバータ21には、正極性階調電圧生成回路142と、正極性階調電圧選択回路143と、負極性階調電圧生成回路144と、負極性階調電圧選択回路145と、テストスイッチ回路24とが設けられている。正極性階調電圧生成回路142は、階調基準電圧から、正極性の4階調の階調電圧を生成する。正極性階調電圧選択回路143は、4ビットの倍ビット表示データに基づいて、正極性の階調電圧のいずれかを選択する。負極性階調電圧生成回路144は、階調基準電圧から、負極性の4階調の階調電圧を生成する。負極性階調電圧選択回路145は、4ビットの倍ビット表示データに基づいて、負極性の階調電圧のいずれかを選択する。テストスイッチ回路24は、テスト信号がオフの場合に開放状態となり、テスト信号がオンの場合に短絡状態となる。
図9は、m=2,n=1のデータ側駆動回路における第二の実施の形態を示すブロック図である。図9において、テスト状態設定回路30は、正極側のテスト用倍ビット表示データ生成回路32と、負極側のテスト用倍ビット表示データ生成回路33とを具備する。各生成回路32,33は、テスト信号がオフの時、2ビットの表示データ(D2,D1)から、4ビットの倍ビット表示データ(D2,D2B,D1,D1B)を生成する。ここで、Dk=”H”のとき、DkB=”L”であり、Dk=”L”のとき、DkB=”H”である(K=1,2)。また、各生成回路32,33は、テスト信号がオンの時、2ビットの表示データ(D2,D1)から、4ビットのテスト用倍ビット表示データ(D21,D22,D11,D12)を生成する。D/Aコンバータ31は、4ビットの倍ビット表示データに基づいて、4個の階調電圧の中から、所望の階調電圧を選択する。後述するように、D/Aコンバータ31における正極性階調電圧生成回路34には、テストスイッチTESTSW2が設けられ、負極性階調電圧生成回路35には、テストスイッチTESTSW3が設けられる。
11,21,31,116 D/Aコンバータ
22,23,32,33 テスト用倍ビット表示データ生成回路
24 テストスイッチ回路
34,142 正極性階調電圧生成回路
35,144 負極性階調電圧生成回路
100 液晶表示装置
101 液晶表示パネル
102 データ側駆動回路
103 走査側駆動回路
104 電源回路
105 制御回路
106 データ線
107 走査線
108 TFT
109 画素容量
110 液晶素子
111 端子
112 シフトレジスタ
113,131 データレジスタ
114,132 データラッチ回路
115,133 レベルシフタ
117,135 出力回路
118 γ補正抵抗
119,143 正極性階調電圧選択回路
120,145 負極性階調電圧選択回路
121,140,141 切替スイッチ
122,123 オペアンプ
Claims (9)
- 供給される2つの表示データをD/Aコンバータにより異なる極性の階調電圧に変換して出力する表示パネルのデータ側駆動回路であって、
供給される複数の階調基準電圧により、所定数の第一極性の階調電圧を生成する第一の階調電圧生成回路と、
供給される複数の階調基準電圧により、所定数の第二極性の階調電圧を生成する第二の階調電圧生成回路と、
前記D/Aコンバータとを具備し、
前記D/Aコンバータは、
第一の表示データに基づいて、第一群のトランジスタを制御し、前記第一の階調電圧生成回路からの前記所定数の第一極性の階調電圧から第一極性の所望の階調電圧を選択する第一の階調電圧選択回路と、
第二の表示データに基づいて、第二群のトランジスタを制御し、前記第二の階調電圧生成回路からの前記所定数の第二極性の階調電圧から第二極性の所望の階調電圧を選択する第二の階調電圧選択回路と、
前記第一の階調電圧選択回路によって選択された前記第一極性の所望の階調電圧を伝達する第一の階調電圧信号線と、
前記第二の階調電圧選択回路によって選択された前記第二極性の所望の階調電圧を伝達する第二の階調電圧信号線と、
テスト信号に応じて動作するテストスイッチ回路とを具備し、
テスト信号がオンの場合において、
前記第一の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも1つの入力端子に前記第一極性のテスト電圧を供給し、
前記第二の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも1つの入力端子に前記第二極性のテスト電圧を供給し、
前記テストスイッチ回路は、テスト信号がオンになったときに、前記第一の階調電圧信号線と、前記第二の階調電圧信号線とを短絡させ、
前記第一群のトランジスタにおける特定の一つ又は複数のトランジスタ、若しくは、前記第二群のトランジスタにおける特定の一つ又は複数のトランジスタについて、そのドレイン−ソース間のリーク電流が測定される
表示パネルのデータ側駆動回路。 - 供給される2つの表示データをD/Aコンバータにより異なる極性の階調電圧に変換して出力する表示パネルのデータ側駆動回路であって、
テスト信号に応じて、第一のテスト用表示データを生成する第一のテスト用表示データ生成回路と、
前記テスト信号に応じて、第二のテスト用表示データを生成する第二のテスト用表示データ生成回路と、
供給される複数の階調基準電圧により、所定数の第一極性の階調電圧を生成する第一の階調電圧生成回路と、
供給される複数の階調基準電圧により、所定個数の第二極性の階調電圧を生成する第二の階調電圧生成回路と、
前記D/Aコンバータとを具備し、
前記D/Aコンバータは、
第一の表示データに基づいて、第一群のトランジスタを制御し、前記第一の階調電圧生成回路からの前記所定数の第一極性の階調電圧から第一極性の所望の階調電圧を選択する第一の階調電圧選択回路と、
第二の表示データに基づいて、第二群のトランジスタを制御し、前記第二の階調電圧生成回路からの前記所定数の第二極性の階調電圧から第二極性の所望の階調電圧を選択する第二の階調電圧選択回路と、
前記第一の階調電圧選択回路によって選択された前記第一極性の所望の階調電圧を伝達する第一の階調電圧信号線と、
前記第二の階調電圧選択回路によって選択された前記第二極性の所望の階調電圧を伝達する第二の階調電圧信号線と、
前記テスト信号に応じて動作するテストスイッチ回路とを具備し、
前記テスト信号がオンの場合において、
前記第一の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも1つの入力端子に前記第一極性のテスト電圧を供給し、
前記第二の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも1つの入力端子に前記第二極性のテスト電圧を供給し、
前記テストスイッチ回路は、テスト信号がオンになったときに、前記第一の階調電圧信号線と、前記第二の階調電圧信号線とを短絡させ、
第一のテスト用表示データに基づいて前記第一群のトランジスタにおける特定の一つ又は複数のトランジスタ、若しくは、第二のテスト用表示データに基づいて前記第二群のトランジスタにおける特定の一つ又は複数のトランジスタについて、そのドレイン−ソース間のリーク電流が測定される
表示パネルのデータ側駆動回路。 - 供給される2つの表示データをD/Aコンバータにより異なる極性の階調電圧に変換して出力する表示パネルのデータ側駆動回路であって、
テスト信号に応じて、第一のテスト用表示データを生成する第一のテスト用表示データ生成回路と、
前記テスト信号に応じて、第二のテスト用表示データを生成する第二のテスト用表示データ生成回路と、
供給される複数の階調基準電圧により、所定数の第一極性の階調電圧を生成する第一の階調電圧生成回路と、
供給される複数の階調基準電圧により、所定個数の第二極性の階調電圧を生成する第二の階調電圧生成回路と、
前記D/Aコンバータとを具備し、
前記D/Aコンバータは、
第一の表示データに基づいて、第一群のトランジスタを制御し、前記第一の階調電圧生成回路からの前記所定数の第一極性の階調電圧から第一極性の所望の階調電圧を選択する第一の階調電圧選択回路と、
第二の表示データに基づいて、第二群のトランジスタを制御し、前記第二の階調電圧生成回路からの前記所定数の第二極性の階調電圧から第二極性の所望の階調電圧を選択する第二の階調電圧選択回路と、
前記第一の階調電圧選択回路によって選択された前記第一極性の所望の階調電圧を伝達する第一の階調電圧信号線と、
前記第二の階調電圧選択回路によって選択された前記第二極性の所望の階調電圧を伝達する第二の階調電圧信号線と、
前記テスト信号に応じて動作するテストスイッチ回路とを具備し、
前記テスト信号がオンの場合において、
前記第一の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも1つの入力端子に前記第一極性のテスト電圧を供給し、
前記第二の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも1つの入力端子に前記第二極性のテスト電圧を供給し、
前記第一のテスト用表示データ生成回路は、前記テスト信号がオンになったときに、予め定められた論理に従って、前記第一のテスト用表示データを生成し、
当該第一のテスト用表示データは、
前記第一の表示データが、mビットからなるとした場合、当該第一のテスト用表示データを入力して、前記第一群のトランジスタを制御する前記第一の階調電圧選択回路において、前記mビットの各々に1つ又は複数のトランジスタが関連付けられ、[イ]そのmビットの中の一のビットに関連付けられる一つ又は複数のトランジスタを、全てオフにし、[ロ]その他のm−1個のビットの各々に関連付けられる一つ又は複数のトランジスタを、全てオンにし、
前記第二のテスト用表示データ生成回路は、前記テスト信号がオンになったときに、予め定められた論理に従って、前記第二のテスト用表示データを生成し、
当該第二のテスト用表示データは、
当該第二のテスト用表示データを入力して、前記第二群のトランジスタを制御する前記第二の階調電圧選択回路において、少なくとも一つの階調電圧を選択するものであり、
前記テストスイッチ回路は、テスト信号がオンになったときに、前記第一の階調電圧信号線と、前記第二の階調電圧信号線とを短絡させ、
第一のテスト用表示データに基づいて前記第一群のトランジスタにおける特定の一つ又は複数のトランジスタ、若しくは、第二のテスト用表示データに基づいて前記第二群のトランジスタにおける特定の一つ又は複数のトランジスタについて、そのドレイン−ソース間のリーク電流が測定される
表示パネルのデータ側駆動回路。 - 前記第一の階調電圧生成回路は、テスト信号に応じて動作する第一のテストスイッチを有し、
当該第一のテストスイッチは、テスト信号がオンになると、前記第一の階調電圧生成回路から供給される階調電圧を伝達する各々の信号線を短絡し、
前記第二の階調電圧生成回路は、テスト信号に応じて動作する第二のテストスイッチを有し、
当該第二のテストスイッチは、テスト信号がオンになると、前記第二の階調電圧生成回路から供給される階調電圧を伝達する各々の信号線を短絡する
請求項1乃至3のいずれか1項に記載の表示パネルのデータ側駆動回路。 - 供給される2つの表示データをD/Aコンバータにより異なる極性の階調電圧に変換して出力する表示パネルのデータ側駆動回路のテスト方法であって、
前記D/Aコンバータは、
第一の表示データに基づいて第一極性の所望の階調電圧を選択する第一の階調電圧選択回路と、第二の表示データに基づいて第二極性の所望の階調電圧を選択する第二の階調電圧選択回路とを備え、
前記第一の階調電圧選択回路に前記第一極性のテスト電圧を供給するとともに前記第二の階調電圧選択回路に前記第二極性のテスト電圧を供給し、
テスト信号がオンになったとき、前記第一および第二の階調電圧選択回路の一方を他方の出力への電気経路として用いて、他方の入出力間のリーク電流を測定する
表示パネルのデータ側駆動回路のテスト方法。 - テスト信号に応じて、前記第一および第二の表示データまたは第一および第二のテスト用表示データが生成される
ことを特徴とする請求項5記載の表示パネルのデータ側駆動回路のテスト方法。 - テスト信号がオンになったとき、前記第一および第二の階調電圧選択回路の出力間が短絡し、前記第一および第二のテスト用表示データにより前記第一および第二の階調電圧選択回路が制御される
ことを特徴とする請求項6記載の表示パネルのデータ側駆動回路のテスト方法。 - 前記第一の階調電圧選択回路は第一群のトランジスタ、前記第二の階調電圧選択回路は第二群のトランジスタを有し、
テスト信号がオンになったとき、前記第一群および第二群のトランジスタの一方の入出力間の少なくとも1経路に含まれるトランジスタを全てオンさせ、他方の入出力間の全ての経路に含まれる少なくとも1つのトランジスタを全てオフさせる
ことを特徴とする請求項7記載の表示パネルのデータ側駆動回路のテスト方法。 - 前記第一群および第二群のトランジスタは、
テスト信号がオフになったとき、前記第一および第二の表示データとして、相反する論理の倍ビットからなる第一および第二の倍ビット表示データで制御され、
テスト信号がオンになったとき、前記第一および第二のテスト用表示データとして、同一論理の倍ビットからなる第一および第二のテスト用倍ビット表示データで制御される
ことを特徴とする請求項8記載の表示パネルのデータ側駆動回路のテスト方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051359A JP5035835B2 (ja) | 2007-03-01 | 2007-03-01 | 表示パネルのデータ側駆動回路、及びそのテスト方法 |
US12/071,869 US8089438B2 (en) | 2007-03-01 | 2008-02-27 | Data line driver circuit for display panel and method of testing the same |
CN2008100806826A CN101339748B (zh) | 2007-03-01 | 2008-03-03 | 用于显示面板的数据线驱动器电路以及对其进行测试的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051359A JP5035835B2 (ja) | 2007-03-01 | 2007-03-01 | 表示パネルのデータ側駆動回路、及びそのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008216442A JP2008216442A (ja) | 2008-09-18 |
JP5035835B2 true JP5035835B2 (ja) | 2012-09-26 |
Family
ID=39732762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007051359A Expired - Fee Related JP5035835B2 (ja) | 2007-03-01 | 2007-03-01 | 表示パネルのデータ側駆動回路、及びそのテスト方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8089438B2 (ja) |
JP (1) | JP5035835B2 (ja) |
CN (1) | CN101339748B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9200135B2 (en) | 2012-12-06 | 2015-12-01 | Lg Chem, Ltd. | Polymerization initiator, modified-conjugated diene polymer and tire prepared therefrom |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009063621A (ja) * | 2007-09-04 | 2009-03-26 | Oki Electric Ind Co Ltd | 表示パネル駆動装置 |
JP2010256433A (ja) * | 2009-04-22 | 2010-11-11 | Renesas Electronics Corp | 表示ドライバ及びそのテスト方法 |
US8520033B2 (en) * | 2010-04-21 | 2013-08-27 | Himax Technologies Limited | Source driver of image display systems and methods for driving pixel array |
TWI419110B (zh) * | 2010-06-02 | 2013-12-11 | Himax Tech Ltd | 影像顯示系統與像素陣列驅動方法 |
TW201234328A (en) * | 2011-02-11 | 2012-08-16 | Novatek Microelectronics Corp | Display driving circuit and operation method applicable thereto |
TW201243358A (en) * | 2011-04-29 | 2012-11-01 | Novatek Microelectronics Corp | Digital-to-analog converter circuit with rapid built-in self-test and test method |
TWI459364B (zh) * | 2012-01-13 | 2014-11-01 | Raydium Semiconductor Corp | 驅動裝置 |
TWI494908B (zh) * | 2012-11-14 | 2015-08-01 | Novatek Microelectronics Corp | 液晶顯示器及其源極驅動器與控制方法 |
CN103839524B (zh) * | 2012-11-21 | 2016-11-23 | 联咏科技股份有限公司 | 液晶显示器及其源极驱动器与控制方法 |
JP6239878B2 (ja) * | 2013-07-02 | 2017-11-29 | シナプティクス・ジャパン合同会社 | 液晶表示ドライバ |
CN104809993A (zh) * | 2015-04-15 | 2015-07-29 | 深圳市华星光电技术有限公司 | 源极驱动器及液晶显示器 |
JP6574629B2 (ja) * | 2015-07-24 | 2019-09-11 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
TWI605435B (zh) * | 2016-03-29 | 2017-11-11 | 奇景光電股份有限公司 | 源極驅動器的輸出放大器及其控制方法 |
CN109716428A (zh) * | 2016-09-27 | 2019-05-03 | 夏普株式会社 | 显示装置 |
KR102488272B1 (ko) * | 2016-10-24 | 2023-01-13 | 엘지디스플레이 주식회사 | 게이트 구동 회로를 가지는 표시패널 |
US10818208B2 (en) * | 2018-09-14 | 2020-10-27 | Novatek Microelectronics Corp. | Source driver |
JP2021061576A (ja) * | 2019-10-08 | 2021-04-15 | グラビティ株式会社 | データ管理システム、データ管理方法、データ管理装置、及びデータ管理プログラム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10213616A (ja) * | 1997-01-28 | 1998-08-11 | Toshiba Microelectron Corp | 液晶駆動用集積回路およびそのテスト方法 |
JP3186688B2 (ja) * | 1998-03-19 | 2001-07-11 | 関西日本電気株式会社 | 集積回路装置 |
JP3317263B2 (ja) * | 1999-02-16 | 2002-08-26 | 日本電気株式会社 | 表示装置の駆動回路 |
TW436630B (en) * | 1999-06-05 | 2001-05-28 | Ind Tech Res Inst | The circuit testing method of a reflective-type liquid crystal projector and the testing method of the panel pixel area |
JP2001255857A (ja) | 2000-03-09 | 2001-09-21 | Texas Instr Japan Ltd | 駆動回路 |
US6864873B2 (en) * | 2000-04-06 | 2005-03-08 | Fujitsu Limited | Semiconductor integrated circuit for driving liquid crystal panel |
JP3617621B2 (ja) * | 2000-09-29 | 2005-02-09 | シャープ株式会社 | 半導体集積回路の検査装置及びその検査方法 |
US6747623B2 (en) * | 2001-02-09 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
JP2002341819A (ja) * | 2001-05-16 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 表示パネル駆動用ドライバ |
JP3795361B2 (ja) * | 2001-09-14 | 2006-07-12 | シャープ株式会社 | 表示駆動装置およびそれを用いる液晶表示装置 |
JP4066328B2 (ja) * | 2002-07-29 | 2008-03-26 | 松下電器産業株式会社 | 液晶駆動回路 |
JP4487024B2 (ja) * | 2002-12-10 | 2010-06-23 | 株式会社日立製作所 | 液晶表示装置の駆動方法および液晶表示装置 |
JP4284494B2 (ja) * | 2002-12-26 | 2009-06-24 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
JP4018014B2 (ja) * | 2003-03-28 | 2007-12-05 | 株式会社ルネサステクノロジ | 半導体装置およびその試験方法 |
JP4124092B2 (ja) * | 2003-10-16 | 2008-07-23 | 沖電気工業株式会社 | 液晶表示装置の駆動回路 |
JP4263153B2 (ja) * | 2004-01-30 | 2009-05-13 | Necエレクトロニクス株式会社 | 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス |
KR20060025785A (ko) * | 2004-09-17 | 2006-03-22 | 삼성전자주식회사 | 액정 표시 장치 |
JP2006178029A (ja) | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 電気光学装置、その検査方法、駆動装置および電子機器 |
US20060238473A1 (en) * | 2005-04-26 | 2006-10-26 | Nec Electronics Corporation | Display driver circuit and display apparatus |
JP4241671B2 (ja) * | 2005-06-13 | 2009-03-18 | ソニー株式会社 | 画素不良検査方法、画素不良検査プログラム及び記憶媒体 |
CN100456114C (zh) * | 2006-01-16 | 2009-01-28 | 友达光电股份有限公司 | 显示装置及其像素测试方法 |
-
2007
- 2007-03-01 JP JP2007051359A patent/JP5035835B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-27 US US12/071,869 patent/US8089438B2/en active Active
- 2008-03-03 CN CN2008100806826A patent/CN101339748B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9200135B2 (en) | 2012-12-06 | 2015-12-01 | Lg Chem, Ltd. | Polymerization initiator, modified-conjugated diene polymer and tire prepared therefrom |
US9309371B2 (en) | 2012-12-06 | 2016-04-12 | Lg Chem, Ltd. | Polymerization initiator, modified-conjugated diene polymer and tire produced therefrom |
Also Published As
Publication number | Publication date |
---|---|
CN101339748A (zh) | 2009-01-07 |
US8089438B2 (en) | 2012-01-03 |
CN101339748B (zh) | 2012-07-18 |
US20080211835A1 (en) | 2008-09-04 |
JP2008216442A (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5035835B2 (ja) | 表示パネルのデータ側駆動回路、及びそのテスト方法 | |
US7903071B2 (en) | Driver IC for display and display including same | |
US6008801A (en) | TFT LCD source driver | |
JP4974878B2 (ja) | 液晶表示装置及びその駆動方法 | |
US5774106A (en) | Liquid crystal driver and liquid crystal display device using the same | |
US7330066B2 (en) | Reference voltage generation circuit that generates gamma voltages for liquid crystal displays | |
JP2002014656A (ja) | 多階調デジタル映像データを表示するための駆動回路及びその方法 | |
JP4266808B2 (ja) | 液晶表示装置の基準電圧発生回路 | |
JP2008262196A (ja) | ガンマ電圧生成回路及びそれを有する表示装置 | |
JP2006243231A5 (ja) | ||
US20080062027A1 (en) | Source driving circuit and liquid crystal display apparatus including the same | |
US7750880B2 (en) | Automatic digital variable resistor and display device having the same | |
CN110609638A (zh) | 触摸显示装置、数据驱动器电路及驱动控制器的方法 | |
KR101182300B1 (ko) | 액정표시장치의 구동회로 및 이의 구동방법 | |
JP2007065134A (ja) | 液晶表示装置 | |
KR20030068379A (ko) | 액정 표시 패널의 구동 회로 | |
JP5098619B2 (ja) | 表示駆動装置及びそれを備えた表示装置 | |
US20140139558A1 (en) | Driving controller, display panel device, and driving method capable of reducing crosstalk | |
KR101137848B1 (ko) | 평판 표시장치의 구동장치 및 구동방법 | |
KR101992880B1 (ko) | 액정 표시장치 | |
JP2004348122A (ja) | 液晶表示パネル駆動装置及び液晶表示装置 | |
KR100329463B1 (ko) | 액정표시장치의 구동 시스템 및 액정패널 구동 방법 | |
KR20110070177A (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
KR101578219B1 (ko) | 액정표시장치 | |
TWI553618B (zh) | 液晶顯示器以及顯示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120627 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |