CN1774640A - 调试集成电路中有关定时的故障的基于事件的测试方法 - Google Patents

调试集成电路中有关定时的故障的基于事件的测试方法 Download PDF

Info

Publication number
CN1774640A
CN1774640A CNA2004800097410A CN200480009741A CN1774640A CN 1774640 A CN1774640 A CN 1774640A CN A2004800097410 A CNA2004800097410 A CN A2004800097410A CN 200480009741 A CN200480009741 A CN 200480009741A CN 1774640 A CN1774640 A CN 1774640A
Authority
CN
China
Prior art keywords
timing
reference signal
fault
events
incident
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800097410A
Other languages
English (en)
Inventor
安肯·巴曼尼克
西达尔特·萨韦
罗克特·拉吉舒曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1774640A publication Critical patent/CN1774640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种使用基于事件的半导体测试系统来调试IC设备的故障的测试方法，该方法能够分辨有关定时的故障和其他故障。该测试方法包括步骤：施加测试信号到DUT上并评估DUT的响应输出，在响应输出中检测故障，识别与故障有关的参考信号，识别参考信号的一部分，以及逐渐增大参考信号的该部分中的事件的定时来检测来自DUT的响应输出中的变化。

Description

调试集成电路中有关定时的故障的基于事件的测试方法
技术领域
本发明涉及一种用于调试集成电路(IC)中的定时故障的测试方法，尤其涉及一种用于IC设备的定时分析的基于事件的测试方法，其中用于这种分析的测试信号由事件以及它们的定时来定义，而不是使用时间分割的波形和时间设置的传统的基于周期的方法。
背景技术
有关定时的故障由于各种原因而出现于集成电路(IC)中，原因包括制作过程中的变化、物理缺陷、温度和环境的变化。一旦IC设备显示出一个故障，就希望确定该故障是否确实是有关定时的故障，然后尽力为该故障限制定时范围。
总体上，半导体测试系统提供测试信号给被测IC设备(DUT)，并从DUT接收响应于测试信号而产生的输出信号。响应输出通过具有特定定时的选通被采样，使之与期望值数据比较以确定DUT是否执行正确。
图1是显示传统的半导体测试系统的一个例子的原理框图，该测试系统是周期化的(基于周期的)测试系统。在图1的测试系统中，图形发生器2从测试处理器1接收测试数据。图形发生器2产生被提供给波形格式器4的图形数据和被提供给图形比较器7的期望值图形。定时脉冲发生器3提供定时数据和波形数据给波形格式器4。定时脉冲发生器3还产生定时信号来使整个系统的操作同步。
图形(测试向量)数据定义“0”和“1”，即测试信号波形的逻辑电平。定时数据(时间设置数据)相对于波形所属的测试周期的开始边沿来定义波形的上升沿和下降沿的定时(延迟时间)。波形数据指定特定测试周期内的一个波形，比如RZ(归零)、NRZ(不归零)或EOR(异或)波形。根据图形发生器2的图形数据、测试周期脉冲(时间设置)、来自定时脉冲发生器3的定时数据和波形数据，波形格式器4形成具有特定波形和定时的测试信号。波形格式器4通过驱动器5发送测试信号(测试图形)到DUT9。
来自DUT9的响应信号与参考电压在预定的选通定时通过模拟比较器6进行比较。结果逻辑信号被提供给图形比较器7，在其中进行来自模拟比较器6的结果逻辑图形与来自图形发生器2的期望值图形之间的逻辑比较。图形比较器7检查两个图形是否彼此匹配，从而确定DUT9为通过或故障。当故障被检测到，该故障信息被提供给故障存储器8，并且随着来自图形发生器2的DUT9的故障地址信息一起被存储，以执行故障分析。
如上所述，在如图1中所示的传统的半导体测试系统中，要施加到DUT上的测试信号是以周期方式在一个周期内产生的，该周期方式基于三种数据，即图形(向量)数据、定时数据和波形数据。传统技术中的这种数据结构在后面将参考图3进一步描述，以说明其与执行本发明的基于事件的测试系统之间的差别。在基于周期的测试系统中，由于测试信号的定时通过为相应的测试周期选择一个或多个时间设置来产生，所以被测IC设备的定时分析的能力和灵活性是受限的。
也就是说，在调试IC设备的定时故障时，希望能自由地改变测试信号的定时的所选部分。然而，在目前的半导体测试系统中，这种改变信号的一部分是通过改变信号波形的定时来获得的。通过增加或去除时间设置，而在特定测试周期内的测试信号的那个特定部分中替换时间设置来改变信号波形的定时，以重新定义测试波形。主要的困难在于基于周期的半导体测试系统仅有有限数量个时间设置。
例如，日本东京的爱德万公司的T6600系列IC测试仪具有六个时间设置，而一些其他的市场上可购买到的IC测试仪已达到八个时间设置。尽管这些时间设置足够用来定义当前的IC设备中的标准信号，但通常，额外的时间设置不能用来重新定义一个测试信号以延长定时(也就是，移动或偏移特定边沿的定时以获得延伸的定时)。对于大型电路的情况，多个信号或每个信号内的多个部分可能需要这种延长。由于时间设置的数量受限，在传统的技术中，在半导体测试系统中执行有关定时的故障的调试是非常困难的。
因此，有必要开发一种系统的方法，该方法能够识别信号的哪部分需要延长或缩短并能自由地执行这种定时变化。此外，这种方法不应该使用传统的时间设置来定义波形，因为那样只能得到有限数量个时间设置。
发明内容
因此，本发明的目的之一是提供一种测试方法，该方法能够通过延长或缩短某特定的部分来移动测试信号的该特定部分的定时，以指定被测IC设备的有关定时的故障。
本发明的另一目的是提供一种测试方法，该方法能够通过改变事件数据来延长或缩短测试信号的一部分或整个测试信号的定时，其中事件数据由基于事件的测试系统来处理。
本发明的另一目的是提供一种测试方法，该方法能够通过改变测试信号中所有事件的事件时钟率来延长或缩短整个测试信号的定时。
本发明还有一个目的就是提供一种测试方法，该方法能够通过动态地改变测试图形长度上每个时隙的缩放因子来改变时钟率。
本发明的测试方法通过执行延长或缩短操作来确定故障是否确实是有关定时的故障。该方法包括步骤：施加测试信号到DUT并评估该DUT的响应输出，检测响应输出中的故障，识别与故障相关的参考信号，识别参考信号的一部分，以及逐渐增大参考信号的该部分的定时以从DUT的响应输出中检测通过结果。
本发明的主要优点就是基于事件，以及由此克服了传统的技术中基于周期的测试系统的时间设置和波群受限的缺点。此方法是系统的并且可以容易地自动化。因为本发明是基于改变事件的定时，所以一个或多个事件能够在时间轴上被移动。通过改变一个或多个事件，信号的一小部分能够被延长或缩短，而通过改变信号中的所有事件，整个信号能够被延长或缩短。
附图说明
图1是显示传统的半导体测试系统结构的例子的原理框图，该系统基于测试数据来生成测试信号和测试选通，其中测试数据是以基于周期的格式描述的。
图2是显示执行本发明的测试方法的基于事件的测试系统结构的例子的原理框图。
图3是一个比较图，比较了传统的基于周期的测试系统中的数据结构与用于产生相同测试信号的基于事件的测试系统中的描述的例子。
图4A是显示本发明的基于事件的测试系统中的图2中的管脚电子装置以及相关的驱动事件和采样事件的框图，而图4B是显示用于测试IC设备的定时故障的基本配置的原理图。
图5A-5C是显示图4B的测试配置中的被测IC设备的三种不同类型的有关定时的行为的定时图。
图6是显示本发明的基于事件的测试系统的功能和基于事件的测试系统与用于设计和调试IC设计的电子设计自动化(EDA)环境之间的整体关系的框图。
图7是显示本发明的测试方法的基本过程的一个例子的流程图，本发明的测试方法用于调试IC设备中的有关定时的故障。
图8A-8C是显示事件缩放概念的定时图，其中事件时钟的重复率与缩放因子成比例地改变。
图9是显示事件缩放概念的定时图，其中事件时钟的重复率在单个测试内的每个时隙都动态地被改变。
图10A是显示基于事件的测试系统中存储在事件存储器的事件数据的示例图，而图10B是显示构成由图10A的事件数据所产生的一系列事件的波形的定时图。
图11是显示本发明的测试方法的过程的另一例子的流程图，本发明的测试方法用于调试IC设备中的有关定时的故障。
图12是显示图11的过程中的波形示例的定时图，对应于图4B和图5A-5C的情形。
图13A显示了用于生成图12的时钟CLK的事件数据的例子，而图13B显示了用于生成图12的时钟CLK′的事件数据的例子，其中特定边沿的定时被延长了。
具体实施方式
将参考附图来描述用于调试有关定时的故障的本发明的测试方法。本发明的测试方法由基于事件的测试系统来实现，而不是由传统的基于周期的测试系统来实现。基于事件的测试系统的概念已经在由本发明的相同受让人拥有的美国专利No.6360343和6532561中介绍过，这两个专利将被结合起来参考。在解释本发明的测试方法的细节之前，我们先参考图2和3简单描述一下基于事件的测试系统。
图2是显示用于执行本发明的测试方法的基于事件的测试系统的基本结构的例子的原理框图。基于事件的测试系统包括主机12和总线接口13(这两者都连接在系统总线14上)、外部总线15、地址控制逻辑18、故障存储器17、包含事件计数存储器20和事件游标(vernier)存储器21的事件存储器19、事件相加以及缩放逻辑22、事件发生器24以及管脚电子装置26。基于事件的测试系统将对连接在管脚电子装置26上的被测IC设备(DUT)28进行评估。
主机12的一个例子是装有UNIX、Window或Linux操作系统的工作站。主机12作为用户界面，使用户能够指示测试的开始和停止操作、装载测试程序和其他测试条件或执行测试结果分析。主机12与测试系统硬件通过系统总线14和总线接口13来进行接口。尽管未示出，主机12优选与一个通信网连接以发送或接收来自其他测试系统或计算机网络的测试信息。
内部总线15是测试系统硬件中的总线，而且通常与功能模块中的大多数连接。地址控制逻辑18根据来自主机12的测试程序和条件来提供指令给测试系统中的其他功能模块。故障存储器17在地址控制逻辑18所定义的地址中存储测试结果，比如DUT28的故障信息。存储在故障存储器17中的信息将用于被测设备的故障分析阶段。
地址控制逻辑18提供地址数据给事件存储器19，如图2所示，事件存储器19典型地包括事件计数存储器20和事件游标存储器21。在实际的测试系统中，将提供多套事件存储器，每一套事件存储器可以对应于测试系统中的一个测试管脚。在事件存储器19中，事件计数和游标存储器20、21为每个事件存储定时数据和事件类型数据。事件计数存储器20存储的定时数据是参考时钟的整数倍(整数部分)，而事件游标存储器21存储的定时数据是参考时钟的一部分(分数部分)。例如，每个事件的定时数据由两个相邻事件的时间差(时间变化量)来表示。
事件相加以及缩放逻辑22将基于来自事件计数存储器20和事件游标存储器21的定时数据的变化量来生成显示每个事件的总定时的数据。基本上，这种总定时数据是通过将整数倍数据和分数数据相加来产生的。在对定时数据进行相加的处理过程中，对分数数据(相对于整数数据的偏移)的操作的载入也被在事件相加以及缩放逻辑22中执行。本发明中涉及的定时移动功能和时钟缩放功能由事件相加以及缩放逻辑22执行。
事件发生器24将基于来自事件相加以及缩放逻辑22的总定时数据来实际生成事件。从而生成的事件(例如测试信号和期望值)通过管脚电子装置26提供给DUT28。基本上，管脚电子装置26由大量的元件构成，每个管脚电子装置都包括驱动器和比较器以及与DUT28建立输入和输出关系的开关。
图3举例说明了用于生成相同的测试信号(图形)的传统的基于周期的测试系统中的数据结构与基于事件的测试系统中的数据结构之间的简单比较。该示例比较的情形是测试图形的波形31必须由基于周期的格式的测试数据和基于事件的格式的测试数据来产生。波形31是被施加到IC设备的Sa和Sb两个管脚上的信号，比较典型的是，IC设备在其设计时由逻辑仿真过程产生，其中由逻辑仿真产生的VCD(Verilog Change Dump of Verilog，Verilog数值更改转储)描述39也被示出。
为了产生波形31，用在基于事件的测试系统中的事件数据使用设置和重置边沿San、Sbn、Ran和Rbn以及它们的定时的结合来描述波形，如基于事件的描述38所示。在该描述中，每个事件的定时能够通过相对于前一事件的相对时间长度或相对于一个具体参考点的绝对时间长度来表示。从图3能看出，基于事件的描述38基本上与VCD描述39一样。
为了在基于周期的概念的基础上，在传统的测试系统中产生波形31，测试数据必须被分成测试周期(时间设置)、波形(波形的类型以及波形边沿的定时)和向量(图形值)。更具体地，有关基于周期的数据结构，向量(图形)数据35和测试周期(时间设置)数据33被示于图3的左部分。从图3能看出，测试图形被分成各测试周期，例如用一个或多个时间设置(TS1、TS2和TS3)的组合来为每个测试周期定义波形和定时。
这些波形、定时和测试周期的数据描述的例子如波形数据36所示。波形的逻辑“1”、“0”或“Z”的例子如图形数据35所示。例如，在波形数据36中，测试周期由“比率”来描述，以定义两个测试周期之间的时间间隔，而波形由RZ(归零)、NRZ(不归零)和XOR(异或)来描述。进而，每个波形的定时由相对于相应的测试周期的预定边沿(例如开始边沿)的延迟时间来定义。
如上所述，基于事件的描述38与设计仿真结果(VCD)39是相同的，但是基于周期的描述需要时间设置和多种类型的描述，而这些与原始的设计仿真结果是差别很大的。由于传统的测试系统中的数据结构的这种复杂性，轻易或自由地改变测试图形的特定点上的定时或时钟的重复率是不可能的。而且，由于时间设置的数量有限，自由地改变基于周期的半导体测试系统中的测试图形的定时是非常困难的。
图4A-4B示出了使用图2的基于事件的测试系统来测试IC设备(DUT)28的例子。如图4A所示，图2的管脚电子装置26包括用于向DUT28的输入管脚提供测试信号(驱动事件)的驱动器45和用于在采样(选通)脉冲(采样事件)定时对来自DUT28的输出管脚的响应信号进行采样的比较器46。在实际的测试系统中，大量的驱动器和比较器被提供以供给IC设备的大量的设备管脚。驱动事件和采样事件通过事件发生器24基于来自图2的事件相加以及缩放逻辑22的事件数据来产生。比较器46的采样输出由图形比较器48根据来自事件发生器24的期望值(期望事件)进行评估。
图4B显示了关于DUT28的一个简化结构。为简单起见，DUT28的输入管脚In与输出管脚Out之间的具体电路由两个触发器51(FF1)和53(FF2)以及触发器51与52之间的某种随机逻辑52来代表。在图4B中，“CLK”、“a”、“b”、“c”和“d”分别代表触发器51和53的时钟信号、触发器51的输入、随机逻辑52的输入、触发器53的输入和触发器53的输出。图4B中的时钟“CLK”、输入“a”和输出“d”分别对应于图4A中的时钟“CLK”、输入“a”和输出“d”。
图5A-5C是显示测试图4B的DUT28时所涉及的波形的定时图。首先，触发器51的输入信号“a”在定时61被驱动为“1”。然后，触发器51的输出随着时钟(clk2)的上升沿在定时62被锁定为“1”。在这种情况下，通过随机逻辑52的传播延迟Δbc1显示正常值。在随机逻辑52的输出“c”完成0到1的转换之后，触发器53的输出“d”随着时钟(clk3)的上升沿被锁定为“1”。输出“d”在选通65的定时被采样，这样就显示了正确值(通过)。
在图5B中，假定由于某一特定原因，通过随机逻辑52的传播延迟Δbc2明显大于图5A中的正常传播延迟Δbc1。由于这个大的延迟，触发器53的输入“c”的值在时钟(clk3)的边沿保持“0”。因此，触发器53的输出“d”在选通65的定时也处于“0”状态，这样就显示了错误值(失败)。在这种情况下，触发器53的输出“d”在选通65之后通过时钟(clk4)的上升沿改变到高电平。
该故障的原因是由于信号从输入“b”传播到输出“c”造成的通过随机逻辑52的过度的延迟。这是一个有关定时的故障。“b”处的信号随着时钟2的上升沿改变，而“c”处的信号的改变却需要两个时钟周期。因此，这种过度的传播延迟必须通过如图5C所示的延迟触发器53的锁定操作来识别。在图5C中，如果在时钟clk2和时钟clk3之间(还有选通65)添加额外的时间66a和66b，触发器53的输入“c”处的值在时钟clk3的上升沿之前改变到“1”。结果，触发器53的输出“d”处的值随着时钟clk3的上升沿改变到“1”，这样就显示了正确值(通过)。
如图5B所示为例子中故障被检测到的情况下，确定故障是有关定时的故障还是其他故障比如固定型故障(桥、短路、开路等等)是必要的。总体上，这种有关定时的故障能通过改变测试信号(测试图形)的特定点上的定时来从其他故障中分辨出，例如，改变图5C中时钟CLK的边沿，直到输出电平改变。基于事件的测试系统能够通过偏移(移动)测试信号的特定点或按照期望的缩放因子改变时钟率来自由地改变(伸长或缩短)测试信号的定时，这通过传统的测试系统是不可能的。
图6显示了执行本发明的测试方法的基于事件的测试系统所特有的功能。如图6所示，基于事件的测试系统能够通过缩放功能和偏移(移动)功能来自由地改变测试图形的定时。图6还示出了基于事件的测试系统和EDA(电子设计自动化)环境之间的总体的关系，尽管EDA环境本身不直接与本发明的主题相关。由于基于事件的测试系统中的数据结构是事件格式，因此EDA环境和测试系统能够以无缝的方式相互关联。
通过使用测试平台73和74，在LSI设计数据71上执行逻辑仿真处理72，产生了转储文件(VCD)78。通过接口81，将来自转储文件78的事件数据或来自测试平台74的事件数据79分配到每个测试管脚并定义每个事件的信号电平来生成文件82和83。来自文件82和83的数据通过编译器85被转换成目标代码，从而形成了事件文件86。
执行设备的测试时，事件数据被从事件文件86传输到测试系统硬件88。根据存储在事件存储器里的事件数据，测试系统硬件88生成基于事件的测试图形，从而执行被测IC设备的测试。测试结果被收集在测试结果文件76中备用，例如用于故障分析。以这种方式收集的测试结果通过测试平台发生器75能被反馈到测试平台。
如前面所述，事件文件中形成的事件数据直接描述要被施加到被测设备上的测试图形。因此，使用事件数据，通过图形用户界面(GUI)，与实际的测试图形相同的图形序列能够被显示和修改。例如，GUI显示了示出测试图形和测试管脚的总体图像91、测试图形的选定部分的放大视图92、所显示的定时是按照预定的缩放因子压缩(图94)或放大(图95)过的定时图94和95、以及特定边沿的定时(或位置)能被自由地改变的偏移图像93。显示器上的参数的这些改变能够通过修改事件文件86中的事件数据来完成，这也改变了要施加在被测设备上的实际的测试图形，并因此使得能够监视被测设备的结果响应。
缩放功能的细节在本发明的相同受让人所拥有的美国申请No.09/286226中进行了描述。而且，时间移动或偏移(伸长或缩短)的例子在本发明的相同受让人所拥有的美国专利申请No.10/039720中进行了描述。美国申请No.09/286226与10/039720两者将被结合起来参考。
在参考图3和6(还将参考图10A-10B被描述)所描述的由事件和事件定时来定义信号的这样一个环境中，事件定时能被编辑或改变为在时间上移动或搬移一个事件。这种事件在时间上的移动有效地提供了如图5C所示的测试信号的适当部分的延长/缩短。而且，在基于事件的测试系统中，所有的事件以及它们的定时对用户都是可用的，它们能够按希望被编辑或改变。因此，测试图形内的任意数量的部分以及测试图形内的任意数量的边沿都都能够通过改变各自事件的事件数据(定时和事件类型)来被延长/缩短。
使用改变事件的定时的这个概念，就有可能开发一个系统过程，该过程能够将需要的事件定位然后在时间上移动那些事件。因此，延长或缩短(移动或偏移)测试图形的必需的部分以确定一个特定的故障是否确实是有关定时的故障是可能的。本发明的这种系统过程的一个例子将在下面参考图7的流程图给出。
在图7的流程图中，在步骤101，通过施加测试信号到被测IC设备(DUT)上并且评估DUT的响应输出而开始测试。在步骤102，该过程确定DUT的响应输出中是否存在故障。如果没有故障，则测试将继续，比如进行其他测试项目。如果检测到故障，则确定所检测到的故障是否是有关定时的故障而不是其他的故障(功能故障、固定型故障等等)是必需的。
因此，在步骤103，该过程将识别哪个参考信号包括所检测到的故障。典型地，这样一个参考信号是如图5A-5C所示的方式的时钟。在步骤104，该过程将进一步识别参考信号需要移动(例如，延长或缩短)的一部分(边沿)。典型地，这种被识别过的一部分是进入如图5C所示的选通的一个或多个周期的参考信号的边沿。
在步骤105，参考信号的被识别过的部分的定时被逐渐改变，从而移动了(延长或缩短)参考信号的所选边沿。此处理通过在基于事件的测试系统中改变事件存储器中的事件数据(事件定时和事件类型)来完成。关于定时移动和定时移动的总量的定时方案能够通过简单地改变事件数据来自由地选择。在移动边沿的定时时，在步骤106该过程将确定响应输出中是否有任何改变(例如通过结果)。如果在DUT的输出没有变化，则定时移动的过程将继续进行。
当该过程检测到DUT输出中有变化时，就会知道该特定故障是有关定时的故障。这是因为在其他类型的故障中，如固定型故障，无论参考信号的定时怎么改变，输出都不会有变化。因此，如果输出状态被改变了，那么在步骤107有关这个改变的信息比如时间移动量，会被作为测试结果而记录下来。在步骤108，该过程将检查是否所有的测试项目都已经完成，如果是，该过程将结束。如果还剩有其他测试，则步骤101-108将被重复直到完成所有的测试。
在上述的概念和过程中，本发明的测试方法通过事件和事件定时来定义测试信号并且改变事件定时，即延长或缩短测试信号的有关部分。这个概念能被延伸到延长或缩短整个测试图形(通过改变测试图形中的所有事件的定时)，以及延长或缩短测试图形的所选部分中的所有测试信号(通过改变所选部分中的所有信号中的所有事件的定时)。通过对事件定时的这种全局改变，各种传统的操作也能被执行，比如IC设备速度分级和频率分类。
这个概念将通过如图8A-8C和9所示的简图来说明。在图8A中，100MHz的时钟信号被示出，用来代表一个标准测试。频率分类和速度分级的操作要求测试被应用于多个频率，其中一些也许会高于或低于标准的测试频率。例如，可以分别在125MHz、100MHz和80MHz开发测试程序，把这些测试程序应用于被测IC设备上，然后根据通过/失败的结果来对IC设备进行分类，这就是传统的测试系统所做的。
在本发明中可以获得同样的结果，但在不同的频率时不需要替换测试程序，而是使用一个测试程序，同时结合了上述改变事件的定时的概念。这可以视为所有事件的事件定时同时改变(全局改变)。例如，图8A中所示的100MHz的时钟信号具有交替的1到0和0到1的事件；因此，任意两个事件之间的时间(时间变化量)为5ns。我们来考虑将图8A的测试信号中的所有事件的时间变化量从5ns改变到6.25ns的情况。结果信号示于图8B中，该信号就是80MHz的信号。同样，通过将所有的事件的时间变化量改变到4ns，就获得了如图8C中所示的125MHz的时钟信号。典型地，上述时钟的改变是通过参考图6所述的基于事件的测试系统中的缩放功能，用一个缩放因子与事件定时相乘来获得的。
图8A-8C所示的时钟缩放可以被应用于测试图形的所选部分，如图9所示。在测试图形的第一部分(部分1)，时钟通过缩放因子修改，使其重复率是80MHz(时间周期为12.5ns)。在测试图形的第二部分(部分2)，时钟率被修改到100MHz(时间周期为10ns)，而在测试图形的第三部分(部分3)，时钟率被改变为125MHz(时间周期为8ns)。以这种方式，测试信号的定时能够适当地改变而不需要改变测试程序。本质上，这意味着测试对不同的部分在3种不同的频率下运行而只使用一个测试程序，这就改进了测试效率和测试成本。
上述的过程提供一种系统方法来确定故障是否确实是有关定时的故障。通过在运行于基于事件的系统中的软件程序中执行该过程，还能够确定故障的定时范围。对于事件测试系统，比如由相同的受让人拥有的美国专利No.6360343和6532561中所述，发明者们已经将这个过程通过软件程序自动化了。
在描述本发明的测试方法的自动化过程之前，将参考图10A-10B来简单描述事件存储器中的事件数据与结果事件之间的关系的一个例子。图10A显示了基于事件的测试系统中存储于事件存储器的事件数据的例子，这些事件数据用来产生图10B中的事件波形。事件数据由事件定时数据和事件类型数据构成。事件定时由两个事件之间的时间长度ΔVn(ΔV0、ΔV1、ΔV2....)来定义。每个事件定时由事件计数Cn(C1、C2、C3....)和事件游标Vn(V1、V2、V3....)的组合来表示，其中事件计数是参考时钟的整数倍，事件游标是参考时钟的一部分。从图10A和10B可以看出，一个特定的事件例如事件2，其定时由前面的事件的定时(ΔV0、ΔV1和ΔV2)的和来确定，并且该事件是下降沿，这由事件类型数据“驱动逻辑低”来定义。
基于对图10A-10B所示的事件数据(事件定时和事件类型)与结果事件之间的关系以及图7所示的基本测试程序的理解，下面将为与图4B和5A-5C相同的例子给出确定故障的定时范围的逐步骤的过程。尽管以下给出的过程在这个自动化中使用延长操作，但也可以在与以下相当的过程中自动化缩短操作。
在此例中，图11是显示该程序的操作流程的流程图，而图12是显示延长操作中的波形的定时图。图13A显示了图12中的时钟CLK(参考信号)的事件数据，而图13B显示了用于延长某些特定边沿的定时的时钟CLK′(参考信号)的事件数据。为简单起见，下面的例子描述测试A中的第一个故障(失败事件)的情形，并且假定失败事件的时间是tfail(在此例中，是从开始到选通的时间长度)：
程序从步骤121(图12中的tstart)开始测试A，其中该过程通过施加测试信号到DUT并评估DUT的响应输出来估计DUT的输出。在图11、4B和5A-5C的这个例子中，测试信号包括输入信号“a”和时钟CLK。在步骤122，该过程确定DUT的响应输出中是否存在故障。如果没有故障，测试A将继续，比如测试其他的管脚或参数。当检测到故障时，该过程转到确定所检测到的故障是否是有关定时的故障的步骤。
因此，在步骤123，该过程识别参考信号和参考边沿(参考信号的特定边沿)来调整其定时以分辨故障类型。如上所述，在此例中，参考信号是被施加到DUT的时钟CLK，而参考边沿是图12中所示的时钟CLK的eref。典型地，参考边沿eref是从失败时间tfai1内的边沿中选择出来的，并且在此例中，它是时钟CLK的第二个上升沿(事件3)，因为当故障通过选通115的定时被检测到时，输入信号“a”通过参考边沿eref被锁定在触发器51(图4B)的输出“b”。参考边沿eref。作为用于延长参考信号的一部分的开始时间。
在步骤124，最大时钟数Cmax(或结束时间tend)和事件空间(t1，t2)被指定。如上所述，在DUT的输出“d”未观察到变化的情况下，即使发生了预定的定时变化，所检测到的故障也被确定为不是有关定时的故障(短路、开路、桥等)。这个最大时钟Cmax(结束时间tend)是以个案为基础(case-by-case basis)依赖于功能、DUT的结构和测试类型确定的。在此例中，如图12所示时钟的最大数Cmax为4。事件空间(t1，t2)指定事件的一个特定时间范围，这些事件包括延长定时的参考信号。在此例中，事件E4、E5和E6的定时将以图13A-13B所示的方式被延长。换句话说，当一个事件的时间t小于t1，即t＜t1，该事件的定时延长是不能被执行的，然而，当时间t在由上述t1和t2定义的事件空间内时，即t1≤t≤t2，事件的定时延长可以被执行。
在步骤125，该过程延长了事件空间内的每个事件的定时。因此，时钟CLK(参考信号)在一些特定的边沿被延长，如图12中的时钟CLK′所示。产生图12中的时钟CLK和时钟CLK′(定时被延长)的事件数据的例子分别示于图13A和13B中。应该注意的是图13A和13B仅仅例举了一个例子，其中为了获得延长或缩短操作，描述事件数据的许多其他方式都是可能的。
从图12的定时图可以看出，时钟CLK有固定的时间周期，而且上升沿和下降沿被定义为事件E1-E10。两个相邻事件之间的时间长度(时间变化量)为ΔV，用如图13A所示的事件定时数据来描述。如上述受让人的专利中所详细描述，每个事件定时用事件计数数据(参考时钟的整数倍)和事件游标数据(参考时钟的一部分)的组合来描述。因此，当参考时钟的时间周期为T(图12)时，每个事件的定时数据ΔV(与前一事件的时间差)表示为ΔV＝TCr+Vr。而且在图13A中，事件类型数据为每个事件描述事件类型。由于随着交替的上升沿和下降沿，时钟CLK始终具有相同的时间间隔，所以事件类型数据交替地显示为“驱动逻辑高”和“驱动逻辑低”。
如图12中时钟CLK′所示，为了延长事件E4、E5和E6的定时，图13B中的事件数据被改变。在此例中，为了延长事件E4的定时，事件类型数据被改变成与前一事件E3显示相同的事件类型。因此，事件E4的事件类型数据现在是“驱动逻辑高”而不是“驱动逻辑低”。类似地，事件E5的事件类型数据被改变成与前一事件E4显示不同的事件。因此，事件E5的事件类型数据现在是“驱动逻辑低”而不是“驱动逻辑高”。这样，事件E3和E4具有相同的事件类型，而事件E5和E6具有相同的事件类型，导致了如图12中的箭头所示的边沿的定时延长。与上面相似的处理将被重复，通过对特定的边沿连续地重复相同的事件类型三次或更多次，以进一步延长定时。
进行延长的持续时间是按前一事件数据的参考边沿与当前参考边沿出现的时间之间的时间差来计算的。也就是说，并没有参考信号必需是周期信号的隐含假设。对于真正的第一个事件数据，时间持续时间是eref与紧接其后的相同事件类型的边沿之间的时间差。
回头来参考图11的流程图，延长参考信号的边沿的定时的同时，该过程在步骤126确定DUT的输出是否改变成通过事件。如果通过事件被检测到，那么认为原先所检测到的故障是有关定时的故障。因此，数据比如定时错误值，在步骤127被记录。如果通过事件在前述的过程中未被检测到，则本发明的测试方法将进一步使用基于事件的测试系统中的缩放功能，以按指定的缩放因子成比例地来增加或降低时钟频率。
因此，在步骤128，该过程逐渐地改变参考信号(时钟CLK)的缩放因子。基本上，缩放是通过将缩放因子与图13A和13B中的事件定时数据(Cr，Vr)相乘来完成的。在步骤129，该过程确定缩放因子是否已经达到测试系统所允许的最大缩放。如果缩放因子低于允许的最大因子，则该过程返回到步骤125-127来延长边沿定时，并评估结果。如果达到最大频率，则在步骤130，该过程确定是否达到最大数Cmax(或结束时间tend)。如果该确定是肯定的，则在步骤131，该过程结束，因为所检测到的故障不是有关定时的错误。如果该确定是否定的，则在步骤132，该过程选择另一事件空间，并重复步骤125-131。
如所述，此方法的主要优点就是基于事件，以及由此克服了传统的半导体测试系统的时间设置和波群受限的缺点。此方法是系统的并且可以容易地自动化。因为此方法基于改变事件的定时，所以任何一个或多个事件都能在时间上被移动。通过改变一个或少数量的事件，信号的一小部分能够被延长或缩短，而通过改变信号中的所有事件，整个信号能够被延长或缩短。有了全局的延长/缩短操作，执行传统的功能比如频率分类或速度分级是可能的。
尽管这里只具体例举和描述了一个优选实施例，但应该理解，在不脱离本发明的精神和范围的情况下，在所附权利要求的范围内根据上述的教导对本发明进行多种修改和变化是可能的。

Claims (20)

1.一种使用基于事件的测试系统来调试IC设备的有关定时的故障的测试方法，包括以下步骤：
将测试信号施加到被测IC设备(DUT)并在来自该DUT的响应输出中检测故障；
当在所述响应输出中检测到故障时，识别与该故障相关的参考信号，
识别应该在定时上被延长或缩短的一部分所述参考信号；
逐渐增大所述参考信号的所述部分中的事件的定时，直到在所述响应输出中检测到通过结果；以及
重复上述步骤继续进行测试。
2.如权利要求1所述的测试方法，所述逐渐增大所述参考信号的所述部分中的事件的定时的步骤包括：改变与所述基于事件的测试系统中的所述参考信号的特定部分相关的事件的事件定时数据的步骤。
3.如权利要求1所述的测试方法，所述逐渐增大所述参考信号的所述部分中的事件的定时的步骤包括：改变与所述参考信号的特定部分相关的事件的事件数据的步骤，其方式为将相同的事件类型连续重复两次或多次。
4.如权利要求1所述的测试方法，所述逐渐增大所述参考信号的所述部分中的事件的定时的步骤包括：通过延长或缩短所述参考信号的特定事件距前一事件的时间长度来改变所述定时的步骤。
5.如权利要求1所述的测试方法，所述逐渐增大所述参考信号的所述部分中的事件的定时的步骤包括：通过延长或缩短来改变所述定时，直到所述响应输出在选通信号的定时显示通过结果并在该通过结果被检测到之前获得延长或缩短的定时范围的步骤。
6.如权利要求1所述的测试方法，还包括按所选缩放因子成比例地改变所述参考信号中的事件的定时的步骤。
7.如权利要求6所述的测试方法，其中所述改变所述参考信号中的事件的定时的步骤包括：对于测试图形的两个或多个所选部分，缩放所述参考信号中的事件的定时的步骤，其中所述测试图形的每个所选部分的参考信号中的事件的定时按所选缩放因子成比例地被改变。
8.如权利要求1所述的测试方法，还包括指定时钟的最大数或结束时间的步骤，以定义一个用于对所检测到的故障进行分辨的时限，以分辨有关定时的故障与其他类型的故障。
9.如权利要求8所述的测试方法，所述指定时钟最大数或结束时间的步骤还包括：在所述响应输出中检测到通过结果之前当达到所述时钟最大数或结束时间时，确定所检测到的故障不是有关定时的故障的步骤。
10.如权利要求1所述的测试方法，还包括基于所检测到的故障的定时来指定事件空间的步骤，其中该事件空间是包括构成所述参考信号的一个或更多个事件的时间范围，而且其中所述事件空间内的事件的定时被改变，由此延长或缩短所述参考信号的识别出的那部分的定时。
11.一种使用基于事件的测试系统来调试IC设备的有关定时的故障的测试设备，包括：
用于将测试信号施加到被测IC设备(DUT)并检测来自该DUT的响应输出中的故障的装置；
用于当在所述响应输出中检测到故障时，识别与该故障相关的参考信号的装置，
用于识别应该在定时上被延长或缩短的一部分参考信号的装置；
用于逐渐增大所述参考信号的所述部分中的事件的定时，直到在所述响应输出中检测到通过结果的装置；以及
用于重复上述操作继续进行测试的装置。
12.如权利要求11所述的测试装置，所述用于逐渐增大所述参考信号的所述部分中的事件的定时的装置包括：用于改变与所述基于事件的测试系统中的所述参考信号的特定部分相关的事件的事件定时数据的装置。
13.如权利要求11所述的测试装置，所述用于逐渐增大所述参考信号的所述部分中的事件的定时的装置包括：用于改变与所述参考信号的特定部分相关的事件的事件数据的装置，其方式为将相同的事件类型连续重复两次或多次。
14.如权利要求11所述的测试装置，所述用于逐渐增大所述参考信号的所述部分中的事件的定时的装置包括：用于通过延长或缩短所述参考信号的特定事件距前一事件的时间长度来改变所述定时的装置。
15.如权利要求11所述的测试装置，所述用于逐渐增大所述参考信号的所述部分中的事件的定时的装置包括：用于通过延长或缩短来改变定时，直到所述响应输出在选通信号的定时显示通过结果，并在该通过结果被检测到之前获得延长或缩短的定时范围的装置。
16.如权利要求11所述的测试装置，还包括用于按所选缩放因子成比例地改变所述参考信号中的事件的定时的装置。
17.如权利要求16所述的测试装置，其中所述用于改变所述参考信号中的事件的定时的装置包括：用于对测试图形的两个或多个所选部分，缩放所述参考信号中的事件的定时的装置，其中在该测试图形的每个所选部分上的参考信号中的事件的定时按所选缩放因子成比例地改变。
18.如权利要求11所述的测试装置，还包括用于指定时钟最大数或结束时间，以定义一个用于对所检测到的故障进行分辨的时限的装置，以分辨有关定时的故障和其他类型故障。
19.如权利要求18所述的测试装置，所述用于指定时钟最大数或结束时间的装置还包括：用于在所述响应输出中检测到通过结果之前，当达到所述最大时钟数量或结束时间时，确定所检测到的故障不是有关定时的故障的装置。
20.如权利要求11所述的测试装置，还包括用于基于所检测到的故障的定时来指定事件空间的装置，其中，该事件空间是包括构成所述参考信号的一个或多个事件的时间范围，而且其中该事件空间内的事件的定时被改变，由此延长或缩短所述参考信号的所识别出的那部分的定时。
CNA2004800097410A 2003-04-11 2004-04-07 调试集成电路中有关定时的故障的基于事件的测试方法 Pending CN1774640A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/412,078 2003-04-11
US10/412,078 US7194668B2 (en) 2003-04-11 2003-04-11 Event based test method for debugging timing related failures in integrated circuits

Publications (1)

Publication Number Publication Date
CN1774640A true CN1774640A (zh) 2006-05-17

Family

ID=33298350

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800097410A Pending CN1774640A (zh) 2003-04-11 2004-04-07 调试集成电路中有关定时的故障的基于事件的测试方法

Country Status (7)

Country Link
US (1) US7194668B2 (zh)
JP (1) JP4417955B2 (zh)
KR (1) KR20050121716A (zh)
CN (1) CN1774640A (zh)
DE (1) DE112004000601T5 (zh)
TW (1) TWI305272B (zh)
WO (1) WO2004092753A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486629A (zh) * 2010-12-01 2012-06-06 北京广利核系统工程有限公司 一种硬件板卡周期运行时间的测试方法
CN107005444A (zh) * 2014-09-11 2017-08-01 森特理克联网家居有限公司 设备同步和测试

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580037B1 (en) * 2003-09-05 2009-08-25 Altera Corporation Techniques for graphical analysis and manipulation of circuit timing requirements
JP4564250B2 (ja) * 2003-10-09 2010-10-20 Ｏｋｉセミコンダクタ株式会社 半導体装置のファンクションテスト方法
KR100778052B1 (ko) * 2006-03-30 2007-11-21 가부시키가이샤 어드밴티스트 신호 검출장치 및 신호 검출시스템
JP4698518B2 (ja) * 2006-07-27 2011-06-08 富士通セミコンダクター株式会社 検証支援装置、検証支援方法、及びプログラム
US20080282123A1 (en) * 2007-05-10 2008-11-13 Meissner Charles L System and Method of Multi-Frequency Integrated Circuit Testing
US7945811B2 (en) * 2008-05-12 2011-05-17 Arm Limited Low power, high reliability specific compound functional units
US20120130669A1 (en) * 2010-11-24 2012-05-24 International Business Machines Corporation Variation aware testing of small random delay defects
US8650519B2 (en) * 2011-09-01 2014-02-11 Apple Inc. Automated functional coverage for an integrated circuit design
US9274911B2 (en) * 2013-02-21 2016-03-01 Advantest Corporation Using shared pins in a concurrent test execution environment
GB2506825B (en) * 2014-02-12 2014-10-15 Ultrasoc Technologies Ltd Functional testing of an integrated circuit chip
US10515167B2 (en) * 2016-08-05 2019-12-24 Synopsys, Inc. Cell-aware defect characterization and waveform analysis using multiple strobe points
DE102020205481A1 (de) 2020-04-30 2021-11-04 Zf Friedrichshafen Ag Verfahren, Vorrichtung, Computerprogramm und computerlesbares Medium zum Prüfen eines Produkts
CN113311314A (zh) * 2021-05-27 2021-08-27 杭州万高科技股份有限公司 一种ic时序验证方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952131B2 (ja) * 1993-05-11 1999-09-20 シャープ株式会社 半導体集積回路の試験装置
JP2907033B2 (ja) 1994-11-24 1999-06-21 横河電機株式会社 タイミング信号発生装置
JP3413342B2 (ja) * 1997-04-15 2003-06-03 株式会社アドバンテスト ジッタ測定方法及び半導体試験装置
JPH11237454A (ja) 1998-02-20 1999-08-31 Advantest Corp 半導体試験装置
US6532561B1 (en) * 1999-09-25 2003-03-11 Advantest Corp. Event based semiconductor test system
US6331770B1 (en) * 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
US6377065B1 (en) 2000-04-13 2002-04-23 Advantest Corp. Glitch detection for semiconductor test system
US6651204B1 (en) * 2000-06-01 2003-11-18 Advantest Corp. Modular architecture for memory testing on event based test system
JP2002074988A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486629A (zh) * 2010-12-01 2012-06-06 北京广利核系统工程有限公司 一种硬件板卡周期运行时间的测试方法
CN107005444A (zh) * 2014-09-11 2017-08-01 森特理克联网家居有限公司 设备同步和测试
US10474116B2 (en) 2014-09-11 2019-11-12 Centrica Hive Limited Device synchronization and testing
CN107005444B (zh) * 2014-09-11 2020-06-12 森特理克联网家居有限公司 设备同步和测试

Also Published As

Publication number Publication date
JP4417955B2 (ja) 2010-02-17
TW200506399A (en) 2005-02-16
JP2006526146A (ja) 2006-11-16
KR20050121716A (ko) 2005-12-27
US20040216005A1 (en) 2004-10-28
DE112004000601T5 (de) 2006-10-19
US7194668B2 (en) 2007-03-20
TWI305272B (en) 2009-01-11
WO2004092753A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
CN1774640A (zh) 调试集成电路中有关定时的故障的基于事件的测试方法
US6678643B1 (en) Event based semiconductor test system
US6061283A (en) Semiconductor integrated circuit evaluation system
CN110046387B (zh) 一种基于uvm的sm2模块验证平台及验证方法
CN1109897C (zh) 半导体测试系统
CN1647248A (zh) 避免asic/soc制造中原型保持的制造方法和设备
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
US6651204B1 (en) Modular architecture for memory testing on event based test system
CA1065062A (en) Non-logic printed wiring board test system
EP1584937B1 (en) Systems and methods for processing automatically generated test patterns
US7900172B2 (en) Method and apparatus for analyzing power consumption
JP2001349930A (ja) イベント型半導体テストシステム
US8060847B2 (en) Clock model for formal verification of a digital circuit description
US20020108079A1 (en) Test pattern conversion apparatus and conversion method
US20130166976A1 (en) Diagnosis-Aware Scan Chain Stitching
US6249891B1 (en) High speed test pattern evaluation apparatus
US6668331B1 (en) Apparatus and method for successively generating an event to establish a total delay time that is greater than can be expressed by specified data bits in an event memory
KR20040063845A (ko) 검증 성능을 높이는 시뮬레이션 기반의 검증 장치 및 이를이용한 시뮬레이션 방법
CN116362176A (zh) 电路仿真验证方法、验证装置、电子设备和可读存储介质
CN1336553A (zh) 用于半导体测试系统的模式发生器
CN1384366A (zh) 基于模块的灵活的半导体测试系统
CN1244820C (zh) 基于事件的半导体测试系统
Pateras IP for embedded diagnosis
CN116973736B (zh) 一种基于fail周期的ATE测试方法及系统
CN112924854B (zh) 任意波形格式生成方法、装置、测试设备和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication