CN1198333C - 电路板及其制作方法和高输出模块 - Google Patents

电路板及其制作方法和高输出模块 Download PDF

Info

Publication number
CN1198333C
CN1198333C CNB021412928A CN02141292A CN1198333C CN 1198333 C CN1198333 C CN 1198333C CN B021412928 A CNB021412928 A CN B021412928A CN 02141292 A CN02141292 A CN 02141292A CN 1198333 C CN1198333 C CN 1198333C
Authority
CN
China
Prior art keywords
metal layer
circuit board
metal
layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021412928A
Other languages
English (en)
Other versions
CN1396654A (zh
Inventor
田远伸好
中西秀典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1396654A publication Critical patent/CN1396654A/zh
Application granted granted Critical
Publication of CN1198333C publication Critical patent/CN1198333C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种电路板包括在陶瓷基底(11)上形成第一金属层图形(14)，在第一金属层上形成至少0.5μm厚的第二金属层图形(16)，其中该第一金属层包含一由Ti/Mo/Ni，Ti/Pt/Ni，Ti/V/Ni，或者Ti/Pd/Ni组成的多层结构，该第二金属层包括Au，Ni/Au，Ag，Pd/Au，Pt/Au，或者V/Au，其中第一金属层通过刻蚀宽度减小。此外，第三金属层(13)可以与第一金属层在同一平面上形成图形。第二金属层(16)的最外层是金属，比如不会被刻蚀的金。该电路板具有精细的和高分辨率的布线图，使在其上面安装至少一个高输出半导体元件、实现小型高性能高输出模块成为可能。

Description

电路板及其制作方法和高输出模块
技术领域
本发明涉及利用陶瓷的半导体电路板，并涉及制作这种电路板的方法，以及涉及到高输出模块。
背景技术
半导体元件包括：LD(激光二极管或半导体激光器)，APD(雪崩光电二极管)，和其他这样的光半导体元件；HEMT(高电迁移率晶体管)，HBT(异质双极晶体管)，和其他使用GaAs，InP，Si/SiGe的半导体元件，或者能够高速工作的类似元件；IGBT(绝缘栅双极晶体管)和其他这样的变换器/整流器硅器件；BiTe和其他这样的热电半导体元件。为了更高的集成和速度，用于这些元件范围的电路板需要低电阻，良好的热辐射，很好匹配的热膨胀，和非常精细的布线图。
通过参考图4A-4E描述一种常规电路板。如图4A-4E所示，目前为止该方法一直如下所述。把金属掩模或者光掩模2应用到陶瓷基底1上(图4A)，用蒸镀或溅射形成第三金属层3，并且把金属掩模或者光掩模2去除(图4B)，之后形成抗蚀剂层4(图4C)，然后用蒸镀或溅射形成第一金属层5(图4D)，去除抗蚀剂层得到最终产品(图4E)。
陶瓷基底1用AlN或氧化铝制成。这已经被公开，比如在日本专利2-271585中。第三金属层用作抗蚀剂层，一般用TaN、NiCr或者钨制作。第一金属层用作导线或者电感，并且具有多层结构包括Ti/Mo/Au、Ti/Pt/Au、Cr/Mo/Au或者Ti/V/Au。该层使用钛或者铬与陶瓷基底接触的原因是为了提高对于基底的粘接强度。因为铂、钼或者钒有高的熔点，把它插入中间就是为了防止预层与在同基底接触部分的金属比如钛或者铬形成合金。金用作顶层，选择它是为了顺利进行引线接合或者芯片焊接。在最终产品中材料组合的例子如图4F所示。
对于用于功率半导体的基底，把铜或者金用蒸镀、镀覆或熔融应用到陶瓷基底的全部上表面，之后用刻蚀形成布线图。
为了生产高输出模块，把半导体元件用芯片焊接方法安装在这些电路板上。
对于目前的高输出模块，除了使模块更小来减少最终器件的尺寸，也需要使布线图更精细、尺寸减小，使其能够处理更高的频率。为了降低高频性能的损失和降低功耗，也有必要最小化引线金属部分的电阻，为此有必要采用厚膜技术来提高布线图的厚度。
这两个要求用常规电路板不能同时满足。这是因为用常规实际使用的精细布线方法，在依靠金属掩模或者光掩模用蒸镀方法形成了厚膜抗蚀剂层的基底上面，不能形成精细的布线图，并且为了获得厚膜，蒸镀必须连续进行很长时间，因此实际应用是困难的。此外，当布线图通过刻蚀形成时，因为出现侧面腐蚀，难于进行比引线厚度小的图形的精细处理，并且刻蚀去除尤其困难。因此，不能实现小型化的高性能、高输出模块。
发明内容
本发明的一个目的是提供具有厚膜精细布线图的电路板，并实现小型化高性能高输出模块。
本发明包括如下组成(1)到(9)。
(1)一种电路板，包括第一金属层，其在陶瓷基底上形成图形，和第二金属层，其至少0.5μm厚并在第一金属层上形成图形，其中该第一金属层包含一由Ti/Mo/Ni，Ti/Pt/Ni，Ti/V/Ni，或者Ti/Pd/Ni组成的多层结构，该第二金属层包括Au，Ni/Au，Ag，Pd/Au，Pt/Au，或者V/Au，其中第一金属层通过刻蚀宽度减小。
(2)按照(1)的电路板，具有第三金属层，并与第一金属层在同一平面上形成图形，该第三金属层包括TaN、含有铬的合金、或W。
(3)按照(1)或者(2)的电路板，其中第二金属层的最外层是金。
(4)按照(2)的电路板，其中第三金属层是NiCr。
(5)按照(1)到(4)中任一项的电路板，其中陶瓷基底包含至少一种选自由包含重量含量至少90％的AlN的AlN陶瓷和包含重量含量至少90％的Si3N4的Si3N4陶瓷构成的组。
(6)按照(1)到(4)中任一项的电路板，其中陶瓷基底为金刚石或者cBN。
(7)一种制作电路板的方法包括：
在陶瓷基底上蒸镀或者溅射第一金属层；
形成厚度至少为0.5μm的抗蚀剂图形；
用抗蚀剂层作为掩模在第一金属层上镀覆形成第二金属层；
去除抗蚀剂层，然后刻蚀第一金属层，用第二金属层作为掩模，借此第一金属层通过刻蚀宽度减小。
(8)一种制作电路板的方法包括：
在陶瓷基底上形成第三金属层图形，然后蒸镀或者溅射第一金属层；
形成厚度至少为0.5μm的抗蚀剂图形；
用抗蚀剂层作为掩模在第一金属层上镀覆形成第二金属层；
去除抗蚀剂层，然后刻蚀第一金属层，用第二金属层作为掩模，借此第一金属层通过刻蚀宽度减小。
(9)一种高输出模块，其中至少一种发热至少10mW的高输出半导体元件，用焊料或者导电树脂安装在按照(1)到(6)中任一项的电路板上。
附图说明
图1是描述本发明电路板中金属层结构组成例子的截面图。
图2A-2G是描述本发明例子的电路板制作的步骤简图。
图3是在例子中生产的高输出模块的结构简图。
图4A-4E是描述常规电路板制作步骤的简图，图4F表示完成后电路板的材料组合简图。
具体实施方式
在本发明中，包括例如Ti/Mo/Ni，Ti/Pt/Ni，Ti/V/Ni，或者Ti/Pd/Ni的多层结构用作第一金属层。第一金属层的厚度适宜为0.12到1.2μm。如果这一层太薄，在基底的整个上表面上获得均匀金属化是困难的，但是如果这一层太厚，将会有太多侧壁刻蚀以至于精细加工是困难的。保持第一金属层的厚度到0.4μm或更少，能充分消除侧壁刻蚀效应。当第一金属层由Ti/Mo/Ni组成时，钛的厚度应该为0.01到0.3μm，钼的厚度应该为0.01到0.3μm，镍的厚度应该为0.1到0.6μm。
第二金属层能由金，Ni/Au，银，Pd/Au，Pt/Au或者V/Au构成，其中金特别有利。当第二金属层具有多层结构时，最外层应该为金。第二金属层的厚度至少为0.5μm。保持该厚度至少0.5μm能降低布线电阻，减小功耗，并降低高频性能的损失。此外，当第二金属层具有多层结构时，最外层覆盖第二金属层的大部分是适宜的，并且如果至少80％的侧壁被最外层覆盖，那是特别有利的。如果最外层覆盖了几乎全部第二金属层，而且是不会被用于第一金属层的刻蚀液刻蚀的金属，那么在第一金属层的刻蚀期间，侧壁刻蚀效应能被最小化。
为了形成这个第二金属层，首先在上述第一金属层上用光掩模形成光刻胶图形。在这个阶段，基底的整个表面能用作电极，因此在没有光刻胶的地方能选择性地镀覆形成第二金属层厚膜。此时去除抗蚀剂层。然后用刻蚀去除第一金属层，如果第二金属层的最外层是不会被用于第一金属层上的刻蚀液刻蚀的金属，那么该刻蚀是选择性的。比如说，如果第一金属层由Ti/Mo/Ni组成，第二金属层是Ni/Au，金不会被用于镍和钼的刻蚀液刻蚀，因此金能用作这刻蚀的掩模。钛只溶解于独立的氢氟酸基刻蚀液，但是由于金甚至不会被这种刻蚀液刻蚀，所以金能够作为选择刻蚀的掩模。
图1描述的例子为用这种方法获得的金属层的层结构。第二金属层的金下面的侧壁，已经被侧壁刻蚀挖掉，钛甚至被挖掉的更大。
如果在开始应用铬基(比如NiCr)金属化图形来定位光掩模或者作为抗蚀剂层。它不会被任何上述的刻蚀液刻蚀，因此将保留到最后。
对于本发明，能用镀覆方法形成第二金属层，因此能获得至少0.5μm厚膜。
此外，由于第二金属层利用本发明抗蚀剂层的掩模作用形成，第一金属层图形的精细度和几何精度由如何形成用于第二金属层的光掩模决定，并且由于该光掩模不需要多次曝光，因此未对准引起的几何精度的下降能被忽略。在第一金属层上形成的抗蚀剂层的厚度应该至少为0.5μm。如果该抗蚀剂层太薄，第二金属层会覆盖抗蚀剂层的顶部，导致不希望有的蘑菇形状。进而，第二金属层中的相邻线条会在抗蚀剂层上相互连通。提高抗蚀剂层的厚度是困难的，但是通过优化曝光条件能够获得厚膜抗蚀剂层，使形成带有垂直侧壁的精细布线图成为可能。SOR(同步加速器轨道辐射)光用于曝光。
用于镀覆的光刻胶的图形精度在亚微米水平，光刻胶线条之间的微小间隔部分能用表面活化剂覆盖。
氧化铝可以用作陶瓷基底，但是由于热辐射对于高输出模块是重要的，因此更适宜用金刚石或cBN，或包括AlN和/或Si3N4重量含量至少90％的陶瓷。AlN是最低成本和高抗漏性的基底。当需要强度时，使用Si3N4是优选的。也可以使用AlN和Si3N4的混合物。此外，如果基底表面太粗糙，取决于分层的第一金属层的厚度，会发生断开，因此可能需要进行表面处理。
本发明也是一种高输出模块，包括至少一个产生至少10mW的热量的高输出半导体元件，通过焊料或者导电树脂连接在上述得到的电路板上。
本发明的例子将参照附图描述。
例1
在图2A中，含有AlN重量比例至少90％的陶瓷用作陶瓷基底11。该基底含有钇，并具有良好的热辐射，热导率为170W/(m·K)。陶瓷基底的表面被处理成表面粗糙度Ra小于0.8μm。这是因为后续层迭的第一金属层的厚度为0.5μm或更小，如果表面太粗糙可能发生断开。
金属掩模12应用到陶瓷基底11上，并且形成NiCr金属层(第三金属层)。溅射设备用于此目的。该层可以用作抗蚀剂层或者用作后续基底划线期间的定位掩模，这里NiCr层被选择用作抗蚀剂层。图2B描述当金属掩模12已经被除去时的阶段，之后NiCr图形作为第三金属层13形成在陶瓷基底11的表面上。然后，如图2C所示，Ti/Mo/Ni作为第一金属层14蒸镀在陶瓷基底11的整个上表面上。钛的厚度为0.05μm，钼的厚度为0.05μm，镍的厚度为0.3μm。
这时候，用光掩模形成抗蚀剂层15，如图2D所示。考虑到第二金属层的厚度，抗蚀剂层15的厚度为2μm。
然后，如图2E所示步骤中，Ni/Au用镀覆层迭作为第二金属层16。为了提高镀覆的粘接性，镍厚度为0.5μm，金厚度为3μm。因为抗蚀剂层15的厚度，第二金属层16有一点蘑菇形状，但是不足以引起问题。如果后续进行合金化处理来提高粘结强度，该金属层可以只是金。
如图2F所示，抗蚀剂层15被除去，之后第一金属层的镍和钼被刻蚀。这里，在抗蚀剂层除去期间表面上形成镍氧化物，因此除去该氧化物，之后立刻用反应刻蚀液刻蚀镍和钼。钛用氢氟酸基刻蚀液去除。这样的最终产品如图2G所示。
引线之间的电阻至少为1MQ，所得到的电路板也具有极好的绝缘。
在这个例子中，金属层形成在陶瓷基底的一侧，但是也能同时应用到两侧。
例2
用上述例1中描述的方法生产具有如图3所示图形的电路板。这里的布线层19中，第一金属层是Ti/Mo/Ni，第二金属层是Ni/Au，用作抗蚀剂层20的第三金属层是Ni/Cr。如图3所示，高输出LD(半导体激光器)17带有集成调制器，发热至少10mW，用焊料通过芯片焊接在电路板上，用焊线18进行引线接合。在安装LD之后，该模块的调制性能的SN比为0.1dB，比使用常规电路板好。用于安装LD的电路板的尺寸仅仅是常规电路板的四分之一，速度限制提高到40Gbps或者更高。
本发明使获得具有厚膜精细布线图形的小型化高性能电路板成为可能。因此获得小型化高性能高输出模块也成为可能。

Claims (11)

1、一种电路板，包括第一金属层，其在陶瓷基底上形成图形；和第二金属层，其至少0.5μm厚并在第一金属层上形成图形，其中该第一金属层包含一由Ti/Mo/Ni，Ti/Pt/Ni，Ti/V/Ni，或者Ti/Pd/Ni组成的多层结构，该第二金属层包括Au，Ni/Au，Ag，Pd/Au，Pt/Au，或者V/Au，其中第一金属层通过刻蚀宽度减小。
2、如权利要求1的电路板，具有第三金属层，并与第一金属层在同一平面上形成图形，该第三金属层包括TaN、含有铬的合金、或W。
3、如权利要求1的电路板，其中第二金属层的最外层是金。
4、如权利要求2的电路板，其中第三金属层是NiCr。
5、如权利要求1-4的任一项的电路板，其中陶瓷基底包含至少一种选自由包含重量含量至少90％的AlN的AlN陶瓷和包含重量含量至少90％的Si3N4的Si3N4陶瓷构成的组。
6、如权利要求1-4的任一项的电路板，其中陶瓷基底为金刚石或者cBN。
7、一种制作电路板的方法，包括：
在陶瓷基底上蒸镀或者溅射第一金属层；
形成厚度至少为0.5μm的抗蚀剂图形；
用抗蚀剂层作为掩模在第一金属层上镀覆形成第二金属层；
去除抗蚀剂层，然后刻蚀第一金属层，用第二金属层作为掩模，借此第一金属层通过刻蚀宽度减小。
8、一种制作电路板的方法，包括：
在陶瓷基底上形成第三金属层图形，然后蒸镀或者溅射第一金属层；
形成厚度至少为0.5μm的抗蚀剂图形；
用抗蚀剂层作为掩模在第一金属层上镀覆形成第二金属层；
去除抗蚀剂层，然后刻蚀第一金属层，用第二金属层作为掩模，借此第一金属层通过刻蚀宽度减小。
9、一种高输出模块，其中至少一种发热至少10mW的高输出半导体元件，用焊料或者导电树脂安装在权利要求1-4的电路板上。
10、一种高输出模块，其中至少一种发热至少10mW的高输出半导体元件，用焊料或者导电树脂安装在权利要求5的电路板上。
11、一种高输出模块，其中至少一种发热至少10mW的高输出半导体元件，用焊料或者导电树脂安装在权利要求6的电路板上。
CNB021412928A 2001-07-05 2002-07-05 电路板及其制作方法和高输出模块 Expired - Fee Related CN1198333C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP204458/2001 2001-07-05
JP2001204458A JP2003023224A (ja) 2001-07-05 2001-07-05 回路基板とその製造方法及び高出力モジュール

Publications (2)

Publication Number Publication Date
CN1396654A CN1396654A (zh) 2003-02-12
CN1198333C true CN1198333C (zh) 2005-04-20

Family

ID=19040921

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021412928A Expired - Fee Related CN1198333C (zh) 2001-07-05 2002-07-05 电路板及其制作方法和高输出模块

Country Status (8)

Country Link
US (1) US20030006500A1 (zh)
EP (1) EP1274125A3 (zh)
JP (1) JP2003023224A (zh)
KR (1) KR20030005008A (zh)
CN (1) CN1198333C (zh)
CA (1) CA2391223A1 (zh)
HK (1) HK1049915A1 (zh)
TW (1) TW544773B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037333A1 (en) * 2005-08-15 2007-02-15 Texas Instruments Incorporated Work function separation for fully silicided gates
US7470577B2 (en) * 2005-08-15 2008-12-30 Texas Instruments Incorporated Dual work function CMOS devices utilizing carbide based electrodes
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
JP6030419B2 (ja) * 2012-11-22 2016-11-24 京セラ株式会社 配線基板および電子装置
TW201446087A (zh) * 2013-05-16 2014-12-01 Kinsus Interconnect Tech Corp 用於高頻信號的電路板結構
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN109320255A (zh) * 2018-11-09 2019-02-12 厦门钜瓷科技有限公司 芯片用高导热陶瓷散热器的制备方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CN111020559B (zh) * 2019-10-18 2022-04-05 山东农业工程学院 钛合金表面耐高温自润滑涂层及其制备方法
CN111417256A (zh) * 2020-03-18 2020-07-14 浙江万正电子科技有限公司 一种埋平面电阻线路板的平面电阻膜的蚀刻工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775838A (en) * 1972-04-24 1973-12-04 Olivetti & Co Spa Integrated circuit package and construction technique
FR2201542B1 (zh) * 1972-10-02 1977-09-09 Bendix Corp
US4699871A (en) * 1986-02-10 1987-10-13 General Microelectronics Corp. Methods for developing high speed chip carriers with impedance matching packaging
JPH02292893A (ja) * 1989-05-08 1990-12-04 Hitachi Ltd プリント基板の製造方法
JPH0314286A (ja) * 1989-06-13 1991-01-22 Ibiden Co Ltd プリント配線板における導体回路の形成方法
US5011580A (en) * 1989-10-24 1991-04-30 Microelectronics And Computer Technology Corporation Method of reworking an electrical multilayer interconnect
JPH04185693A (ja) * 1990-11-21 1992-07-02 Hitachi Ltd 抵抗膜のエッチング液組成物及びそれを使用したエッチング方法
JPH0575258A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd プリント配線板の製造方法
US5221639A (en) * 1991-10-20 1993-06-22 Motorola, Inc. Method of fabricating resistive conductive patterns on aluminum nitride substrates
JPH05160545A (ja) * 1991-12-06 1993-06-25 Hitachi Ltd プリント配線板の製法
JP2726804B2 (ja) * 1994-07-20 1998-03-11 エイ・ティ・アンド・ティ・コーポレーション 銅含有デバイスのエッチング方法
JPH08153949A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd セラミック配線板の製造方法
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers

Also Published As

Publication number Publication date
CN1396654A (zh) 2003-02-12
EP1274125A2 (en) 2003-01-08
HK1049915A1 (en) 2003-05-30
KR20030005008A (ko) 2003-01-15
US20030006500A1 (en) 2003-01-09
EP1274125A3 (en) 2004-12-15
JP2003023224A (ja) 2003-01-24
CA2391223A1 (en) 2003-01-05
TW544773B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
CN1178296C (zh) 电路板及其制作方法和高输出模块
CN1194409C (zh) 电路板及其制作方法和高输出模块
US7518155B2 (en) Light emitting element mounting member, and semiconductor device using the same
CN1315185C (zh) 包括载体的电子器件和制造该电子器件的方法
EP2193696B1 (en) High thermal performance packaging for optoelectronics devices
CN1198333C (zh) 电路板及其制作方法和高输出模块
CN1748325A (zh) 用于碳化硅的包含主要由镍组成的层的反射式欧姆接触及其制造方法以及包含该接触的发光器件
US20050093116A1 (en) Surface mount package for a high power light emitting diode
KR20090085594A (ko) ＧａＮ 계 ＬＥＤ 칩을 사용하여 이루어지는 발광 장치
CN1794476A (zh) 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
CN1744337A (zh) 氮化物基化合物半导体发光器件
US20070278509A1 (en) Group III Nitride Semiconductor Light-Emitting Device and Method of Producing the Same
CN1692495A (zh) 半导体集成装置及其制造方法
CN1306307A (zh) 具有薄膜电路的模块
CN1992358A (zh) 集成散热片的半导体器件及其制造方法
CN1599062A (zh) 一种大功率半导体器件用的大面积散热结构
CN1943046A (zh) 发光二极管芯片
CN1218410C (zh) 具螺旋布置金属电极的氮化物发光二极管及其制造方法
JP2001015773A (ja) 光素子キャリア及びその実装構造
CN2754213Y (zh) 用于倒装发光二极管芯片的底板
KR20010009735A (ko) 실리콘 방열판 및 그 제작방법
KR20230148113A (ko) 반도체 디바이스 어셈블리

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee