KR20010009735A - 실리콘 방열판 및 그 제작방법 - Google Patents

실리콘 방열판 및 그 제작방법 Download PDF

Info

Publication number
KR20010009735A
KR20010009735A KR1019990028273A KR19990028273A KR20010009735A KR 20010009735 A KR20010009735 A KR 20010009735A KR 1019990028273 A KR1019990028273 A KR 1019990028273A KR 19990028273 A KR19990028273 A KR 19990028273A KR 20010009735 A KR20010009735 A KR 20010009735A
Authority
KR
South Korea
Prior art keywords
silicon
heat sink
substrate
sinx
sio2
Prior art date
Application number
KR1019990028273A
Other languages
English (en)
Inventor
남충모
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990028273A priority Critical patent/KR20010009735A/ko
Publication of KR20010009735A publication Critical patent/KR20010009735A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따른 실리콘 방열판의 제작방법은 일정한 두께의 실리콘 기판의 제1면과 제2면에 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 형성하는 단계와, 실리콘 기판의 제1면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 다수의 요철부를 형성하기 위한 마스크패턴을 형성한 후 나머지 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 식각하는 단계와, 상기 실리콘 기판의 제2면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 반도체 칩을 수용하기 위한 한 개이상의 홈을 형성하기 위한 마스크패턴을 형성한 후 나머지 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 식각하는 단계와, 상기 실리콘 기판의 제1 및 제2면에 형성된 마스크패턴을 마스크로 하여 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)의 노출된 부분을 식각하는 단계와, 상기 실리콘 기판의 제1 및 제2면에 남아있는 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 제거하는 단계와, 상기 요철부가 형성된 제1면 및 상기 홈이 형성된 제2면에 실리콘 방열판의 강도를 증가시키기 위하여 금속 박막을 증착시키는 단계를 포함하여 이루어진다.
본 발명의 방열판은 고출력패키지에서 발생하는 고열을 패키지 외부로 방출하기 위한 것으로서, 표면적을 증가시키기 위한 요철부를 가진 제1면과 반도체 칩을 수용하기 위한 홈을 가진 제2면을 가진 실리콘 기판과, 상기 실리콘 기판의 표면에 형성된 금속 박막을 포함하여 이루어진다.

Description

실리콘 방열판 및 그 제작방법{method for Silicon heat-sink and structure}
본 발명은 방열판의 제작방법 및 구조에 관한 것으로서 특히 고출력패키지에서 발생하는 고열을 패키지 외부로 방출하기에 정당하여 고열로 인한 패키지 신뢰성이 저하되는 것을 방지하기에 적당한 실리콘 방열판의 제작방법 및 구조에 관한 것이다.
도 1은 종래의 금속 방열판을 사용한 멀티칩 패키지의 단면도이다.
종래의 금속 방열판(1)은 일정한 간격의 빗살무늬의 홈(1-1)을 상부에 형성하여 공기와의 접촉면을 증가시키며 또한 열전도도가 높은 금속을 소재로 사용하여 방열효과를 증대시키도록 형성되었다.
종래의 금속 방열판(1)을 사용한 멀티칩 패키지는 다음과 같이 구성된다.
서브스트레이트(3)위에 솔더범프(5)를 사용하여 다수개의 칩(2)을 실장 시킨다. 이후 실장된 칩(2)위에 완충물질(4)을 적층한후 종래의 금속 방열판(1)을 실장한다. 상기 완충물질(4)은 칩(2)과 금속 방열판(1)과의 높이차이에 의한 실장오차 및 열팽창계수의 차이로 인하여 발생하는 열 스트레스에 의한 신뢰성 저하를 감소시키기 위하여 사용된다.
종래의 금속 방열판(1)을 사용한 멀티칩 패키지에 있어서 실리콘, GaAs 및InP등 여러 종류의 칩(2)으로부터 발생되는 열을 완충물질(4)을 통해 금속 방열판(1)으로 전도시키면, 금속 방열판(1)은 열을 외부로 배출한다.
그러나 종래의 금속 방열판을 사용한 멀티칩 패키지는 다수개의 반도체 칩을 가지는 경우 면적이 넓은 금속 방열판이 필요로 한다. 이는 정밀한 가공을 통하여 낮은 오차를 가지는 평탄도가 요구되어 금속 방열판의 제작 가격 상승으로 이어지며 또한 금속 방열판의 평탄도가 떨어져 칩과 금속 방열판의 표면높이 오차가 증가할수록 완충물질의 두께가 증대됨으로써 열 저항이 증가하여 방열효과가 감소하고 금속 방열판은 홈의 최소 가공길이가 0.1mm정도의 한계를 가지므로 방열판의 표면적에 비례하는 방열효과의 증가에도 제한을 받는 문제점이 있다.
따라서, 본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로 가공이 용이하며 생산원가를 절감하고 방열효과를 충분히 향상시킬 수 있는 실리콘을 재료로 하는 실리콘 방열판 제작방법 및 구조를 제공하는데 있다.
상기 목적을 달성하기 위한 실리콘 방열판 제작방법은 일정한 두께의 실리콘 기판의 제1면과 제2면에 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 형성하는 단계와, 상기 실리콘 기판의 제1면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 다수의 요철부를 형성하기 위한 마스크패턴을 형성한 후 나머지 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 식각하는 단계와, 상기 실리콘 기판의 제2면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 반도체칩을 수용하기 위한 한 개이상의 홈을 형성하기 위한 마스크패턴을 형성한 후 나머지 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 식각하는 단계와, 상기 실리콘 기판의 제1 및 제2면에 형성된 마스크패턴을 마스크로 하여 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)의 노출된 부분을 식각하는 단계와, 상기 실리콘 기판의 제1면 및 제2면에 남아있는 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 제거하는 단계와, 상기 요철부가 형성된 제1면 및 상기 홈이 형성된 제2면에 실리콘 방열판의 강도를 증가시키기 위하여 금속 박막을 증착시키는 단계를 포함한다.
상기 목적을 이루기 위한 본 발명에 따른 실리콘 방열판의 구조는 표면적을 증가시키기 위한 요철부를 가진 제1면과 반도체칩을 수용하기 위한 홈을 가진 제2면을 가진 실리콘 기판과, 상기 제1면 및 제2면을 가지는 실리콘 기판의 기계적 강도를 증가시키기 위한 금속 박막을 포함하여 이루어진다.
또 본 발명의 목적은 멀티칩 패키지를 제공하려는 것으로서, 본 패키지는 표면적을 증가시키기 위한 요철부를 가진 제1면과 반도체칩을 수용하기 위한 홈을 하나 이상 가진 제2면을 가진 실리콘 기판과 상기 제1면 및 제2면에 기계적 강도를 증가시키기 위한 금속 박막이 형성된 실리콘 방열판과, 전기 배선이 형성된 기판과, 상기 기판 위에 솔더범프를 사용하여 실장되고 실리콘 방열판의 제2면에 형성된 홈내에 위치하는 다수개의 반도체칩과, 상기 반도체 침과 상기 방열판의 홈 표면을 접속하고 반도체침의 열을 상기 방열판으로 전달하기 위한 완충물질층을 포함하여 이루어진다.
방열판의 금속 박막을 상기 기판의 접지 전극과 연결시키는 접속물질이 상기 제2면의 홈 주위에 형성된다.
도 1은 종래의 금속 방열판을 사용한 멀티칩 패키지의 단면도이고
도 2a 내지 도 2e는 본 발명에 따른 실리콘 방열판의 제작 방법을 나타내는 공정도이며
도 3은 본 발명에 따른 실리콘 방열판을 사용한 멀티칩 패키지의 단면도이다.
* 도면의 주요 부분에 대한 부호설명 *
1 : 금속 방열판 1-1 : 홈 2 : 반도체칩
3 : 기판 4 : 완충물질 5 : 솔더범프
31 : 실리콘 방열판 31-1 : 요철부 31-2 : 홈
32 : 반도체칩 33 : 기판 34 : 접속물질
35 : 완충물질 36 : 솔더범프
이하 도면을 참고하여 본 발명에 따른 실리콘 방열판 제작방법 및 구조를 상세히 설명하다.
도 2a 내지 도 2e는 본 발명에 따른 실리콘 방열판의 제작 방법을 나타내는 공정도이다.
도 2a를 참고하면, 일정한 두께의 실리콘 기판(2-3)의 제1면 및 제2면에 실리콘산화막(SiO₂)(2-2) 및 실리콘질화막(SiNx)(2-1)을 형성한다.
다음 단계로 도 2b를 참고하면, 상기 실리콘 기판(2-3)의 제1면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 다수의 요철부(31-1)를 형성하기 위한 마스크패턴(2-4a)을 형성한 후 나머지 실리콘산화막(SiO₂)(2-2) 및 실리콘질화막(SiNx)(2-1)을 제거한다.
상기 제1면의 요철부(31-1)는 최소가공길이(L) 0.01mm정도의 간격을 가지도록 마스크패턴(2-4a)을 형성한다.
다음 단계로 도 2c를 참고하면, 상기 실리콘 기판(2-3)의 제2면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 반도체 칩(32)을 수용하기 위한 홈(31-2)을 한 개 이상 형성하기 위한 마스크패턴(2-4b)을 형성한 후 나머지 실리콘산화막(SiO₂)(2-2) 및 실리콘질화막(SiNx)(2-1)을 제거한다.
다음 단계로 도 2d를 참고하면, 상기 실리콘 기판(2-3)의 제1면 및 제2면에 형성된 마스크패턴(2-4a)(2-4b)을 마스크로 하여 상기 실리콘산화막(SiO₂)(2-2) 및 실리콘질화막(SiNx)(2-1)의 노출된 부분을 따라 실리콘 기판(2-3)을 식각한다. 이때 상기 제2면의 홈(31-2)은 반도체칩(32)의 두께에 따라 약 200∼300㎛정도를 가지도록 식각한다.
다음 단계로 도 2e를 참고하면, 상기 실리콘 기판(2-3)의 제1면 및 제2면에 남아있는 실리콘산화막(SiO₂)(2-2) 및 실리콘질화막(SiNx)(2-1)을 제거한다.
마지막 단계로 도 2f를 참고하면, 상기 제1면의 요철부(31-1) 및 제2면의 홈(31-2)이 형성된 실리콘 기판(2-3)의 표면에 실리콘 방열판(31)의 강도를 증가시키기 위하여 스퍼트링(sputtering)증착으로 금속박막(2-5)을 증착시킨다.
상기와 같은 방법으로 형성한 본 발명에 따른 실리콘 방열판은 공기와의 접촉면을 최대한 증가시키기 위해 표면적을 증가시킨 요철부(31-1)를 가진 제1면과 반도체칩을 수용하기 위한 한 개 이상의 홈(31-2)을 가진 제2면을 가진 실리콘 기판과, 상기 제1면 및 제2면을 가지는 실리콘 기판의 기계적 강도를 증가시키기 위한 금속박막(2-5)을 포함하여 구성된다.
도 3은 본 발명에 따른 실리콘 방열판을 사용한 멀티칩 패키지의 단면도이다.
본 발명에 따른 실리콘 방열판(31)을 사용한 멀티칩 패키지는 표면적을 증가시키기 위한 요철부(31-1)를 가진 제1면과 반도체칩(32)을 수용하기 위한 홈(31-2)을 하나 이상 가진 제2면을 가진 실리콘 기판(31)과 상기 제1면 및 제2면을 가지는 실리콘 기판(31)의 기계적 강도를 증가시키기 위한 금속박막이 형성된 실리콘 방열판과, 전기 배선이 형성된 기판(33)과, 상기 기판(33)위에 솔더범프(36)를 사용하여 실장되고, 상기 실리콘 방열판(31)의 제2면에 형성된 홈(31-2)내에 위치하는 다수개의 반도체칩(32)과, 상기 반도체칩(32)과, 상기 방열판(31)의 홈(31-2) 표면을 접속하고 반도체칩(32)의 열을 상기 실리콘 방열판(31)으로 전달하기 위한 완충물질(35)을 가지며 상기 실리콘 방열판의 금속 박막(2-5)을 상기 기판(33)의 접지 전극과 연결시키는 접속물질(34)이 상기 제2면의 홈(31-2)주위에 형성된다.
따라서 본 발명의 방열판은 실리콘을 재료로 사용함으로 높은 정밀도가 요구될 경우 제작이 용이하고, 평탄도가 우수하고 하부구멍의 깊이를 정밀하게 가공하여 방열판과 칩 사이의 간격을 일정하게 하여 완충물질의 두께를 보다 낮게 할 수 있어 방열효과를 높일 수 있으며, 칩과 방열판의 재질이 같으므로 열팽창에 의한 열 스트레스가 없다. 또한 실리콘 방열판 자체적으로 전기적인 접지면을 가질 수 있기 때문에 외부의 전자파로부터 칩을 보호할 수 있는 효과가 있다.

Claims (7)

  1. 실리콘 방열판의 제작방법에 있어서,
    일정한 두께의 실리콘 기판의 제1면과 제2면에 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 형성하는 단계와,
    상기 실리콘 기판의 제1면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 다수의 요철부를 형성하기 위한 마스크패턴을 형성한 후 나머지 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 식각하는 단계와,
    상기 실리콘 기판의 제2면에 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 부분적으로 식각하여 반도체 칩을 수용하기 위한 한 개이상의 홈을 형성하기 위한 마스크패턴을 형성한 후 나머지 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 식각하는 단계와,
    상기 실리콘 기판의 제1 및 제2면에 형성된 마스크패턴을 마스크로 하여 상기 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)의 노출된 부분을 식각하는 단계와,
    상기 실리콘 기판의 제1 및 제2면에 남아있는 실리콘산화막(SiO₂) 및 실리콘질화막(SiNx)을 제거하는 단계와,
    상기 요철부가 형성된 제1면 및 상기 홈이 형성된 제2면에 실리콘 방열판의 강도를 증가시키기 위하여 금속 박막을 증착시키는 단계를 포함하는 것이 특징인 실리콘 방열판 제작방법.
  2. 청구항 1에 있어서 상기 제1면의 요철부는
    최소가공길이가 0.01mm정도의 간격을 가지도록 형성하는 것이 특징인 실리콘 방열판 제작방법.
  3. 청구항 1에 있어서 상기 제2면의 홈은
    깊이(H)가 칩의 두께에 따라 약 200∼300㎛정도를 가지도록 식각하는 것이 특징인 실리콘 방열판 제작방법.
  4. 청구항 1에 있어서 박막 금속증착방법은
    스퍼트링(sputtering)증착방법을 사용하는 것이 특징인 실리콘 방열판 제작방법.
  5. 고출력패키지에서 발생하는 고열을 패키지 외부로 방출하기 위한 방열판에 있어서,
    표면적을 증가시키기 위한 요철부를 가진 제1면과 반도체칩을 수용하기 위한 홈을 가진 제2면을 가진 실리콘 기판과,
    상기 실리콘 기판의 표면에 형성된 금속 박막을 포함하여 이루어지는 것이 특징인 실리콘 방열판
  6. 멀티칩 패키지에 있어서,
    표면적을 증가시키기 위한 요철부를 가진 제1면과 반도체칩을 수용하기 위한 홈을 하나 이상 가진 제2면을 가진 실리콘 기판과 상기 제1면 및 제2면에 기계적 강도를 증가시키기 위한 금속 박막이 형성된 실리콘 방열판과,
    전기 배선이 형성된 기판과,
    상기 기판 위에 솔더범프를 사용하여 실장되고, 상기 실리콘 방열판의 제2면에 형성된 홈내에 위치하는 다수개의 반도체칩과,
    상기 반도체 침과 상기 방열판의 홈 표면을 접속하고 반도체침의 열을 상기 방열판으로 전달하기 위한 완충물질층을 포함하여 이루어진 멀티칩 패키지.
  7. 청구항 6에 있어서,
    상기 방열판의 금속 박막을 상기 기판의 접지 전극과 연결시키는 접속물질이 상기 제2면의 홈 주위에 형성된 것이 특징인 멀티칩 패키지.
KR1019990028273A 1999-07-13 1999-07-13 실리콘 방열판 및 그 제작방법 KR20010009735A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028273A KR20010009735A (ko) 1999-07-13 1999-07-13 실리콘 방열판 및 그 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028273A KR20010009735A (ko) 1999-07-13 1999-07-13 실리콘 방열판 및 그 제작방법

Publications (1)

Publication Number Publication Date
KR20010009735A true KR20010009735A (ko) 2001-02-05

Family

ID=19601423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028273A KR20010009735A (ko) 1999-07-13 1999-07-13 실리콘 방열판 및 그 제작방법

Country Status (1)

Country Link
KR (1) KR20010009735A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943443B2 (en) * 2001-01-17 2005-09-13 Matsushita Electric Industrial Co., Ltd. Electronic circuit device including metallic member having installation members
KR100805931B1 (ko) * 2006-11-22 2008-02-21 한국표준과학연구원 단일체 방열판 구조를 갖는 반도체 칩
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943443B2 (en) * 2001-01-17 2005-09-13 Matsushita Electric Industrial Co., Ltd. Electronic circuit device including metallic member having installation members
US7208833B2 (en) 2001-01-17 2007-04-24 Matsushita Electric Industrial Co., Ltd. Electronic circuit device having circuit board electrically connected to semiconductor element via metallic plate
KR100805931B1 (ko) * 2006-11-22 2008-02-21 한국표준과학연구원 단일체 방열판 구조를 갖는 반도체 칩
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法

Similar Documents

Publication Publication Date Title
US5463246A (en) Large scale high density semiconductor apparatus
US7491978B2 (en) Light emitting diode package
GB1326758A (en) Integrated semiconductor structure
US9445503B2 (en) Carrier device, electrical device having a carrier device and method for producing same
TW201711226A (zh) 發光元件及其製作方法
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
US3594619A (en) Face-bonded semiconductor device having improved heat dissipation
KR20010009735A (ko) 실리콘 방열판 및 그 제작방법
KR20030005008A (ko) 회로기판과 그 제조방법 및 고출력 모듈
TWI720921B (zh) 內埋式元件結構及其製造方法
JP2737625B2 (ja) 半導体レーザ装置
US11676882B2 (en) Method of manufacturing power module substrate board and ceramic-copper bonded body
US4406054A (en) Method of mounting and packaging elongate silicon devices on a ceramic base
JP2001332685A (ja) 半導体装置の製造方法
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
US9041226B2 (en) Chip arrangement and a method of manufacturing a chip arrangement
TWI740625B (zh) 封裝結構及其製造方法
JPS63140556A (ja) 半導体装置
TWI815649B (zh) 晶片封裝體及其製造方法
US11924961B2 (en) Circuit board and method of manufacturing the same
US11430768B2 (en) Stacked die chip package structure and method of manufacturing the same
JP2004048617A (ja) 高周波用伝送線路基板
US20220208635A1 (en) Spacer with pattern layout for dual side cooling power module
JPH0258322A (ja) 半導体ウエハの製造方法
JPH0778901A (ja) 半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application