CN1189695A - 集成电路装置及其制造方法 - Google Patents

集成电路装置及其制造方法 Download PDF

Info

Publication number
CN1189695A
CN1189695A CN97119666A CN97119666A CN1189695A CN 1189695 A CN1189695 A CN 1189695A CN 97119666 A CN97119666 A CN 97119666A CN 97119666 A CN97119666 A CN 97119666A CN 1189695 A CN1189695 A CN 1189695A
Authority
CN
China
Prior art keywords
poly
silsesquioxane
organopolysiloxane
highly
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97119666A
Other languages
English (en)
Other versions
CN1142593C (zh
Inventor
克莱格·约汉·豪克尔
詹姆斯·拉普顿·海德里克
罗伯特·丹尼斯·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1189695A publication Critical patent/CN1189695A/zh
Application granted granted Critical
Publication of CN1142593C publication Critical patent/CN1142593C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种集成电路装置,它包括(i)衬底;(ii)位于衬底上的金属电路线和(iii)位于电路线附近的电介质材料。电介质材料包括高度支化聚合物和有机聚硅氧烷的反应产物。

Description

集成电路装置及其制造方法
本发明涉及包括改进了的电介质材料的集成电路以及制造该集成电路的方法。
在微电子工业中一直希望在多层集成电路装置，例如存储器和逻辑芯片中提高电路密度，从而提高它们的性能和降低它们的成本。为了实现上述目标，希望降低芯片的最小特征尺寸，例如电路线宽，和降低所插入的电介质材料的介电常数，以便在串扰和电容性耦合没有增加的情况下能使电路线更加密集。此外，希望降低例如在包含输入/输出电路的集成电路装置的线尾端(BEOL)部分中所使用的电介质材料的介电常数，来降低该装置所必需的驱动电流和功率消耗。目前的电介质材料是二氧化硅，它具有约4.0的介电常数。这一材料具有为承受与半导体制造有关的加工操作和热循环所需要的机械和热性能。但是，人们所希望的是，未来的集成电路装置的电介质材料显示出比二氧化硅所显示出的介电常数更低的介电常数(例如，＜3.0)。
所以，本发明的目的是提供包括改进了的电介质材料的一种改进的集成电路装置。
其它目的和优点将从下面的公开内容看得很清楚。
本发明涉及集成电路装置，它包括：(i)衬底；(ii)位于衬底上的互连式金属电路线和(iii)位于电路线附近的电介质材料(在电路线上面和/或在电路线之间)。电介质材料包括高度支化的聚合物与有机聚硅氧烷的反应产物。该电介质材料最好具有小于0.5微米的相畴。
本发明还涉及制造本发明的集成电路装置的方法。
在下面的叙述中和从附图中给出本发明的更加详细的公开内容。
图1是本发明的集成电路装置的一部分的截面视图。
图2-5示出了制造本发明的集成电路装置的方法。
图6-8示出了制造本发明的集成电路装置的另一方法。
本发明的集成电路装置的实例示于图1中。该装置一般包括衬底2，金属电路线4和电介质材料6。该衬底2具有在其中形成的垂直金属栓8。该互连的电路线用来分配装置中的电信号并为该装置提供功率输入和从该装置输出信号。合适的集成电路装置一般包括多层的由垂直金属栓互连的电路线。
本发明的装置的合适衬底包括硅，二氧化硅、玻璃、氮化硅、陶瓷、铝、铜和砷化镓。其它合适衬底对于本技术领域中的熟练人员来说是已知的。在多层集成电路装置中，绝缘的、平面化(planarized)的电路线的底层也可用作衬底。
合适的电路线一般包括金属类导电材料，如铜、铝、钨、金、银或它们的合金。电路线可选择涂敷金属衬层，如镍、钽或铬层，或其它层如阻挡层或粘合层(例如SiN，TiN)。
本发明的关键特征是一种电介质材料，它位于电路线的上面和/或在电路线之间并在衬底上。在多层集成电路装置中，对电介质材料通常进行平面化处理而用作下一层电路线的光刻形成的衬底。该电介质材料包括有机高度支化聚合物与有机聚硅氧烷(organic polysilica)的反应产物。
有机高度支化聚合物是高度支化的、三维的、球形的大分子，在其链端有反应活性基团，而大量的反应活性基团沿大分子的外表面分布。该高度支化聚合物是通过多官能团单体(A)nRB的缩聚得到的，其中A是可与B反应的偶联基团，R是非活性的有机间隔基和n＞1，较为理想的是n＝2-5，更为理想的是n＝2-4。
高度支化聚合物在分子量和支化两方面处于多分散性是适宜的。高度支化聚合物甚至在较高的分子量下具有低粘度、高的化学活性和增强的可溶性。用于本发明中的较好的高度支化聚合物具有A和B两基团，两者分别选自F、Cl、Br、CN、-NH2、-CO2H、-CO2R1、-C(O)R2、OH和-NHC(O)R3，其中R1、R2和R3分别是烷基(C1-6烷基)或芳基(例如苯基或苄基)和R是选自亚烷基、芳基(例如苯基)或杂环基的间隔基。选择A和B反应活性基团应使得它们仅仅相互反应。较好的一类高度支化聚合物是高度支化的聚(芳基醚苯基喹噁啉)，聚(醚喹啉)、聚(芳基酯)、聚(醚酮)、聚(醚砜)聚亚苯基、聚苯醚、聚碳酸酯和聚(醚酰亚胺)。适合用于本发明中的高度支化聚合物对于本技术领域中的那些熟练人员来说是已知的，如公开于“Comprehensive Polymer Science”，2nd Supplement，Aggarwal，71-132页(1996)，其公开内容全部引入本文供参考。
有机聚硅氧烷是包括硅、碳、氧和氢原子的聚合物。合适聚硅氧烷包括(i)部分缩合的烷氧基硅烷(例如，通过控制水解Mn为约500-20,000的四乙氧基硅烷而部分缩合)；(ii)具有组成为RSiO3和R2SiO2的有机改性的硅酸酯，其中R是有机取代基；(iii)具有组成为SiOR4的部分缩合的原硅酸酯；(iv)倍半硅氧烷。倍半硅氧烷是RSiO1.5型的聚合的硅酸酯物质，其中R是有机取代基。
用于本发明中的合适有机聚硅氧烷对于本技术领域中的熟练人员是已知的。有机聚硅氧烷最好是倍半硅氧烷。本发明的合适倍半硅氧烷是烷基(甲基)苯基倍半硅氧烷，它可以通过商业途径购买(例如购自TechniglassPerrysburg，Ohio公司的GR950)。其它合适的倍半硅氧烷对于本技术领域中的熟练人员是已知的，如公开于US专利5,384,376和Chem.Rev.95，1409-1430(1995)中的那些内容，这些文献的公开内容被引入本文供参考。
电介质组合物在两步方法中形成。第一步包括在室温下将高度支化聚合物和有机聚硅氧烷溶于合适的溶剂(高沸点溶剂，例如N-甲基-2-吡咯烷酮NMP)中。将该组合物直接或以分步进行的方式加热至较高的温度(例如经2小时升温至200℃，然后升高至400℃(5℃/min)并保持2小时)使有机聚硅氧烷缩合和与高度支化聚合物的反应活性基团发生交叉缩合。
本发明的电介质组合物在80℃下的介电常数低于3.0，最好低于2.9。该组合物具有小于2000埃，最好小于1000埃的相畴，这将得到增强的机械韧性和抗裂性以及光学各向同性和改进的电介质性能。此外，电介质组合物所具有的机械性能足以抵抗开裂并能够以化学和机械方法进行平面化处理(planarized)，以便有利于以光刻方式在多层集成电路装置中形成附加的电路层。相对于聚硅氧烷而言，电介质组合物具有提高的击穿电压、增强的韧性和提高的抗裂性，甚至在高环境湿度下对于厚膜也是如此。该电介质组合物是光学透明的并粘附于本身和其它衬底。该电介质组合物在加热过程中发生最小的收缩。本发明的组合物也可以用作光学制品如镜片、接触透镜和太阳光反射镜和其它在外层空间使用的制品的保护涂层。
本发明还涉及制造集成电路装置的方法。参见图2，一个方法实例的第一步涉及在衬底2上设置一层本发明的电介质组合物10，该组合物包括有机聚硅氧烷和高度支化聚合物。示出衬底2具有垂直金属栓8。将组合物溶于合适的溶剂如N，N′-二甲基丙撑脲(DMPU)、NMP或类似物中，并由已知方法如旋转涂敷或喷涂或刀刮法涂敷在衬底上。该方法的第二步包括将组合物加热至升高的温度，使聚硅氧烷甲硅烷基活性基与高度支化聚合物上的活性基(例如羟基)发生交叉缩合。该组合物最好也在碱如胺或布朗斯特碱的存在下加热。该碱同时催化聚硅氧烷的扩链并催化交叉缩合反应，使之具有较低的初始固化温度。该碱是有机胺这一点是合适的。该胺最好具有高沸点并在反应结束之后通过加热除去。合适的碱是N-甲基二乙醇胺。其它合适的碱对于本技术领域中的熟练人员来说是已知的，如公开于US专利5,206,117中，其公开内容被引入本文供参考。
参见图3，该方法的第三步包括以光刻方式对电介质组合物的层10上进行图形刻蚀，从而在组合物层中形成沟槽12(凹槽)。在图3中显示沟槽12延伸至衬底2和延伸至金属栓8。采用光刻方式的图形刻蚀一般包括(i)在电介质组合物层10上涂敷正性或负性光刻胶，如由Shipley或HoechstCelanese(AZ光刻胶)销售的光刻胶；(ii)以图案方式(通过掩模)将光刻胶暴露于诸如电磁辐射的辐射源，如可见UV或远UV中；(iii)例如用合适的碱性显影剂对光刻胶的图形进行显影；和(iv)用合适的转移技术如反应离子刻蚀法(RIE)，穿过电介质组合物层10将图象转移到衬底2上。合适的光刻法图形刻蚀技术对于本技术领域中的熟练人员来说是众所周知的，如公开于Thompson等人的“微光刻技术的介绍(Introduction toMicrolithography)”(1994)，其公开内容被引入供参考。
参见图4，在形成本发明的集成电路的方法的第四步中，在带有图案的电介质层10上淀积金属膜14。较好的金属材料包括铜、钨和铝。可由已知技术如化学法汽相淀积(CVD)，等离子增强的CVD，电子和非电子淀积，溅射或类似方法将金属适当地淀积在带有图案的电介质层上。
参见图5，该方法的最后一步包括除去多余的金属材料(例如使金属膜14平面化)，从而总的来说膜14与经图形刻蚀的电介质层10保持相同的高度。通过使用化学/机械抛光或选择性湿法或干法刻蚀完成平面化。合适的化学/机械抛光对于本技术领域中的熟练人员来说是已知的。
参见图6-8，其中示出了本发明的制造集成电路装置的方法的其它实例。在这一实例中方法的第一步包括在衬底18上淀积金属膜16。衬底18上也可以备有垂直金属栓20。参见图7，在该方法的第二步中，用光刻方式通过掩模对金属膜进行图形刻蚀，形成沟槽22。参见图8，在该方法的第三步中，本发明的电介质组合物层24淀积在经图形刻蚀的金属膜16上。在该方法的最后一步中，组合物被加热使聚硅氧烷与高度支化聚合物缩合。以可选择的方式对电介质层进行平面化处理，为多层集成电路中后续加工作准备。
下面的实施例是为了更加详细地说明本发明的方法。详细的制备方法落入以上更一般性描述的方法之范围内，是为了举例用的。实施例的目的只是为了举例，不应认为限定了本发明的范围
实施例1
2，3-双(4′-羟基苯基)-5-氟喹噁啉，1
在装有搅拌棒、回流冷凝器和氮气导入管的圆底烧瓶中加入4，4-双羟基苯偶酰(24.80g，0.092mol)，4-氟-1，2-亚苯基二胺(11.60g，0.092mol)和300ml氯仿。将反应混合物加热至50℃，加入三氟乙酸(0.2ml)。所得到的暗色溶液在50℃下保持24小时。粗产物用过量的氯仿(300ml)稀释，用稀HCl水溶液漂洗3次除去多余的胺，干燥(硫酸镁)和浓缩。粗产物从乙酸乙酯/己烷中重结晶，获得黄色粉末物。溶液随后被冷却并过滤。在搅拌下向滤液中滴加水，由抽滤收集沉淀物，用水充分洗涤和风干。通过从异丙醇中重结晶获得纯产物(22g，93％)(mp＝121-122℃)。
实施例2
4，4′-双(4-甲氧基苯氧基)苯偶酰
A.向装有机械搅拌器、氮气导入管、温度计和迪安斯达克分水器(装有冷凝器和氮气导出管)的200ml圆底烧瓶中加入4，4′-二氟苯偶酰(50mmol，12.3g)、4-甲氧基苯酚(110ml，13.6g)和无水K2CO3(70mmol，9.7g)。随后添加100ml N，N-二甲基乙酰胺(DMAC)和30ml甲苯作为共沸溶剂。烧瓶中的内容物在140-150℃下保持2-4小时，以使从体系中完全除去水。反应温度进一步升高至160℃并让反应进行12-14小时。随后冷却溶液和过滤。在搅拌下滴加水，通过抽滤收集沉淀物，用水充分洗涤并风干。通过从异丙醇中重结晶获得纯产物(22g，93％)(mp＝121-122℃)。
B. 4，4′-双(4-羟基苯氧基)苯偶酰
向装有搅拌棒的250ml圆底烧瓶中加入4，4′-双(4-甲氧基苯氧基)苯偶酰(7.81g，20mmol)和吡啶盐酸化物(13.87g，120mmol)。将混合物在220℃油浴中在氮气气氛中加热45分钟，在此之后，完成去保护。将混合物冷却至80℃，并通过滴加水稀释至250ml的体积。通过抽滤分离粗产物，用水洗涤，然后从乙酸中重结晶得到产物(6.91g，81％)(mp＝220-221℃)。
C. 2，3-双(4-羟基苯氧基苯基)-5-氟喹噁啉，2.
向装有搅拌棒、回流冷凝器和氮气导入管的250ml圆底烧瓶中加入4，4′-双(4-羟基苯氧基)苯偶酰(4.26g，10mmol)、4-氟-1，2-亚苯基二胺(1.36g，10mmol)和乙酸(75ml)。所得到的淤浆被煮沸2小时，然后冷却和通过抽滤分离出固体物，用乙酸洗涤并风干。产物从乙酸乙酯中重结晶，得到浅黄色粉末物(80％产率)(mp＝263-264.5)。
实施例3
高度支化的聚喹噁啉聚合物
实施例1和2的喹噁啉单体在含有碳酸钾的N-甲基和N-环己基吡咯烷酮NMP/CHP(50/50)中进行自聚合。碳酸钾用来将双酚转化成更具反应活性的双苯氧基化物，并且由于碳酸钾是较弱的和非亲核性的碱，所以，没有观察到2，3-双(4-氟苯基)喹噁啉的水解副反应。在聚合反应的初始阶段使用甲苯来除去因双苯氧基化物的形成所产生的水(作为与甲苯的共沸物)。这一溶剂混合物给出的回流温度在150-165℃之间。为了保持干燥的体系，定期通过迪安斯达克分水器将甲苯除去并用脱氧的干燥甲苯置换。在双苯氧基化物形成和脱水结束之后，将聚合混合物加热至180-220℃，进行置换反应。在每一种情况下，在48小时内获得高分子量的聚合物，这可由粘度的急剧升高判断出。该聚合物通过沉淀至过量10倍的甲醇中而分离出来并在水中煮沸除去留下的盐。
所得到的支化(聚(芳基醚苯基喹噁啉))的Tg与它们的线性类似物(190℃)的Tg相当。将聚(芳基醚苯基喹噁啉)溶于NMP。所得到的聚合物能够成膜。实施例2的单体在NMP/CHP中的聚合反应在90℃下对于所需固体组成似乎具有有限的可溶性。但是，实施例2的单体在DMPU中的聚合反应获得更合适的聚合物。
实施例4电介质组合物
将实施例3的高度支化聚(芳基醚苯基喹噁啉)(0.15g)和倍半硅氧烷GR950F(0.85g)溶于1.4mL DMPU中。将样品浇铸，然后在200℃固化(2小时)，然后升至(5℃/min)400℃(2小时)，进行缩合反应。获得透明的、无缺陷的膜(2-3微米)。
虽然已经关于特定的实例描述了本发明，但本发明的详细描述不应认为是本发明的限定范围，显然，在不脱离本发明的精神和范围的前提下各种实例，变化和改进都应保留，应该理解的是这些等同的实例包括在本发明的范围内。

Claims (16)

1、一种集成电路装置，包括：
(a)衬底；
(b)位于衬底上的金属电路线，和
(c)位于电路线附近的电介质组合物，该组合物包括高度支化聚合物和有机聚硅氧烷的反应产物。
2、权利要求1所述的装置，其特征在于高度支化聚合物是聚(醚喹啉)、聚(芳基醚苯基喹噁啉)、聚(芳基酯)、或聚(醚酮)。
3、权利要求2所述的装置，其特征在于有机聚硅氧烷是倍半硅氧烷。
4、权利要求3所述的装置，其特征在于倍半硅氧烷是苯基/C1-6烷基倍半硅氧烷。
5、权利要求3所述的装置，其特征在于电介质组合物具有低于3.0的介电常数。
6、权利要求3所述的装置，其特征在于电介质组合物具有小于1000埃的相畴。
7、一种制造集成电路的方法，包括：
(a)在衬底上设置一层电介质组合物，该组合物包括高度支化聚合物和有机聚硅氧烷的反应物；
(b)加热组合物使反应物反应；
(c)对电介质层以光刻方式进行图形刻蚀；
(d)在经图形刻蚀的电介质层上淀积金属膜；和
(e)对膜进行平面化处理形成集成电路。
8、权利要求7所述的方法，其特征在于高度支化聚合物是聚(醚喹啉)、聚(芳基醚苯基喹噁啉)、聚(芳基酯)、或聚(醚酮)。
9、权利要求8所述的方法，其特征在于有机聚硅氧烷是倍半硅氧烷。
10、权利要求9所述的方法，其特征在于倍半硅氧烷是苯基/C1-6烷基倍半硅氧烷。
11、一种制造集成电路的方法，包括：
(a)在衬底上淀积金属膜；
(b)对金属膜以光刻方式进行图形刻蚀；
(c)在经图形刻蚀的金属膜上淀积一层电介质组合物，该组合物包括反应物高度支化聚合物和有机聚硅氧烷；和
(d)加热组合物使反应物反应。
12、权利要求11所述的方法，其特征在于高度支化聚合物是聚(醚喹啉)、聚(芳基醚苯基喹噁啉)、聚(芳基酯)、或聚(醚酮)。
13、权利要求12所述的方法，其特征在于有机聚硅氧烷是倍半硅氧烷。
14、权利要求13所述的方法，其特征在于倍半硅氧烷是苯基/C1-6烷基倍半硅氧烷。
15、一种组合物，包括有机聚硅氧烷和倍半硅氧烷的反应产物。
16、一种光学制品，包括具有一层组合物的衬底，该组合物包括高度支化聚合物和有机聚硅氧烷的反应产物。
CNB971196664A 1996-10-28 1997-09-26 集成电路装置及其制造方法 Expired - Lifetime CN1142593C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/739,133 US5767014A (en) 1996-10-28 1996-10-28 Integrated circuit and process for its manufacture
US739133 1996-10-28

Publications (2)

Publication Number Publication Date
CN1189695A true CN1189695A (zh) 1998-08-05
CN1142593C CN1142593C (zh) 2004-03-17

Family

ID=24970971

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971196664A Expired - Lifetime CN1142593C (zh) 1996-10-28 1997-09-26 集成电路装置及其制造方法

Country Status (7)

Country Link
US (1) US5767014A (zh)
JP (1) JP3375048B2 (zh)
KR (1) KR100321832B1 (zh)
CN (1) CN1142593C (zh)
MY (1) MY115696A (zh)
SG (1) SG73471A1 (zh)
TW (1) TW345735B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962113A (en) * 1996-10-28 1999-10-05 International Business Machines Corporation Integrated circuit device and process for its manufacture
US5953627A (en) * 1997-11-06 1999-09-14 International Business Machines Corporation Process for manufacture of integrated circuit device
US6177360B1 (en) * 1997-11-06 2001-01-23 International Business Machines Corporation Process for manufacture of integrated circuit device
US6110649A (en) * 1997-11-19 2000-08-29 International Business Machines Corporation Process for manufacture of integrated circuit device
US6166439A (en) * 1997-12-30 2000-12-26 Advanced Micro Devices, Inc. Low dielectric constant material and method of application to isolate conductive lines
EP1092234A1 (en) * 1998-06-05 2001-04-18 Georgia Tech Research Porous insulating compounds and method for making same
US6333141B1 (en) 1998-07-08 2001-12-25 International Business Machines Corporation Process for manufacture of integrated circuit device using inorganic/organic matrix comprising polymers of three dimensional architecture
US6143643A (en) * 1998-07-08 2000-11-07 International Business Machines Corporation Process for manufacture of integrated circuit device using organosilicate insulative matrices
US6093636A (en) * 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
EP1179026A4 (en) * 1998-11-05 2003-04-02 Univ Illinois BRANCHED AND HYPERRAMIFIED POLYETHERIMIDES FROM STABLE MONOMERS A1BN, AB, AA AND BB AND AM TERMINAL HAIRDRESSING AGENTS
CN1325560C (zh) * 1998-11-24 2007-07-11 陶氏环球技术公司 含可交联基质前体和致孔剂的组合物及由此组合物制成的多孔性基质
US6399666B1 (en) 1999-01-27 2002-06-04 International Business Machines Corporation Insulative matrix material
US6420441B1 (en) 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6342454B1 (en) * 1999-11-16 2002-01-29 International Business Machines Corporation Electronic devices with dielectric compositions and method for their manufacture
US6107357A (en) * 1999-11-16 2000-08-22 International Business Machines Corporatrion Dielectric compositions and method for their manufacture
US6759098B2 (en) 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
US6495479B1 (en) 2000-05-05 2002-12-17 Honeywell International, Inc. Simplified method to produce nanoporous silicon-based films
TWI226103B (en) * 2000-08-31 2005-01-01 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
AU2001288954A1 (en) 2000-09-13 2002-03-26 Shipley Company, L.L.C. Electronic device manufacture
TW538319B (en) * 2000-10-10 2003-06-21 Shipley Co Llc Antireflective composition, method for forming antireflective coating layer, and method for manufacturing electronic device
TW588072B (en) 2000-10-10 2004-05-21 Shipley Co Llc Antireflective porogens
US6685983B2 (en) 2001-03-14 2004-02-03 International Business Machines Corporation Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
US6670285B2 (en) 2001-03-14 2003-12-30 International Business Machines Corporation Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
US7255810B2 (en) 2004-01-09 2007-08-14 Cabot Microelectronics Corporation Polishing system comprising a highly branched polymer
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1356919A (en) * 1970-04-17 1974-06-19 Ici Ltd Glass reinforced polymer composites
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4141877A (en) * 1977-09-06 1979-02-27 Corning Glass Works Processing organic polymers with hydrated glasses
US4535099A (en) * 1984-04-03 1985-08-13 Imi-Tech Corporation Polyimide foam from mixture of silicon containing diamine and different aromatic diamine
US4801507A (en) * 1987-07-02 1989-01-31 Akzo American Inc. Arylsiloxane/silicate compositions useful as interlayer dielectric films
US5043369A (en) * 1988-10-17 1991-08-27 Corning Incorporated Glass/glass-ceramic-plastic alloy articles
US5036145A (en) * 1989-07-10 1991-07-30 Armstrong World Industries, Inc. Alkoxysilane and alkoxysilane terminated polyamic or polyimide lacquer composition
US5206337A (en) * 1990-05-10 1993-04-27 Sumitomo Bakelite Company Limited Solvent-soluble polyimidesiloxane oligomer and process for producing the same
US5288842A (en) * 1991-01-30 1994-02-22 International Business Machines Corporation Morphological composite materials formed from different precursors
US5252654A (en) * 1991-07-03 1993-10-12 E. I. Du Pont De Nemours And Company Organic-inorganic polymeric composites
US5412016A (en) * 1992-09-28 1995-05-02 E. I. Du Pont De Nemours And Company Process for making polymeric inorganic-organic compositions
US5384376A (en) * 1992-12-23 1995-01-24 Eastman Kodak Company Organic/inorganic hybrid materials
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3375048B2 (ja) 2003-02-10
SG73471A1 (en) 2000-06-20
JPH10135332A (ja) 1998-05-22
MY115696A (en) 2003-08-30
KR100321832B1 (ko) 2002-03-08
KR19980032198A (ko) 1998-07-25
CN1142593C (zh) 2004-03-17
US5767014A (en) 1998-06-16
TW345735B (en) 1998-11-21

Similar Documents

Publication Publication Date Title
CN1142593C (zh) 集成电路装置及其制造方法
US6743471B2 (en) Process for preparing insulating material having low dielectric constant
US20050202338A1 (en) Preparation of crosslinked particles from polymers having activatible crosslinking groups
KR20080026136A (ko) 탄화수소 기를 브릿징으로 작용기화된 실란 모노머를중합하는 것을 포함하는 반도체 광학장치를 위한 폴리머를제조하는 방법
US7071281B2 (en) Poly(arylene ether) dielectrics
CN1151558C (zh) 集成电路装置及其制造方法
US7192999B2 (en) Polyimides for use as high refractive index, thin film materials
US6806344B2 (en) Poly-o-hydroxamide, polybenzoxazole, and electronic component including a dielectric having a barrier effect against copper diffusion, and processes for preparing poly-o-hydroxyamides, polybenzoxazoles, and electronic components
JP4843870B2 (ja) 新規ポリアリーレンエーテル、その製造方法及びその用途
US7314908B2 (en) Polythiophene processes
Constantin et al. Advanced materials based on new structurally designed poly (naphthylimide‐amide) s
KR100787284B1 (ko) 내열성 수지 전구체, 내열성 수지 및 절연막 및 반도체장치
CN100577642C (zh) 铝和铜金属化的绝缘材料
TWI433893B (zh) 含奈米粒子的新穎矽氧烷聚合物
JP4324748B2 (ja) テトラトリアゼン化合物、および高分子化合物用架橋剤
JPWO2005092946A1 (ja) ナフチレン系重合体及びその合成方法、並びにその用途
JP2004263021A (ja) ポリエーテル樹脂および絶縁膜形成用塗布液
KR100327156B1 (ko) 폴리이미드화 졸-겔 전구체, 공소화된 졸-겔 단량체 및 이들로부터 제조된 공소화된 유기-무기 혼성 절연 저유전체 재료
JPH11349669A (ja) フェニレン基含有重合体およびその製造方法
JPH07278306A (ja) シロキサンコポリマーの製造方法
JP2001028367A (ja) 低誘電率樹脂膜の製造法及び半導体装置
JP2000195854A (ja) 半導体装置の層間絶縁膜及び／又は表面保護膜用組成物並びに半導体装置
JP2004055340A (ja) 絶縁膜用コーティングワニス及び絶縁膜
JP2000230142A (ja) ポリキノリン樹脂誘導体を用いた絶縁膜樹脂組成物並びに半導体装置
JP2004091652A (ja) 絶縁膜用コーティングワニス及び絶縁膜

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040317

CX01 Expiry of patent term