CN1182230A - 双模振荡器电路 - Google Patents
双模振荡器电路 Download PDFInfo
- Publication number
- CN1182230A CN1182230A CN97121580.4A CN97121580A CN1182230A CN 1182230 A CN1182230 A CN 1182230A CN 97121580 A CN97121580 A CN 97121580A CN 1182230 A CN1182230 A CN 1182230A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- phase inverter
- pattern
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 30
- 239000013078 crystal Substances 0.000 abstract description 5
- 239000012071 phase Substances 0.000 description 66
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000008385 outer phase Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 206010065929 Cardiovascular insufficiency Diseases 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
- H03K3/3545—Stabilisation of output, e.g. using crystal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
一种包含具有通过反馈电阻耦合的输入端和输出端的反相器的振荡器电路,此振荡器电路可以工作在两个模式下。当工作在第一模式式时,输入端和输出端被耦合到外晶体谐振器。而当工作在第二模式时,外时钟信号被送到所述输入端。在第二模式时,输入端不连接到输出端,此外,减低了反相器的输出驱动能力,或者把反相器的输出端保持在固定的电位上。
Description
本发明涉及适用于例如微控制器等集成电路的振荡器。
又称为微控制器单元(MCUs)或单片式微型电子计算机的微控制器，使用一种片内振荡器电路来产生内时钟信号。该振荡器电路通常包括反相器，其输入和输出端通过反馈电阻耦合在一起，引起反相器在高和低输出态之间振荡。该输入和输出端还耦合到微控制器封装的外引线。
在第一工作模式中，这些外引线耦合到外晶体谐振器，它决定着反相器的振荡频率。在第二工作模式中，外时钟信号被送到外引线，此外引线耦合到反相器输入端，并且反相器在外时钟信号的频率下振荡。另外的外引线可以留空(left open)，或可把由外反相器产生的补充外时钟信号送到这外引线。
为了激励应用在第一模式中的外晶体，振荡器的反相器要有高的输出驱动能力，但当应用第二模式时，这能力会产生不希望的后果。如果把耦合到反相器的输出端的外引线留空(left open)，则反相器的高输出驱动能力会引起这外引线辐射带有高低态间陡峭转变的交变电磁场。这些陡峭的转变容易在附近的其它电路中产生电磁干扰(EMI)。
如果补充外时钟信号被从外反相器送到这外引线，振荡器的反相器与外反相器的开关特性的差异会引起瞬间短路状态，这时一个反相器的输出高，而另一个反相器的输出低。振荡器的反相器的高输出驱动能力在这瞬间会产生相当大的电流流过外引线，再次引起电磁干扰，更不用说不希望有的电流和功率损耗了。
在第二工作模式期间，不管外引线如何连接，电流和功率都不必要地损耗在反馈电阻上。
因此，本发明的一个目的是减少由外时钟信号直接驱动振荡器电路时的电磁干扰。
本发明的另一个目的是减少由外时钟信号驱动振荡器电路时的电流和功率损耗。
根据本发明的第一方面，振荡器电路包括：有输入端和输出端的反相器；用于可换向地减少反相器的输出驱动能力的第一开关电路；和可换向地把反相器的输入端和输出端通过某个电阻耦合在一起的第二开关电路。在第一工作模式中，第一开关电路被切换成不减少反相器的输出驱动能力，第二开关电路被切换成把反相器的输入端和输出端通过上述电阻耦合在一起，并且外谐振器被耦合到输入端和输出端。在第二工作模式中，第一开关电路被切换成减少反相器的输出驱动能力，第二开关电路被切换成不把反相器的输入端和输出端耦合在一起，并且外时钟信号被送到输入端。
根据本发明的第二方面，振荡器电路包括：有输入端和输出端的反相器；上述的第二开关电路；和用于把反相器的输出端可换向地保持在固定电位上的第三开关电路。从反相器的输入端产生振荡器电路的输出。在第二工作模式下，第三开关电路被切换成把反相器的输出端保持在固定电位，此时，外时钟信号被送到输入端，而在第一工作模式下，第三开关电路被切换成不把反相器的输出端保持在固定电位，此时，外谐振器被耦合到输入端和输出端。
在第二工作模式下，通过本发明的第一方面减少反相器的输出驱动能力和本发明的第二方面把反相器的输出端保持在固定电位，从而减少电磁干扰。在这两个方面，在第二工作模式下，通过切断输入端和输出端的电阻耦合，减少了电流和功率损耗。
在附图中：
图1是普通振荡器电路的原理图；
图2是本发明的第一实施例的原理图；和
图3是本发明的第二实施例的原理图。
将结合附图描述本发明的实施例，下面较详细地描述普通的振荡器电路。
图1是普通振荡器电路的原理图，用以与本发明作比较。上述反相器1包括p沟道增强型金属-氧化物-半导体场效应晶体管(下面称为PMOS晶体管)TR1和n沟道增强型金属-氧化物-半导体场效应晶体管(下面称为NMOS晶体管)TR2。晶体管TR1和TR2串联在电源两端之间，在图中电源两端用字母VDD和地符号来表示，VDD相对地为正。反相器1的输入端2耦合到晶体管TR1和TR2的栅极端、反馈电阻4的一端以及外引线OSC0；反相器1的输出端3耦合到晶体管TR1和TR2的漏极端、反馈电阻4的另一端以及另一个外引线OSC1，并耦合到第二反相器INV1的输入端。反相器INV1的输出是送到例如微控制器的中央处理单元(CPU，图中看不到)的时钟信号，这振荡器电路就用在此微控制器上。
我们说反相器1有高输出驱动能力的基本意思是，这晶体管TR1和TR2有宽的沟道和低的导通电阻，并且因此能允许相对大的电流从VDD流到外引线OSC1或从OSC1流到地。
图2是说明本发明第一方面的第一实施例的原理图。反相器11相似于现有技术的反相器1，包括PMOS晶体管TR3和NMOS晶体管TR4，它们串联在VDD与地之间。反相器11的输入端12和输出端13分别耦合到外引线OSC0和OSC1。输出端13还耦合到与图1的反相器INV1相似的第二反相器INV2。
反相器11的输出驱动能力由第一开关电路控制，此电路包括p沟道耗尽型金属-氧化物-半导体场效应晶体管TR5和n沟道耗尽型金属-氧化物-半导体场效应晶体管TR6。晶体管TR5及TR6都是正常导通型的。当晶体管TR5的栅极电位为VDD时，晶体管TR5导通，但其电阻比较高。当晶体管TR5的栅极电位为地电位时，晶体管TR5以比较低的电阻导通。当晶体管TR6的栅极电位为地电位时，它以比较高的电阻导通，而当晶体管TR6的栅极电位为VDD时，以比较低的电阻导通。
反相器11的输入端12和输出端13通过第二开关电路耦合在一起，此电路包括PMOS晶体管TR7和NMOS晶体管TR8。这两晶体管TR7和TR8为并联耦合，形成传输门14和被设计成具有比较高的导通电阻。当晶体管TR7的栅电位为地电位和晶体管TR8的栅电位为VDD时，这两个晶体管都导电，起着等效于图1的R1的反馈电阻的作用。即，晶体管TR7和TR8的联合的并联导通电阻基本上等于电阻R1。当晶体管TR7的栅电位为VDD，而晶体管TR8的栅电位为地电位时，这两晶体管都关断。
第一和第二开关电路由控制信号(CONT)控制，此信号被送到晶体管TR5和TR7的栅极。这控制信号也被反相器INV3反相，并且反相后的信号被送到晶体管TR6和TR8的栅极。当在微控制器中采用第一实施例时，通过使微控制器的软件置“1”或清除标志位来产生控制信号(CONT)。
第一实施例工作在第一模式和第二模式，如下所述。
在第一模式中，外晶体谐振器(没画出)被耦合到引线OSC0和OSC1，并且清除上述的标志位以便使CONT为低，接通传输门14，晶体管TR5和TR6以低电阻导通。在这模式下，第一实施例以与图1的普通振荡器电路基本上相同的方式运行。例如当微控制器作为主控制器运行时采用这模式。
在第二模式中，外时钟信号被送到外引线OSC0。外引线OSC1可留空，或接入补充时钟信号。设置上述标志位以便使CONT为高，断开传输门14，晶体管TR5和TR6以比较高的电阻导通。这高电阻通过限制流过反相器11的电流来减低反相器11的输出驱动能力。例如当微控制器作为从动控制器运行时采用这模式。
在第二工作模式式下，如果外引线OSC1留空，反相器11的被减低的输出驱动能力使对引线OSC1和它的内部连线的电容充放电的速率减小，从而使陡峭的高-低转变不会发生。因此，减少了电磁干扰。与普通振荡器电路相比，也减少了电流和功率损耗，因为没有电流流过传输门14。
如果把补充外时钟信号送到外引线OSC1，即使在反相器11和产生补充时钟信号的外反相器(没画出)之间发生瞬间短路状态，被减低的输出驱动能力也会限制流过这导线的电流。因此，减少了电磁干扰和电流和功率损耗。因为传输门14被关断，也减少了电流和功率损耗。
图3是说明本发明的第二方面的第二实施例的原理图。反相器21相似于第一实施例的反相器11，包括PMOS晶体管TR10和NMOS晶体管TR11，它们串联在VDD与地之间，它们的栅极耦合到外引线OSC0，而它们的漏极耦合到外引线OSC1。第二实施例的输出是从反相器21的输入端22的信号经由另一对反相器INV4和INV5产生的。
第二实施例有第三开关电路，此电路包括PMOS晶体管TR12和NMOS晶体管TR13。晶体管TR12和TR10并联耦合，处在VDD和反相器21的输出端23之间。晶体管TR13和TR11串联耦合，处在反相器21的输出端23和地之间。
第二开关电路或传输门24与第一实施例的传输门14相似，包括NMOS晶体管TR14和PMOS晶体管TR15。
第二和第三开关电路由控制信号(CONT)控制，此信号被送到晶体管TR15的栅极和反相器1NV6。由反相器INV6输出的反相后的控制信号被送到晶体管TR12、TR13和TR14的栅极。
在第一工作模式中，当外晶体谐振器耦合到引线OSC0和OSC1，控制信号(CONT)为低，晶体管TR12被关断，而晶体管TR13被导通，并且传输门24被接通。在这模式中，第一实施例以与图1的普通振荡器电路基本上相同的方式运行。具体地说，即使输出信号是由反相器21的输入端22产生而不是由输出端23产生，第二实施例的输出信号(反相器INV5的输出)的相位也与图1的输出信号(反相器INV1的输出信号)的相位相同。
在第二工作模式中，外时钟信号被送到外引线OSC0。外引线OSC1留空。控制信号CONT为高，晶体管TR12被导通，晶体管TR13被关断，传输门14被断开。反相器11的输出被保持在高电平，其输出端通过晶体管TR12耦合到VDD，而被晶体管TR13断开反相器11与地电位之间的通道。第二实施例的输出信号在反相器INV4和INV5处通过把外时钟信号反相两次而得。输出信号有着和第一实施例及现有技术的相同的相位。
在第二模式式下，在外引线OSC1处没有产生电磁干扰，因为这引线保持在恒定的电位下。在传输门24没有电流和功率损耗，因为传输门14已被关断。另一优点是再也不需在OSC1输入补充时钟信号。
上述的实施例可以用许多方式来改变。例如，控制信号(CONT)可以在另一个外引线通过输入而产生，而不是由标志位来产生。控制信号的极性可以倒过来。第一实施例的输出信号可以象第二实施例那样，从反相器11的输入端12产生。在第一实施例中的第一开关电路不需要包括耗尽型晶体管；另一个可能的方案是用各对并联晶体管代替晶体管TR3和TR4，并且在第二模式中，进一步利用增强型晶体管来切断对每对晶体管中的一个晶体管的供电。在两个实施例中，第二开关电路都可包括晶体管和与其串联耦合的电阻，而不是传输门。在第二实施例中，在第二工作模式时，反相器21的输出端23可以保持在低而不是高电平，办法是将晶体管TR12与晶体管TR10串联耦合，将晶体管TR13与晶体管11串联耦合，并且给晶体管TR12和TR13的栅极提供非反相控制信号。
本专业的技术人员会认识到，在下述的权利要求书的范围内还可作进一步改变。
Claims (8)
1.一种包含具有输入端和输出端的反相器的振荡器电路，它可以工作在第一模式和第二模式，当工作在第一模式时，外谐振器被耦合到所述输入端和所述输出端，而工作在第二模式时，外时钟信号被送到所述输入端，其特征在于所述振荡器电路包括：
第一开关电路，它耦合到所述反相器，以便在所述第二工作模式中减少反相器的输出驱动能力，而在所述第一工作模式中，第一开关电路被切换成不减少反相器的输出驱动能力；和
第二开关电路，它耦合到所述反相器，以便在所述第一工作模式中，把反相器的输入端和输出端通过某个电阻耦合在一起，而在所述第二工作模式中，不把反相器的输入端和输出端耦合在一起。
2.权利要求1的振荡器电路，其特征在于：所述第一开关电路起码包括一个耗尽型场效应晶体管，所述晶体管被这样切换，使得在第二模式有比第一模式的大的导通电阻。
3.权利要求2的振荡器电路，其特征在于：
所述反相器包括第一p沟道增强型场效应晶体管和第一n沟道增强型场效应晶体管，它们在供电电源两端之间串联耦合；和
所述第一开关电路包括p沟道耗尽型场效应晶体管和n沟道耗尽型场效应晶体管，其中的p沟道耗尽型场效应晶体管与所述第一p沟道增强型场效应晶体管串联耦合，而上述n沟道耗尽型场效应晶体管与n沟道增强型场效应晶体管串联耦合。
4.权利要求1的振荡器电路，其特征在于：所述第二开关电路包括第二p沟道增强型场效应晶体管和第二n沟道增强型场效应晶体管，它们在所述输入端和所述输出端之间并联耦合，此并联晶体管有等于所述某一电阻值的联合导通电阻，所述第二p沟道增强型场效应晶体管和所述第二n沟道增强型场效应晶体管在所述第一模式被导通，而在所述第二模式被关断。
5.一种包含具有输入端和输出端的反相器的振荡器电路，它可以工作在第一模式和第二模式，当工作在第一模式时，外谐振器被耦合到所述输入端和所述输出端，而当工作在第二模式时，外时钟信号被送到所述输入端，其特征在于所述振荡器电路包括：
第三开关电路，它耦合到所述反相器，用于在所述第二模式下把所述输出端保持在固定的电位，而在所述第一模式下不把所述输出端保持在固定电位；和
第二开关电路，它耦合到所述反相器，以便在所述第一工作模式中，把反相器的输入端和输出端通过某个电阻耦合在一起，而在所述第二工作模式中，不把反相器的输入端和输出端耦合在一起；其中
所述振荡器电路的输出信号从所述反相器的输入端产生。
6.权利要求5的振荡器电路，其特征在于：
所述反相器包括具有相反的沟道类型的第一场效应晶体管和第二场效应晶体管，它们串联耦合在供电电源两端之间；和
所述第三开关电路包括第三场效应晶体管和第四场效应晶体管，其中第三场效应晶体管与所述第一场效应晶体管并联耦合，而所述第四场效应晶体管与第二场效应晶体管串联耦合，所述第三场效应晶体管在所述第一模式时被关断，而在所述第二模式被导通，而所述第四场效应晶体管在所述第一模式被导通，而在所述第二模式被关断。
7.权利要求5的振荡器电路，其特征在于：所述第二开关电路包括具有相反的沟道类型的第五场效应晶体管和第六场效应晶体管，它们在所述输入端和所述输出端之间并联耦合，此并联晶体管有等于所述某一电阻值的联合导通电阻，所述第五场效应晶体管和所述第六场效应晶体管在所述第一模式被导通，而在所述第二模式被关断。
8.权利要求5的振荡器电路，其特征在于包括附加的串联耦合在所述输入端的一对反相器，用于从所述输入端产生所述输出信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP284950/96 | 1996-10-28 | ||
| JP8284950A JPH10135789A (ja) | 1996-10-28 | 1996-10-28 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1182230A true CN1182230A (zh) | 1998-05-20 |
Family
ID=17685179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97121580.4A Pending CN1182230A (zh) | 1996-10-28 | 1997-10-28 | 双模振荡器电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5900787A (zh) |
| EP (1) | EP0838898B1 (zh) |
| JP (1) | JPH10135789A (zh) |
| KR (1) | KR19980032435A (zh) |
| CN (1) | CN1182230A (zh) |
| DE (1) | DE69727880T2 (zh) |
| TW (1) | TW346583B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655392A (zh) * | 2011-03-01 | 2012-09-05 | 精工电子有限公司 | 振荡电路及搭载有振荡电路的电子设备 |
| CN105207641A (zh) * | 2014-06-19 | 2015-12-30 | 日本电波工业株式会社 | 双模晶体振荡器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026334A1 (fr) * | 1997-11-14 | 1999-05-27 | Seiko Epson Corporation | Montage amplificateur oscillant et basse tension, et dispositif electronique portatif incorporant ce montage |
| JPH11308103A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｐｌｌ発振回路のノイズ低減方法とその回路 |
| JP2004104565A (ja) * | 2002-09-11 | 2004-04-02 | Seiko Epson Corp | 半導体装置 |
| JP2005025613A (ja) * | 2003-07-04 | 2005-01-27 | Alps Electric Co Ltd | 信号処理回路モジュール |
| US7126389B1 (en) * | 2004-01-27 | 2006-10-24 | Integrated Device Technology, Inc. | Method and apparatus for an output buffer with dynamic impedance control |
| US7196589B1 (en) * | 2004-10-21 | 2007-03-27 | National Semiconductor Corporation | Apparatus and method for dual features of frequency setting and frequency synchronization in one pin |
| WO2009147770A1 (ja) * | 2008-06-02 | 2009-12-10 | パナソニック株式会社 | クロック信号増幅回路 |
| US7977995B2 (en) * | 2009-06-30 | 2011-07-12 | Oracle America, Inc. | Configurable pulse generator |
| TWI493864B (zh) * | 2010-03-31 | 2015-07-21 | Silicon Motion Inc | 振盪訊號產生裝置與其相關方法 |
| US10367462B2 (en) | 2017-06-30 | 2019-07-30 | Silicon Laboratories Inc. | Crystal amplifier with additional high gain amplifier core to optimize startup operation |
| US10536115B2 (en) | 2017-06-30 | 2020-01-14 | Silicon Laboratories Inc. | Crystal driver circuit with external oscillation signal amplitude control |
| US10574185B2 (en) | 2017-06-30 | 2020-02-25 | Silicon Laboratories Inc. | Crystal driver circuit with core amplifier having unbalanced tune capacitors |
| US10454420B2 (en) * | 2017-06-30 | 2019-10-22 | Silicon Laboratories Inc. | Crystal driver circuit configurable for daisy chaining |
| US10491157B1 (en) | 2018-07-11 | 2019-11-26 | Silicon Laboratories Inc. | Crystal oscillator adaptive startup energy minimization |
| US10601369B2 (en) | 2018-07-11 | 2020-03-24 | Silicon Laboratories Inc. | Crystal oscillator startup time optimization |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372669A (ja) * | 1989-05-17 | 1991-03-27 | Toshiba Corp | 半導体集積回路装置およびその製造方法 |
| US5416445A (en) * | 1993-08-02 | 1995-05-16 | Nec Corporation | Low power-consumption clock pulse generator with two clock sources selectively available |
| JPH07162237A (ja) * | 1993-12-07 | 1995-06-23 | Nec Corp | 発振回路 |
| US5453719A (en) * | 1993-12-17 | 1995-09-26 | Nec Corporation | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal |
| US5532652A (en) * | 1994-04-01 | 1996-07-02 | Mitsubishi Denki Kabushiki Kaisha | Oscillation circuit with enable/disable frequency stabilization |
-
1996
- 1996-10-28 JP JP8284950A patent/JPH10135789A/ja not_active Withdrawn
-
1997
- 1997-08-26 US US08/917,348 patent/US5900787A/en not_active Expired - Lifetime
- 1997-09-11 TW TW086113153A patent/TW346583B/zh not_active IP Right Cessation
- 1997-09-26 EP EP97116812A patent/EP0838898B1/en not_active Expired - Lifetime
- 1997-09-26 DE DE69727880T patent/DE69727880T2/de not_active Expired - Lifetime
- 1997-09-30 KR KR1019970050035A patent/KR19980032435A/ko not_active Application Discontinuation
- 1997-10-28 CN CN97121580.4A patent/CN1182230A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655392A (zh) * | 2011-03-01 | 2012-09-05 | 精工电子有限公司 | 振荡电路及搭载有振荡电路的电子设备 |
| CN105207641A (zh) * | 2014-06-19 | 2015-12-30 | 日本电波工业株式会社 | 双模晶体振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5900787A (en) | 1999-05-04 |
| KR19980032435A (ko) | 1998-07-25 |
| EP0838898A1 (en) | 1998-04-29 |
| TW346583B (en) | 1998-12-01 |
| DE69727880T2 (de) | 2005-01-20 |
| DE69727880D1 (de) | 2004-04-08 |
| EP0838898B1 (en) | 2004-03-03 |
| JPH10135789A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1182230A (zh) | 双模振荡器电路 | |
| CN1695100A (zh) | 具有表体偏压的负充电泵 | |
| DE202018104131U1 (de) | Motorvorrichtung und Motorantriebsschaltung | |
| US4527081A (en) | Overshoot predriven semi-asynchronous driver | |
| CN212676181U (zh) | 继电器驱动电路和应用其的电力设备 | |
| CN101866580B (zh) | 转压器 | |
| CN1156986C (zh) | 电源电路 | |
| US20040104761A1 (en) | Charge pump and voltage doubler using the same | |
| JP3143434B2 (ja) | Ｈブリッジ回路 | |
| JPH07111448A (ja) | インタフェース回路及びこれを具える電圧上昇回路 | |
| CN1996753B (zh) | 具有高速高侧晶体管驱动能力的高侧晶体管驱动器 | |
| CN1146110C (zh) | 具有电源极性反接保护的电路 | |
| CN213661457U (zh) | 一种软启动电路、应用其的电源开关及变频烟机 | |
| CN108880194A (zh) | 一种电压传输电路 | |
| US6515879B2 (en) | Power source filter circuit that is capable of eliminating noise component supplied from power source and driving noise component generated from induction load simultaneously | |
| MY120643A (en) | High q gyrator structures | |
| CN113949254A (zh) | 一种h桥驱动电路的钳位保护功能控制系统及方法 | |
| JP2003142575A5 (zh) | ||
| CN2511046Y (zh) | 用于石英振荡器的高噪声免役力低功率装置 | |
| EP0992114B1 (de) | Ansteuerschaltung für ein steuerbares halbleiterbauelement | |
| CN219999221U (zh) | 一种桥式驱动电路及车辆 | |
| US20040075468A1 (en) | Digital signal driver circuit | |
| US11777497B1 (en) | Efficiency concept for driving a PMOS and NMOS full-bridge power stage | |
| CN217545886U (zh) | 变频负载控制电路及变频制冷设备 | |
| JPH03259616A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |