CN1146110C - 具有电源极性反接保护的电路 - Google Patents
具有电源极性反接保护的电路 Download PDFInfo
- Publication number
- CN1146110C CN1146110C CNB001350862A CN00135086A CN1146110C CN 1146110 C CN1146110 C CN 1146110C CN B001350862 A CNB001350862 A CN B001350862A CN 00135086 A CN00135086 A CN 00135086A CN 1146110 C CN1146110 C CN 1146110C
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- circuit
- links
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种具有电源极性反接保护的电路，它将保护用场效应管与被保护电路中元件的衬底相连接。保护用场效应管为PMOS场效应管或NMOS场效应管。若为PMOS，其栅极和源极分别连接被保护电路的接地端和电源端，其漏极连接被保护电路中PMOS元件的衬底。若是NMOS，其栅极和源极分别连接被保护电路的电源端和接地端，其漏极连接被保护电路中NMOS元件的衬底。一旦被保护电路的电源极性反接，保护用场效应管会形成断路，防止电流烧毁电路中的场效应管元件，保护整体电路。
Description
技术领域
本发明涉及一种具有电源极性反接保护的电路，尤指一种可保护内部场效应管元件避免受到电源极性反接破坏的电路。
背景技术
电源极性反接保护措施在许多可能发生电源极性反接情况的装置及电子供电系统中扮演着非常重要的一环。例如，在无刷风扇的驱动电路中，一旦发生电源极性反接的情况，常会产生一极大的电流。如果没有任何保护措施保护电路，其结果通常是将电路烧毁。又，在集成电路中，电源极性反接的情况更是有可能将整个集成电路严重破坏，其损害程度不可谓不小。
举例说明，如图3所示，这是一个广泛应用于集成电路的基本逻辑电路，即反相器。该电路是由一个PMOS场效应管30、一个NMOS场效应管31，以及两个寄生二极管32和33所组成的逻辑电路。其中，PMOS场效应管30与NMOS场效应管31的连接方式为已有技术，在此不作赘述。寄生二极管32的阴极与PMOS场效应管30的衬底和电源VDD相连接，其阳极接至输出端OUT。另一寄生二极管33的阴极接至输出端OUT，其阳极则与NMOS场效应管31的衬底和接地端相连接。
在电源极性正常连接的状态下，该反相器正常动作，并且寄生二极管32和33相对于输入电源均呈现逆向偏压状态。但是一旦发生电源极性反接情况，即原电源端VDD反接为接地端，原接地端反接为电源VDD，那么前述两个寄生二极管32和33均呈现顺向偏压状态，进而产生一极大电流流经寄生二极管32和33，致使寄生二极管烧毁，最后导致电路内部场效应管元件烧毁。
为了避免电路中场效应管元件因电源极性反接而导致损坏，于是在反相器电路中加入如所示的保护措施。与前述反相器电路所不同的是，在该电路的外部增设了一个保护二极管40，二极管40的阳极连接至电源VDD，其阴极则与控制电路的电源输入端相连。一旦发生电源极性反接，保护二极管40的阳极便与接地端相连接，从而导致保护二极管40为逆向偏压状态，藉此阻隔电源VDD至接地端的传导路径，进而避免因电源极性反接产生大电流流经寄生二极管32和33，导致其烧毁。由此，达到保护电路的效果。
但由前述现有保护装置可明显看出，在电源极性正常的状态下，前述保护二极管40上会产生一固定电压降，进而消秏更多功率；又，保护二极管40必须额外增设在集成电路之外，所以无形中提高了整体电路的成本。
发明内容
因此，有鉴于目前控制电路的电源极性反接保护装置存在着若干缺点，须进一步检讨，本发明人研发设计了一种创新的“具有电源极性反接保护的电路”，希望由此有效地保护电路元件。此为本发明的主要目的。
为达成前述目的，本发明提出了一种具有电源极性反接保护的电路，该电路由一保护用PMOS场效应管构成，其衬底和漏极与被保护电路中PMOS元件的衬底互相连接，且该保护用PMOS场效应管的源极与电源端VDD相接，其栅极连接至接地端。当把前述电源极性反接保护装置应用于反相器电路时，一旦电源发生极性反接，该保护用PMOS场效应管会因极性变化而阻隔电源VDD至接地端的导电路径，防止电流烧毁电路中的场效应管元件。
前述的保护用场效应管也可由NMOS场效应管构成，NMOS场效应管的衬底及漏极与该控制电路中NMSO元件的衬底互相连接，且该保护用NMOS场效应管的源极与接地端相接，其栅极连接至电源端(VDD)。
依照本发明的一个方面，提供了一种具有电源极性反接保护的电路。该电路包括：NMOS元件，其栅极与一输入端相连，其源极与一接地端相连，其漏极与一输出端相连；第一PMOS元件，其栅极与所述输入端相连，其源极与一电源相连，其漏极与所述输出端相连；第一寄生二极管，其负极与第一PMOS元件的衬底相连，其正极与所述NMOS元件的漏极相连；第二寄生二极管，其负极与所述NMOS元件的漏极相连，其正极与所述接地端相连。所述电路还包括：第二PMOS元件，它用作保护用场效应管，并且其源极连接至所述电源，其栅极连接所述接地端和所述NMOS元件的衬底，其漏极和衬底连接所述第一PMOS元件的衬底。
依照本发明的另一个方面，提供了一种具有电源极性反接保护的电路。所述电路包括：第一NMOS元件，其栅极与一输入端相连，其源极与一接地端相连，其漏极与一输出端相连；PMOS元件，其栅极与所述输入端相连，其源极与一电源相连，其漏极与所述输出端相连；第一寄生二极管，其负极与所述PMOS元件的衬底和所述电源相连，其正极与第一NMOS元件的漏极相连；第二寄生二极管，其负极与第一NMOS元件的衬底相连，其正极与所述接地端相连。所述电路还包括：第二NMOS元件，它用作保护用场效应管， 并且其源极连接所述接地端，其栅极连接所述电源，其漏极和衬底连接所述第一NMOS元件的衬底。
附图说明
为使贵审查委员能进一步了解本发明的设备及方法设计以及其他目的，兹附以图式详细说明如后：
图1是本发明一较佳实施例的CMOS集成电路图，它使用PMOS场效应管为电源极性反接保护装置；
图2是本发明另一较佳实施例的CMOS集成电路图，它使用NMOS场效应管为电源极性反接保护装置；
图3是未加任何电源极性反接保护装置的常规反相器电路图；
图4是以二极管为电源极性反接保护装置的常规反相器电路图。
具体实施方式
有关本发明提出的具有电源极性反接保护的电路，请参阅图1，它是将本发明应用于CMOS集成电路反相器中的一个较佳实施例，该电路包括：
NMOS场效应管11；PMOS场效应管10，其衬底与寄生二极管12的阴极相连接，寄生二极管12的阳极连接至反相器输出端OUT，另一寄生二极管13的阳极连接至前述NMOS场效应管11的源极及接地端，其阴极连接至反相器输出端OUT；
保护用PMOS场效应管14，其源极连接至电源VDD及前述PMOS场效应管10的源极，其栅极接至接地端，该保护用PMOS晶体14的漏极及衬底连接至前述寄生二极管12的阴极和PMOS场效应管10的衬底。
在电源极性正常的状态下，反相器可正常动作。保护用PMOS场效应管14呈现导通状态，因而前述寄生二极管12和13均呈逆向偏压状态，与一般反相器的动作相同。一旦发生电源极性反接，即原电源端反接为接地端，原接地端反接为电源端，那么因保护用PMOS场效应管14的栅极转接至电源端，所以保护用PMOS场效应管14立即呈截止状态。如此一来，前述寄生二极管12和13与电源及接地端形成断路状态。由此，有效地避免了因寄生二极管12和13顺向导通而烧毁电路元件。
请参阅图2，该图示出了将本发明应用于CMOS集成电路反相器中的另一较佳实施例，该电路包括：
NMOS场效应管11；PMOS场效应管10，其衬底与寄生二极管12的阴极相连接，寄生二极管12的阳极连接至反相器输出端OUT，另一寄生二极管13的阳极连接至前述NMOS场效应管11的源极及接地端，其阴极连接至NMOS场效应管15的衬底；
保护用NMOS场效应管15，其源极连接至接地端及前述NMOS场效应管11的源极，其栅极接至电源VDD，该保护用NMOS场效应管15的漏极及衬底连接至前述寄生二极管13的阴极和NMOS场效应管11的衬底。
在电源极性正常的状态下，反相器正常动作。保护用NMOS场效应管15呈导通状态，因而前述寄生二极管12和13均呈现逆向偏压状态，与一般反相器的动作相同。一旦发生电源极性反接，因保护用NMOS场效应管15的栅极转接至接地端，所以保护用NMOS场效应管15立即呈截止状态。如此一来，前述寄生二极管12和13与电源及接地端形成断路状态。由此，有效地避免了因寄生二极管12和13顺向导通而烧毁电路元件。
再者，当本发明以集成电路制程实施时，前述保护用场效应管与电路中其他场效应管同时产生，故可减少整体电路的制造成本。同时，实际使用时，亦不无需外接其他保护元件而使体积加大。再者，当保护用场效应管处于导通状态时，仅须一微小的偏压电流，这可避免消耗过多功率。此外，本发明亦可应用于诸如NAND、NOR、Inverter、FlipFlop等各种数字电路、模拟电路以及超大型集成电路中，其应用方法如同应用于上述反相器的实施例所述，亦即将被保护电路中的PMOS元件的衬底通过一栅极接地的保护用PMOS场效应管连接至电源端；或将被保护电路中的NMOS元件的衬底通过一栅极接电源端的保护用NMOS场效应管连接至接地端。
综上所述，本发明可有效地避免电源极性反接对电路所产生的伤害，相比于现有的保护装置，本发明具备显著的功效增进，实为一极具产业利用价值的发明创造。因此，本发明符合发明专利条件，爰依法具文提出申请。
Claims (3)
1.一种具有电源极性反接保护的电路，所述电路包括：
NMOS元件，其栅极与一输入端相连，其源极与一接地端相连，其漏极与一输出端相连；
第一PMOS元件，其栅极与所述输入端相连，其源极与一电源相连，其漏极与所述输出端相连；
第一寄生二极管，其负极与第一PMOS元件的衬底相连，其正极与所述NMOS元件的漏极相连；
第二寄生二极管，其负极与所述NMOS元件的漏极相连，其正极与所述接地端相连；
其特征在于，所述电路还包括：第二PMOS元件，它用作保护用场效应管，并且其源极连接至所述电源，其栅极连接所述接地端和所述NMOS元件的衬底，其漏极和衬底连接所述第一PMOS元件的衬底。
2.一种具有电源极性反接保护的电路，所述电路包括：
第一NMOS元件，其栅极与一输入端相连，其源极与一接地端相连，其漏极与一输出端相连；
PMOS元件，其栅极与所述输入端相连，其源极与一电源相连，其漏极与所述输出端相连；
第一寄生二极管，其负极与所述PMOS元件的衬底和所述电源相连，其正极与第一NMOS元件的漏极相连；
第二寄生二极管，其负极与第一NMOS元件的衬底相连，其正极与所述接地端相连；
其特征在于，所述电路还包括：第二NMOS元件，它用作保护用场效应管，并且其源极连接所述接地端，其栅极连接所述电源，其漏极和衬底连接所述第一NMOS元件的衬底。
3.如权利要求1或2所述的具有电源极性反接保护的电路，其特征在于，所述电路为集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001350862A CN1146110C (zh) | 2000-11-30 | 2000-11-30 | 具有电源极性反接保护的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001350862A CN1146110C (zh) | 2000-11-30 | 2000-11-30 | 具有电源极性反接保护的电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1355607A CN1355607A (zh) | 2002-06-26 |
| CN1146110C true CN1146110C (zh) | 2004-04-14 |
Family
ID=4596548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001350862A Expired - Fee Related CN1146110C (zh) | 2000-11-30 | 2000-11-30 | 具有电源极性反接保护的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1146110C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012793B2 (en) * | 2002-12-06 | 2006-03-14 | Delta Electronics, Inc. | Power converter with polarity reversal and inrush current protection circuit |
| CN100433483C (zh) * | 2004-01-09 | 2008-11-12 | 中国科学院电工研究所 | 电动汽车电机驱动控制系统主回路反接保护电路 |
| CN102638034A (zh) * | 2012-04-01 | 2012-08-15 | 杭州科岛微电子有限公司 | 电源反接保护高压电路 |
| DE102012222895A1 (de) * | 2012-12-12 | 2014-06-12 | Robert Bosch Gmbh | Schutzschaltung |
| CN111600594B (zh) * | 2020-05-22 | 2023-08-01 | 赛卓电子科技(上海)股份有限公司 | 一种带接反保护的电平转换电路 |
| CN111827825A (zh) * | 2020-06-15 | 2020-10-27 | 上海驰助汽车零部件有限公司 | 一种内置ecu的汽车尾门开合伸缩杆 |
-
2000
- 2000-11-30 CN CNB001350862A patent/CN1146110C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1355607A (zh) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI517511B (zh) | 保護電路及具有保護電路的電子裝置 | |
| US11876089B2 (en) | Electrostatic discharge (ESD) protection for CMOS circuits | |
| US20090086393A1 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
| CN109286181A (zh) | 电源钳位esd保护电路 | |
| KR20010102167A (ko) | 개선된 ｅｓｄ 다이오드 구조 | |
| CN1146110C (zh) | 具有电源极性反接保护的电路 | |
| CN110198029A (zh) | 一种芯片电源过压及反接保护电路及方法 | |
| JP2001244418A (ja) | 半導体集積回路装置 | |
| JPS5877326A (ja) | Ｆｅｔドライバ回路 | |
| JP2004087765A (ja) | 静電気放電保護回路 | |
| JP6784820B2 (ja) | Ｅｓｄ保護回路 | |
| CN1043388C (zh) | Cmos技术中集成电路极性颠倒的保护装置 | |
| KR100445775B1 (ko) | 복수의 다이오드를 케스케이드 접속하여 이루어진 반도체장치 | |
| JP2010225930A (ja) | Ｅｓｄ保護回路 | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| TWI596856B (zh) | 電路系統 | |
| CN114400993A (zh) | 一种具有双向过压保护的模拟开关电路 | |
| CN101047379A (zh) | 输入输出端口电路 | |
| JP2000082946A (ja) | Ｈブリッジ回路 | |
| US6043968A (en) | ESD protection circuit | |
| CN1295787C (zh) | 闸流体结构及具有该闸流体结构的过电压保护装置 | |
| KR100327429B1 (ko) | 이에스디(ｅｓｄ) 보호회로 | |
| KR100735629B1 (ko) | 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로 | |
| CN111446691B (zh) | 暂态电压抑制元件 | |
| KR100884981B1 (ko) | 반도체 소자의 바이패스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040414 Termination date: 20161130 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |