CN2511046Y - 用于石英振荡器的高噪声免役力低功率装置 - Google Patents
用于石英振荡器的高噪声免役力低功率装置 Download PDFInfo
- Publication number
- CN2511046Y CN2511046Y CN 01204663 CN01204663U CN2511046Y CN 2511046 Y CN2511046 Y CN 2511046Y CN 01204663 CN01204663 CN 01204663 CN 01204663 U CN01204663 U CN 01204663U CN 2511046 Y CN2511046 Y CN 2511046Y
- Authority
- CN
- China
- Prior art keywords
- noise
- power
- service
- exempting
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
一种用于石英振荡器的高噪声免役力低功率装置,包括振荡增益级10、中继放大级20、高频噪声滤除级30、输出缓冲级40及电源噪声滤除级50。由石英晶体连接到振荡增益级10产生时脉讯号,然后经电路处理后,从输出缓冲级40输出具有高驱动力且无噪声的时脉讯号。本实用新型以低功率消耗的电路产生时脉讯号,并且滤除经由电源端、接地端及讯号端而偶合至时脉讯号的噪声,输出具有高驱动能力与无噪声的时脉讯号。
Description
本实用新型涉及一种高噪声免役力低功率装置,特别是关于应用于石英振荡器的时脉讯号处理的高噪声免役力低功率装置,该装置能够产生时脉讯号,省电,并且将时脉讯号的噪声滤除,输出一具高驱动负载能力及无噪声的时脉讯号。
传统时脉讯号缓冲装置,如图7所示,其主要是由一个时脉振荡增益60及一个输出缓冲级70所组成,图7的装置若应用在一高接脚数或高闸数的芯片时,当输出缓冲级70在切换状态,或核心逻辑时钟讯号在过渡状态时,会往往产生很大的噪声,这个噪声会偶合至电源端(PWR)及接地端(GND),或其它的讯号线上,造成传统时脉讯号缓冲电路所输出的时脉包含该噪声,影响其它电路的正常运作,甚至引起当机的发生。
另一方面,图7的装置在输出缓冲级70在切换状态时,在切换的某一时间点上,会发生输出缓冲级70的两个MOS晶体管同时被导通的情形,出现暂时性很大的短接电流,通过于两个MOS晶体管,这使得传统时脉讯号缓冲电路造成无谓的电源消耗,而无法提供给节电的装置应用。
随着电子科技的进步,类似如个人助理器(PDA)的掌上型电子装置,必须满足体积的轻薄短小及装置需具备耗电少,及抗噪声。因此,传统时脉讯号缓冲电路无法达到要求,产业上对于具有高噪声免役力及低功率的时脉讯号缓冲电路存在殷切的须求。
本实用新型的目的是为提供一种用于石英振荡器的高噪声免役力低功率装置,其具有滤除噪声及省电操作的装置,可以满足掌上型电子装置的要求。
本实用新型所述的用于石英振荡器的高噪声免役力低功率装置,包括:一振荡增益级,其包含一个连接石英晶体由MOS晶体管组成的反相器、及复数个串联该反相器的限流电阻及一个串联该反相器的电压压降器;一个连接时脉输入级的中继放大级,其包含用于放大讯号至高位准电压的MOS晶体管放大器;一个连接中继放大级的高频噪声滤除级,其包含一个由MOS晶体管组成的第一高频噪声滤除器、一个由MOS晶体管组成的第二高频噪声滤除器、及一个连接该第二高频噪声滤除器的时间延迟器;一个连接高频噪声滤除级的输出缓冲级,其包含不在同一时间上同时被导通的一对MOS晶体管,其中该对MOS晶体管连接该时间延迟器,及该对MOS晶体管用于放大已滤除高频噪声的时脉讯号;一个连接电源的电源噪声滤除级,用于滤除电源噪声,及将经滤除电源噪声的电源连接至振荡增益级及中继放大级。
其中该振荡增益级的反相器,是由并联的一个PMOS晶体管及一个NMOS晶体管所组成。
其中该限流电阻至少包含一组并联的一个电阻及一个开关,其中藉由导通或截止该开关,以获得适当的电阻值。
其中该开关是为MOS晶体管。
其中该电压压降器是由一个或多个的PMOS晶体管或NMOS晶体管所组成,其中该PMOS晶体管或NMOS晶体管的汲极连接闸极,由该PMOS晶体管或NMOS晶体管的临界电压产生适当的电压降。
其中该中继放大级,是由并联的一个PMOS晶体管及一个NMOS晶体管所组成。
其中该第一高频噪声滤除器及第二高频噪声滤除器,是由各自所分别并联一个PMOS晶体管及一个NMOS晶体管所组成。
其中该时间延迟器为一电阻。
其中该时间延迟器,是由并联的一个PMOS晶体管及一个NMOS晶体管所组成。
其中该输出缓冲级是由一个PMOS晶体管及一个NMOS晶体管所组成。
其中该电源噪声滤除级,是由串联的电阻及电容所组成。
本实用新型所述的用于石英振荡器的高噪声免役力低功率装置,优点是以低功率消耗的电路,产生时脉讯号,并且滤除经由电源端、接地端及讯号端而偶合至时脉讯号的噪声,输出具有高驱动能力与无噪声的时脉讯号。本实用新型具有良好的滤除噪声及省电功能,可以满足掌上型电子装置的要求。
图1为本实用新型的电路原理图;
图2为对应于图1所示电路原理的较佳实施例;
图3A为图2的限流电阻的较佳实施例;
图3B为图2的限流电阻另一较佳实施例;
图3C至图3F为图2的电压压降器V11的较佳实施例;
图4A为图2的时间延迟器33的较佳实施例;
图4B为图2的时间延迟器33另一较佳实施例;
图5的A、B为电源端或接地端噪声滤除前后的波形图;
图6的A与B、C为滤除讯号端的噪声的波形图;
图7为传统时脉讯号缓冲电路。
图中,
10 振荡增益级 50 电源噪声滤除级
20 中继放大级 60 传统的时脉输入级
30 高频噪声滤除级 70 传统的输出缓冲级
40 输出缓冲级
下面结合附图所示的实施例对本实用新型作进一步说明:
图1为本实用新型的电路原理图,图2为对应于图1所示电路原理图的较佳实施例。本实用新型的电路结构如图1所示,包括振荡增益级10、中继放大级20、高频噪声滤除级30、输出缓冲级40、及电源噪声滤除级50,其中由石英晶体连接到振荡增益级10产生时脉讯号,然后经本实用新型的电路处理后,从输出缓冲级40输出具有高驱动力且无噪声的时脉讯号,所输出的时脉讯号用以供应至其它后级的电路(图未显示)。图2为图1的较佳实施例,在图2的振荡增益级10是由MOS晶体管mp11、mn11组成的反相器及复数个串联该反相器的限流电阻R11、R12及一个串联该反相器的电压压降器V11等所组成,石英晶体分别连接至PMOS mp11的闸极及NMOSmn11的闸极与PMOS mp11的汲极及NMOS mn11的源极。电压压降器V11及限流电阻R11、R12的作用目的是藉由调整压降值及限流电阻值,使得可以改变通过MOS晶体管mp11、mn11的电流大小,让通过MOS mp11、mn11的电流大小在耗电最小的情形亦能正常的操作,此部分的说明将于下文再予详述。上述的限流电阻R11、R12其较佳实施例如图3A及图3B所示,其至少包含一组并联的一个电阻及一个开关,其中藉由导通或截止该开关,以获得适当的电压压降值,其中该开关可以利用MOS晶体管实施或一般的手动式ON/OFF开关。上述的电压压降器V11其较佳实施例如图3C至图3F所示,其利用PMOS晶体管或NOMOS晶体管的临限(THRESHOLD)压降产生,电压压降器V11是由一个或多个的PMOS晶体管或NMOS晶体管所组成,其中该PMOS晶体管或NMOS晶体管的汲极连接闸极,由该PMOS晶体管或NMOS晶体管的临界电压产生适当的电压降。
图2的中继放大级20主要由用于放大讯号至高位准电压的MOS晶体管放大器mp21、mn21及限流电阻R21、R22等所组成。其中在PMOS mp21的闸极及NMOS mn21的闸极连接振荡增益级所输出的时脉讯号。
图2的高频噪声滤除级30包含一个由MOS组成的第一高频噪声滤除器31、一个由MOS组成的第二高频噪声滤除器32、及一个连接该第二高频噪声滤除器的时间延迟器33。其中第一高频噪声滤除器31是由并联的PMOSmp311及NMOS mm311所组成,且第二高频噪声滤除器32是由并联的PMOSmp321及NMOS mm321所组成。图4A为时间延迟器33的较佳实施例,是为一电阻R331,或为图4B所显示的由并联的一个PMOS mp331及一个NMOS mn331所组成的时间延迟器33。其中第一高频噪声滤除器31的PMOS mp311的闸极及NMOS mn311的闸极连接中继放大级20所输出的时脉讯号。
图2的输出缓冲级40的较佳实施例,是由不在同一时间上同时被导通的一个PMOS mp41及一个NMOS mn41所组成,其中PMOS mp41的闸极与NMOSmn41的闸极分别连接高频噪声滤除级30的时间延迟器33的两端,如此可防止上所述的传统时脉讯号缓冲电路,同时导通两个MOS晶体管的情形,并且PMOS mp41和NMOS mn41用于放大由高频噪声滤除级30所输出的时脉讯号,使其具有高驱动力能够推动其它的后级电路(图未显示)。
图2的电源噪声滤除级50的较佳实施例,是由串联的电阻R51、R52及电容C51所组成的RC滤波器。电源噪声滤除级50是将经滤除电源噪声的电源连接至振荡增益级10及中继放大级20。
以MOS晶体管所组成的电路,计算其所消耗功率的电学物理公式为P=CV2f,其中P为消耗的功率值,C为负载电容值,f为讯号频率值,V为讯号peak to peak swing voltage(摆动电压)的摆动电压值。因为本实用新型振荡增益级10的电压压降器V11,藉由调整电压压降器V11的最佳电压降,且同时满足振荡增益级10可正常的操作下,使得振荡增益级10的MOS mp11、mn11组成的反相器,其时脉讯号的摆动电压值降低至最佳值,由于摆动电压值是以平方的数学关系影响消耗的功率值P,所以能够获至极大的省电效果。另一方面,藉由本实用新型输出缓冲级40的不在同一时间上同时被导通的PMOS mp41及NMOS mn41,使得时脉讯号在过渡状态时,及PMOS mp41及NMOS mn41在切换状态时,不会产生通过PMOS mp41及NMOS mn41的短接电流,因此能够获得省电的效果。
如图5所示,经由电源端及接地端的噪声71,其能够被本实用新型的电源噪声滤除级50所滤除,而提供经滤除电源噪声的电源72连接至振荡增益级10及中继放大级20。
如图6所示,经由讯号端Vn1、Vn2、Vn3的噪声81,能够被本实用新型的高频噪声滤除级30所滤除,而在Vn4与Vn5输出无噪声的时脉讯号82,再经输出缓冲级40的放大,输出无噪声的时脉讯号83。
本实用新型上述较佳实施例,并非用以限定本实用新型,任何在不脱离本实用新型的范围所作各种的更动,均属本实用新型的保护范围。
Claims (11)
1.一种高噪声免役力低功率装置,其特征在于:包括
一振荡增益级,其包含一个连接石英振荡器的时脉讯号由MOS晶体管组成的反相器及复数个串联该反相器的限流电阻及一个串联该反相器的电压压降器;
一个连接振荡增益级的中继放大级,其包含用于放大讯号至高位准电压的MOS晶体管放大器;
一个连接中继放大级的高频噪声滤除级,其包含一个由MOS晶体管组成的第一高频噪声滤除器、一个由MOS晶体管组成的第二高频噪声滤除器及一个连接该第二高频噪声滤除器的时间延迟器;
一个连接高频噪声滤除级的输出缓冲级,其包含不在同一时间上同时被导通的一对MOS晶体管,其中该对MOS晶体管连接该时间延迟器及该对MOS晶体管用于放大已滤除高频噪声的时脉讯号;
一个连接电源的电源噪声滤除级,用于滤除电源噪声及将经滤除电源噪声的电源连接至振荡增益级及中继放大级。
2.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该振荡增益级的反相器,是由并联的一个PMOS晶体管及一个NMOS晶体管所组成。
3.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该限流电阻至少包含一组并联的一个电阻及一个开关,其中藉由导通或截止该开关,以获得适当的电阻值。
4.如权利要求3所述的高噪声免役力低功率装置,其特征在于:其中该开关为MOS晶体管。
5.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该电压压降器是由一个或多个的PMOS晶体管或NMOS晶体管所组成,其中该PMOS晶体管或NMOS晶体管的汲极连接闸极。
6.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该中继放大级,是由并联的一个PMOS晶体管及一个NMOS晶体管所组成。
7.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该第一高频噪声滤除器及第二高频噪声滤除器,是由各自所分别并联一个PMOS晶体管及一个NMOS晶体管所组成。
8.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该时间延迟器为一电阻。
9.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该时间延迟器,是由并联的一个PMOS晶体管及一个NMOS晶体管所组成。
10.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该输出缓冲级是由一个PMOS晶体管及一个NMOS晶体管所组成。
11.如权利要求1所述的高噪声免役力低功率装置,其特征在于:其中该电源噪声滤除级,是由串联的电阻及电容所组成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01204663 CN2511046Y (zh) | 2001-02-28 | 2001-02-28 | 用于石英振荡器的高噪声免役力低功率装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01204663 CN2511046Y (zh) | 2001-02-28 | 2001-02-28 | 用于石英振荡器的高噪声免役力低功率装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2511046Y true CN2511046Y (zh) | 2002-09-11 |
Family
ID=33625845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01204663 Expired - Lifetime CN2511046Y (zh) | 2001-02-28 | 2001-02-28 | 用于石英振荡器的高噪声免役力低功率装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2511046Y (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103098372A (zh) * | 2010-08-24 | 2013-05-08 | 马维尔国际贸易有限公司 | 低噪声cmos环型振荡器 |
CN105897164A (zh) * | 2014-05-09 | 2016-08-24 | 北京同方微电子有限公司 | 一种宽电源、高稳定性的石英晶体振荡电路 |
-
2001
- 2001-02-28 CN CN 01204663 patent/CN2511046Y/zh not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103098372A (zh) * | 2010-08-24 | 2013-05-08 | 马维尔国际贸易有限公司 | 低噪声cmos环型振荡器 |
US9148131B2 (en) | 2010-08-24 | 2015-09-29 | Marvell World Trade Ltd. | Inverter cell for a ring oscillator |
CN103098372B (zh) * | 2010-08-24 | 2016-03-02 | 马维尔国际贸易有限公司 | 低噪声cmos环型振荡器 |
CN105897164A (zh) * | 2014-05-09 | 2016-08-24 | 北京同方微电子有限公司 | 一种宽电源、高稳定性的石英晶体振荡电路 |
CN105897164B (zh) * | 2014-05-09 | 2019-01-18 | 紫光同芯微电子有限公司 | 一种宽电源、高稳定性的石英晶体振荡电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1143314C (zh) | 降低输入电压/降低输出电压的三态缓冲器及其方法 | |
CN1531201A (zh) | 将差分模式信号转换为单端信号之低待机电流消耗电路 | |
WO2008008151A3 (en) | Bulk acoustic wave filter with reduced nonlinear signal distortion | |
CN1695100A (zh) | 具有表体偏压的负充电泵 | |
JP3759643B2 (ja) | Cmosインバータ回路 | |
CN1182230A (zh) | 双模振荡器电路 | |
WO2003100968A3 (en) | Active common mode emi filter, including series cascaded filter with reduced power dissipation and transistor voltage rating | |
CN2511046Y (zh) | 用于石英振荡器的高噪声免役力低功率装置 | |
CN111740727A (zh) | Mos驱动电路和集成电路芯片 | |
CN1419738A (zh) | 振荡电路 | |
CN1156986C (zh) | 电源电路 | |
US6359489B1 (en) | Clock signal generation and buffer circuit having high noise immunity and low power consumption | |
CN101212221B (zh) | 超低功耗集成电路中的缓冲器 | |
WO2001022591A1 (en) | Two-stage muller c-element | |
CN115459720A (zh) | 音频功放电路及其占空比调制电路和噪音抑制电路 | |
CN1152464C (zh) | 采用电压补偿的直流/直流开关电源软启动电路 | |
CN102832807A (zh) | 用于电荷泵中的电流控制电路 | |
CN1332518A (zh) | 放大器 | |
EP1427100A4 (en) | pre-amplification | |
EP1160983B1 (en) | Differential type logic circuit | |
CN112332824B (zh) | 具有缓冲结构的驱动电路以及集成电路 | |
CN214851133U (zh) | 一种差分晶体振荡器电路 | |
JP2004104553A (ja) | 圧電発振器 | |
JP3516569B2 (ja) | 出力回路 | |
WO1995022204A1 (en) | High-speed solid state buffer circuit and method for producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20110228 Granted publication date: 20020911 |