CN103098372B - 低噪声cmos环型振荡器 - Google Patents

低噪声cmos环型振荡器 Download PDF

Info

Publication number
CN103098372B
CN103098372B CN201180040936.1A CN201180040936A CN103098372B CN 103098372 B CN103098372 B CN 103098372B CN 201180040936 A CN201180040936 A CN 201180040936A CN 103098372 B CN103098372 B CN 103098372B
Authority
CN
China
Prior art keywords
resistor
inverter
transistor
circular type
type shaker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180040936.1A
Other languages
English (en)
Other versions
CN103098372A (zh
Inventor
郭振东
明军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103098372A publication Critical patent/CN103098372A/zh
Application granted granted Critical
Publication of CN103098372B publication Critical patent/CN103098372B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Abstract

公开了一种反相器单元设计，包括第一晶体管和第二晶体管以及第一电阻器和第二电阻器。在所公开的实施例中，第一电阻器连接至第一晶体管的源极而第二电阻器连接至第二晶体管的源极。第一电阻器和第二电阻器被配置用于连接至相应的第一和第二电压电势。反相器单元可以配置成环型振荡器。晶体振荡器可以包括根据本公开的反相器单元。

Description

低噪声CMOS环型振荡器
相关申请的交叉引用
本公开要求2010年8月24日提交的美国临时申请No.61/376,391的优先权，该临时申请的内容在此出于所有目的通过引用整体并入本文。
技术领域
本发明涉及振荡器电路，并且具体而言涉及低噪声CMOS环型振荡器。
背景技术
除了本文另有指示，否则在本节中描述的方案并非是本申请权利要求书的现有技术，并且并不因为包括在本节中而被承认为现有技术。
互补型金属氧化物半导体(CMOS)环型振荡器被广泛用于锁相环(PLL)电路中。PLL通常用于时钟和数据恢复、频率合成、时钟生成电路系统等。在各种类型的CMOS环型振荡器中，基于反相器的单端或差分环型振荡器被认为是有效的，并且经常是所选择的环型振荡器设计。
图1示出了基于三级反相器的环型振荡器100的示意图。环型振荡器100包括以级联方式连接的三个反相器102a、102b和102c的链。最后一个反相器102c的输出反馈回第一反相器102a的输入。基于反相器的环型振荡器可以由任何奇数个反相器构建。
图1A是可以用于图1中所示的环型振荡器100的反相器102a、102b和102c的典型反相器单元102的电路图。反相器单元102包括第一晶体管122和第二晶体管124。晶体管122和124可以是场效应晶体管(FET)。各个晶体管122和124的栅极G连接至反相器单元112的输入端子Vin。各个晶体管122和124的漏极D连接至反相器单元102的输出端子VOUT。晶体管122的源极S配置用于连接至第一电压电势，例如VSS。晶体管124的源极S配置用于连接至第二电压电势，例如VDD。
随着半导体制造工艺继续收缩并且对于更高切换速度的要求继续增加，使用逐渐减小的器件尺寸以便维持功耗的合理水平来设计基于反相器的环型振荡器。随着器件尺度减小，环型振荡器中的器件噪声变得显著。在大多数电子器件中出现的一种类型的噪声(称为“闪烁噪声”)在低频时占据主导。对于使用深亚微米工艺(例如45nm工艺或30nm工艺)的基于反相器的环型振荡器器件而言，闪烁噪声可以在高至约10MHz至20MHz的频率时占优。对于10MHz至20MHz的转角频率之上的频率而言，“热噪声”往往占优。对于以1MHz至10MHz运行的电路应用而言，闪烁噪声是占优噪声源，并且可以在环型振荡器的输出信号中显示自身为相位噪声(频率域)或抖动(时域)。
发明内容
根据所公开的一些实施例，环型振荡器包括以级联方式连接的多个反相器单元。各个反相器单元的输出端连接至另一反相器单元的输入端。各个反相器单元包括用于连接至相应第一电压电势和第二电压电势的第一电阻器和第二电阻器。环型振荡器的输出是具有如下频率的振荡器信号，该频率至少基于第一电阻器和第二电阻器的电阻值。
在一些实施例中，每个反相器单元包括第一晶体管和第二晶体管。第一晶体管和第二晶体管的源极分别连接至第一电阻器和第二电阻器。
在一些实施例中，每个反相器单元还包括连接至第一晶体管和第二晶体管的电容器。
在一个实施例中，锁相环包括根据本公开的环型振荡器。在另一实施例中，分频器电路包括根据本公开的环型振荡器。
下面的具体描述和所附附图提供对本发明的本质和优势的更佳理解。
附图说明
图1示出环型振荡器。
图1A显示反相器单元的细节。
图2和图2A显示根据本公开的反相器单元的细节。
图3、图3A和图3B示出了根据本公开原理的环型振荡器的一些实施例。
图4和图4A示出了根据本公开原理的晶体振荡器的一些实施例。
图5是根据本公开的锁相环的框图。
图6是根据本公开的分频器电路的框图。
具体实施方式
在下面的描述中，出于说明的目的，阐述了众多示例和特定细节，以便提供对本发明的彻底理解。然而，对于本领域技术人员显然的是由权利要求书限定的本发明可以单独包括在这些示例中一些特征或全部特征，或包括与下面描述的一些或其它特征结合的特征，并且还可以包括本文描述的特征和概念的等同和修改。
参见图2，根据本公开的一些实施例的反相器单元202包括第一晶体管M1和第二晶体管M2、以及第一电阻器R1和第二电阻器R2。晶体管M1和M2可以是FET，例如金属氧化物半导体FET(MOSFET)。在一个实施例中，晶体管M1是N沟道MOSFET，而晶体管M2是P沟道MOSFET。当然可以理解，可以运用用于M1和M2的晶体管类型的其它一些组合。
反相器单元202的输入端子Vin连接至每个晶体管M1和M2的栅极G。反相器单元202的输出端子VOUT连接至每个晶体管M1和M2的漏极D。晶体管M1的源极S连接至电阻器R1的第一端子212。电阻器R1的第二端子214可以连接至第一电源轨222，该第一电源轨222配置用于连接至第一电压电势，例如VSS。晶体管M2的源极S连接至电阻器R2的第一端子216。电阻器R2的第二端子218可以连接至第二电源轨224，该第二电源轨224配置用于连接至第二电压电势，例如VDD。
图3示出了环型振荡器300的一个实施例，环型振荡器300包括图2中所示形式的反相器单元302a、302b和302c。在一些实施例中，反相器单元302a、302b和302c以级联方式连接。因此，单元302a的输出VOUT被馈送进单元302b的输入端Vin。单元302b的输出VOUT被馈送进单元302c的输入端Vin。单元302c的输出VOUT被馈送进单元302a的输入端Vin。每个单元302a、302b和302c的电阻器R1和R2可以连接至相应的电源轨322和324以向环型振荡器300提供功率。电源轨322和324继而可以处于相应的第一电压电势和第二电压电势(例如VSS和VDD)。在一些实施例中，环型振荡器300可以包括附加的单元。例如，图3A示出了更为普遍的环型振荡器设计300’，其包括一些数目的级302a至302n，而非是图3中所示的三级。级302a至302n的数目可以是奇数或是偶数。
图3中所示的环型振荡器300可以在端子304处输出振荡信号304a。电阻器R1和R2可以根据电阻器退化(degeneration)效应衰减输出信号304a中的闪烁噪声(相位噪声)的水平。尽管输出信号304a是振荡的，但是它的形状对于环型振荡器300在其中使用的电子电路的使用而言可能并不足够。例如，输出信号304a可能不是适当形成的方(例如矩形)波或不是适当形成的正弦波。因此，可以使用附加的电路系统以产生合适的波形。例如，输出信号304a可以由缓冲器进一步处理，该缓冲器可以基于所接收的输出信号而输出适当形成的方波。
参见回图1和图1A，环型振荡器100的输出信号的频率取决于环型振荡器的设计的各个方面。例如，包括环型振荡器100的反相器级的数目影响频率。频率将随着反相器级的数目增加而降低，这是因为每个附加的反相器将向沿着反相器链加入信号的传播延迟，并且因此输出信号在HI和LO逻辑电平之间的切换的频繁程度。
包括环型振荡器100的反相器的跨导(gm)是影响环型振荡器的输出信号的频率的另一因素。CMOS反相器的跨导依赖于构成该CMOS反相器的晶体管的器件尺寸。参见例如图1A所示的反相器单元102，FET晶体管124的器件尺寸典型地由其沟道尺度指定，该沟道尺度表达为比率W/L，其中W是FET沟道宽度(W)而L是FET沟道长度。图1A显示了反相器102的FET晶体管122和124的典型沟道尺度。例如，晶体管122可以具有600/100的沟道尺度，而晶体管124可以具有1200/100的沟道尺度。跨导还影响操作期间的每个反相器中的功耗，并且因此影响环型振荡器100的整体功耗。
现在参见图2和图3，根据本公开的一些实施例，图2中所示反相器202的跨导不仅取决于FET晶体管M1和M2的沟道尺度，还取决于电阻器R1和R2的尺寸。假设包括环型振荡器300的反相器302a、302b和302c被设计成具有与图1A所示的反相器102的设计基本上相同的跨导。例如，图2中所示的具体反相器设计的跨导与图1A中所示的反相器102的设计的跨导基本相同，其中FET晶体管M1的沟道尺度是1200/500，FET晶体管M2的沟道尺度是2400/50，并且每个电阻器R1和R2是600Ω。在其他一些实施例中，电阻器R1和R2可以具有不同的电阻值。假设反相器302a、302b和302c使用图2的反相器设计。由于环型振荡器300也是如同环型振荡器100的三级器件，因此这两个环型振荡器100和300的输出频率和功耗性能几乎相同。然而，环型振荡器300将展现出衰减的闪烁噪声，并且具体而言是减少的相位噪声。
将使用图1A的反相器单元102设计的三级环型振荡器和使用图2的反相器单元202设计的三级环型振荡器的仿真进行比较。两个环型振荡器被设计成产生在吉兆赫兹范围内的输出信号。该仿真已经示出：基于反相器单元202的环型振荡器展现出相比于基于反相器单元102的环型振荡器的、在10MHz情形下的2.5dB相位噪声下降。使用针对3-5GHz输出信号设计的具有更大改进的环型振荡器进行仿真；注意到6dB的相位噪声差。
在一些实施例中，可以增加环型振荡器300中的电阻器退化效应以通过增加环型振荡器中的电阻器R1和R2的尺寸进一步衰减相位噪声。然而，输出信号304a的频率与电阻器R1和R2的电阻成相反关系。因此，增加电阻器R1和R2的电阻以试图进一步衰减相位噪声还将降低输出信号304a的频率。
图2A示出了反相器单元212的实施例，该反相器单元212是图2中所示的反相器单元202的变体，其中每个电阻器R1和R2被设计为1KΩ以提供附加的相位噪声衰减。反相器单元212包括电容器C以补偿可以由于使用更大电阻器R1和R2而造成所得输出信号304a的频率中的减少。在图2A中所示的具体实施例中，电容器C具有10pF的电容。
图3B示出了包括图2A中所示形式的反相器单元312a、312b和312c的环型振荡器310的实施例。单元312a、312b和312c以级联方式连接；例如，单元312a的输出VOUT被馈送进单元312b的输入端Vin。单元312b的输出VOUT被馈送进单元312c的输入端Vin。单元312c的输出VOUT被馈送进单元312a的输入端Vin。在一些实施例中，环型振荡器310可以包括附加的单元。环型振荡器的该实施例的仿真已显示出在降低相位噪声方面的额外1dB改进。
在其它一些实施例中，图2的反相器单元202可以在晶体振荡器设计中使用。反相器单元202本身展现出因电阻器R1和R2提供的电阻器退化效应所致的改进的闪烁噪声性能。因此，运用反相器单元202的基于晶体振荡器设计可以类似地展现出在降低闪烁噪声方面的相似改进。
图4示出了根据本公开的一些实施例的晶体振荡器400。振荡器400包括合适的晶体406。包括电容器C1和C2的pi(π)网络可以用于设置晶体406中的谐振频率。图2中所示形式的反相器402与晶体并联连接。电阻器R与反相器402并联连接，并且用于偏置反相器402以在其线性区域内操作。可以提供振荡器400的输出端子404以便输出由振荡器生成的振荡信号。在其它一些实施例中，图4A中所示的振荡器410可以包括图2A中示出形式的反相器412以获得更多的闪烁噪声衰减，而维持合适的输出频率。
在一些实施例中，图3中的环型振荡器300可以设计成用于在吉兆赫兹范围中操作。图3中的环型振荡器300可以在设计用于在10MHz±5MHz的范围中操作的PLL中使用。在一些实施例中，图3中的环型振荡器300可以设计用于以在闪烁噪声占主导和热噪声占主导的区域之间的转角频率Fc处操作。
如图5所示，根据本发明原理的环型振荡器的公开实施例可以在PLL电路500中体现。相位检测器502接收两个输入：参考输入Fref和来自压控振荡器(VCO)506的输出Fout的反馈。用于相位检测器502的电路系统是熟知的。VCO506包括根据本发明原理的环型振荡器的实施例。在一些实施例中，VCO506包括根据本发明原理的晶体振荡器的一个实施例。相位检测器502的输出经由滤波器504被馈送进VCO506。相位检测器502的输出控制VCO506，从而两个输入Fref和Fout之间的相位差被维持恒定。滤波器504确定PLL电路500的动态性能，诸如PLL电路500响应于VCO506的输出改变的快速程度。
如图6所示，根据本发明原理的环型振荡器可以在频率合成器电路600中体现。频率合成器可以基于PLL电路，例如诸如图5中所绘的PLL电路。因此，相位检测器602接收两个输入：参考输入Fref和基于VCO606的输出Fout的反馈。VCO606包括根据本发明原理的环型振荡器的一个实施例。在一些实施例中，VCO606包括根据本发明原理的晶体振荡器的一个实施例。可编程除以n(divide-by-n)网络608接收两个输入：来自VCO606的输出Fout和计数器N，并且输出被馈送进相位检测器602的信号相位检测器602的输出经由滤波器604被馈送至VCO606。相位检测器602的输出控制VCO606，从而两个输入Fref和Fout’之间的相位差被维持恒定。滤波器604确定PLL电路600的动态性能，诸如PLL电路600响应于VCO606的输出改变的快速程度。
如本文说明书和贯穿下面的权利要求书中所使用的那样，“一”、“一个”和“一种”包括复数参考，除非上下文明确指示其它情形。此外，如本文说明书和贯穿下面的权利要求书中所用的那样，“在......中”包括“在......中”和“在......上”，除非上下文明确指示其它情形。
上面的描述示出了本发明的各种实施例以及本发明的各个方面如何可以实现的示例。上面的示例和实施例不应该被认为是唯一的实施例，而是被展示为示出如下面的权利要求书所限定的本发明的变通和优势。基于上面的公开内容和下面的权利要求书，其它一些布置、实施例、实现方式和等同物对于本领域技术人员显然，并且在不偏离权利要求书限定的本发明的精神和范围的前提下可以被运用。

Claims (8)

1.一种环型振荡器，包括：
以级联方式连接的多个反相器，其中每个反相器的输出端连接至另一反相器的输入端；以及
输出端子，其配置成输出具有频率的振荡信号，
其中所述多个反相器中的每个反相器包括：
第一晶体管；
具有第一端和第二端的第一电阻器，其中所述第一电阻器的所述第一端直接连接到所述第一晶体管的源极，并且其中所述第一电阻器的所述第二端直接连接到第一电压电势；
第二晶体管；
具有第一端和第二端的第二电阻器，其中所述第二电阻器的所述第一端直接连接到所述第二晶体管的源极，并且其中所述第二电阻器的所述第二端直接连接到第二电压电势，使得所述第一电阻器、第一晶体管、第二晶体管和第二电阻器形成串联；以及
具有第一端和第二端的电容器，其中所述电容器的所述第一端直接连接到以下的每个：(i)所述第一晶体管的所述源极以及(ii)所述第一电阻器的所述第一端，并且其中所述电容器的所述第二端直接连接到以下的每个：(i)所述第二晶体管的所述源极以及(ii)所述第二电阻器的所述第一端，使得所述电容器与所述第一晶体管和所述第二晶体管并联连接，并且与所述第一电阻器和所述第二电阻器串联连接，
其中所述振荡信号的所述频率至少基于：(i)所述第一电阻器的电阻值和(ii)所述第二电阻器的电阻值。
2.根据权利要求1所述的环型振荡器，其中所述第一晶体管的栅极和所述第二晶体管的栅极连接至所述多个反相器的相应一个反相器的输入端，
其中所述第一晶体管的漏极和所述第二晶体管的漏极连接至所述多个反相器的相应一个反相器的输出端。
3.根据权利要求1所述的环型振荡器，其中所述环型振荡器的闪烁噪声取决于所述第一电阻器的所述电阻值和所述第二电阻器的电阻值。
4.根据权利要求1所述的环型振荡器，其中所述电容器增加所述环型振荡器的操作频率。
5.根据权利要求1所述的环型振荡器，其中所述多个反相器包括第一反相器和最后一个反相器，并且其中所述最后一个反相器的输出端连接至所述第一反相器的输入端。
6.根据权利要求1所述的环型振荡器，其中所述第一电压电势与所述第二电压电势不同。
7.一种锁相环，包括根据权利要求1所述的环型振荡器。
8.一种用于操作环型振荡器的方法，该方法包括：
从第一反相器电路生成第一输出；
将所述第一输出馈送进第二反相器电路以生成第二输出；
将所述第二输出馈送进至少第三反相器电路以生成第三输出；
将所述第三输出馈送进第一反相器电路，从而生成所述第一输出；
通过在所述第一反相器、所述第二反相器和所述第三反相器中产生电阻器退化效应来减少所述环型振荡器中的闪烁噪声，
其中在反相器中产生电阻器退化效应包括
经由第一电阻器向所述反相器的第一晶体管提供第一电压电平，所述第一电阻器具有(i)直接连接到第一晶体管的源极的第一端和(ii)直接连接到对应于第一电压电平的第一电源的第二端，以及
经由第二电阻器向所述反相器的第二晶体管提供第二电压电平，所述第二电阻器具有(i)直接连接到第二晶体管的源极的第一端和(ii)直接连接到对应于第二电压电平的第二电源的第二端，使得所述第一电阻器、第一晶体管、第二晶体管和第二电阻器形成串联；以及
使用连接在所述第一电阻器和所述第二电阻器之间的电容器，增加所述环型振荡器的操作频率，其中所述电容器与所述第一晶体管和所述第二晶体管并联连接，并且与所述第一电阻器和所述第二电阻器串联连接。
CN201180040936.1A 2010-08-24 2011-08-18 低噪声cmos环型振荡器 Expired - Fee Related CN103098372B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37639110P 2010-08-24 2010-08-24
US61/376,391 2010-08-24
PCT/US2011/048277 WO2012027199A1 (en) 2010-08-24 2011-08-18 Low noise cmos ring oscillator

Publications (2)

Publication Number Publication Date
CN103098372A CN103098372A (zh) 2013-05-08
CN103098372B true CN103098372B (zh) 2016-03-02

Family

ID=45696361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180040936.1A Expired - Fee Related CN103098372B (zh) 2010-08-24 2011-08-18 低噪声cmos环型振荡器

Country Status (4)

Country Link
US (2) US8624681B2 (zh)
EP (1) EP2609681B1 (zh)
CN (1) CN103098372B (zh)
WO (1) WO2012027199A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624681B2 (en) * 2010-08-24 2014-01-07 Marvell International Ltd. Low noise CMOS ring oscillator
US20140022023A1 (en) * 2012-07-20 2014-01-23 Mediatek Inc. Temperature-insensitive ring oscillators and inverter circuits
US9306577B2 (en) 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit
CN104253587B (zh) * 2013-06-27 2017-10-20 上海东软载波微电子有限公司 晶体振荡器
JP6314673B2 (ja) * 2014-06-11 2018-04-25 富士電機株式会社 半導体装置
US10295583B2 (en) * 2015-04-16 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for measuring flicker noise and method of using the same
CN106788419A (zh) * 2016-11-22 2017-05-31 广东技术师范学院 一种高性能可调谐宽带射频振荡器系统
CN107830940A (zh) * 2017-10-13 2018-03-23 京东方科技集团股份有限公司 一种温度传感器、阵列基板、显示装置
US10886901B1 (en) * 2020-02-14 2021-01-05 Realtek Semiconductor Corp. Low supply voltage ring oscillator and method thereof
JP7229435B2 (ja) * 2020-11-30 2023-02-27 三菱電機株式会社 電圧制御発振器
CN113162616A (zh) * 2021-01-14 2021-07-23 温州大学 一种环形振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358728A (en) * 1979-04-10 1982-11-09 Citizen Watch Company Limited Voltage control circuit responsive to FET propagation time
CN2511046Y (zh) * 2001-02-28 2002-09-11 矽统科技股份有限公司 用于石英振荡器的高噪声免役力低功率装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167747B2 (ja) 1998-04-13 2008-10-22 株式会社ルネサステクノロジ 周波数可変発振回路及びそれを用いた位相同期回路
US6097253A (en) * 1999-02-12 2000-08-01 Pmc-Sierra Ltd. High speed process-controlled transresistance amplifier
US6650191B2 (en) * 2001-09-07 2003-11-18 Texas Instruments Incorporated Low jitter ring oscillator architecture
US7679463B2 (en) * 2004-03-22 2010-03-16 Mobius Microsystems, Inc. Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration
US7268630B2 (en) 2005-04-25 2007-09-11 International Business Machines Corporation Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator
JPWO2007072551A1 (ja) * 2005-12-20 2009-05-28 富士通株式会社 電圧制御リングオシレータ
US7719373B2 (en) * 2006-10-27 2010-05-18 Imec Device and method for generating a signal with predefined transcient at start-up
DE102007023044B4 (de) 2007-05-16 2011-02-10 Texas Instruments Deutschland Gmbh Ringoszillator für PLLs
KR101541733B1 (ko) * 2008-10-09 2015-08-04 삼성전자주식회사 디지털 제어 발진기
US8624681B2 (en) * 2010-08-24 2014-01-07 Marvell International Ltd. Low noise CMOS ring oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358728A (en) * 1979-04-10 1982-11-09 Citizen Watch Company Limited Voltage control circuit responsive to FET propagation time
CN2511046Y (zh) * 2001-02-28 2002-09-11 矽统科技股份有限公司 用于石英振荡器的高噪声免役力低功率装置

Also Published As

Publication number Publication date
US8624681B2 (en) 2014-01-07
WO2012027199A1 (en) 2012-03-01
EP2609681A1 (en) 2013-07-03
US20120049964A1 (en) 2012-03-01
EP2609681B1 (en) 2015-07-22
US9148131B2 (en) 2015-09-29
US20140118077A1 (en) 2014-05-01
EP2609681A4 (en) 2014-05-07
CN103098372A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN103098372B (zh) 低噪声cmos环型振荡器
US8258882B2 (en) Clock signal distributing device
US8169267B2 (en) Wave reversing system and method for a rotary traveling wave oscillator
US7420429B2 (en) Source coupled differential complementary colpitts oscillator
US20080231379A1 (en) Injection locker frequency divider
JP2006245774A (ja) 電圧制御発振器
KR101038155B1 (ko) 전자 회로
US8264290B2 (en) Dual positive-feedbacks voltage controlled oscillator
JP5300035B2 (ja) 発振回路
CN1236225A (zh) 锁相环的电荷泵电路
US20070052483A1 (en) Oscillator
US7741922B2 (en) Switch, negative resistance cell, and differential voltage controlled oscillator using the same
EP3063872B1 (en) Regenerative frequency divider
EP1861927A1 (en) Oscillator
Shanan et al. A technique to reduce flicker noise up-conversion in CMOS LC voltage-controlled oscillators
CN101431327B (zh) 栓锁器
US20230378909A1 (en) Voltage controlled oscillator for flipped and complementary low noise
US9374035B2 (en) Oscillator with differential structure
US11784648B2 (en) Low power interconnect using resonant drive circuitry
TWI790867B (zh) 壓控振盪裝置
Jahan et al. A 3.3 µW dual-modulus frequency divider with 189% locking range for MICS band applications
CN210041780U (zh) 一种无抖动环形振荡器
JP2004104648A (ja) 電圧制御発振器
Abrar et al. Design of a low noise, low power and spurious free phase frequency detector and charge pump for phase-locked loops
CN115021726A (zh) 时钟缓冲电路以及模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200427

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200427

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200427

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160302