CN1332518A

CN1332518A - 放大器

Info

Publication number: CN1332518A
Application number: CN01117116.2A
Authority: CN
Inventors: 渡边伸一
Original assignee: Nippon Precision Circuits Inc
Current assignee: Nippon Precision Circuits Inc
Priority date: 2000-04-26
Filing date: 2001-04-26
Publication date: 2002-01-23
Anticipated expiration: 2021-04-26
Also published as: US6433635B2; US20010035793A1; CN1167188C; TW523980B; JP2001308653A

Abstract

公开了一种放大器,其中提供在第二和第三放大器2和3正相输入端的电压值符合第二P沟道MOS晶体管Tr3和第二N沟道MOS晶体管Tr4源极和漏极之间的电压,由第一运算放大器1的输出信号经第二和第三放大器2和3驱动构成供电缓冲器4的第一P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2,因此可以从低电源电压中提供不受电源电压控制的空载电流,可以提供一种在宽电源电压范围内具有小的交叉失真的输出信号并改进其温度依赖性。

Description

放大器

本发明涉及一种具有大输出电流的运算放大器，特另别是涉及用于驱动头戴耳机的放大器、用于驱动音响装置所用扬声器的放大器和适用于其它重负荷驱动的放大器。

在相关技术中，根据用于提供大输出电流的放大器，提供如图17、图18和图19表示的电路结构。附图中为了方便，由相同的符号表示相同的组成元件。根据图17所示的电路结构，功率缓冲器通过连接P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的源极和提供一输出端OUT来构成，Tr1的漏极连接到负电源端VSS(例如，0V)，Tr2的漏极连接到正电源端VDD(例如，5V)，电阻器RN1和恒压电路VN从正电源端VDD侧在运算放大器(以下，简称为OP放大器)的输出端1和正电源端VDD之间串联，连接电阻器RN1和恒压电路VN的连接点连接到N沟道MOS晶体管Tr2的栅极，电阻器RP1和恒压电路VP从负电源端VSS侧在OP放大器的输出端1和负电源端VSS之间串联，连接电阻器RP1和恒压电路VP的连接点连接到P沟道MOS晶体管Tr1的栅极，虽然没有显示，在输出端OUT和负相输入端VINN之间接有反馈电阻器。另外，在图18和图19的电路结构中也类似地提供反馈电阻器。虽然没有特别说明，恒压电路VP和VN是公知的恒压电路，安排恒压电路VP和VN在P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2附近，并由晶体管或二极管和与其热连接的电阻器构成。从而，期望使温度补偿的空载电流流到P沟道MOS晶体管Tr1和N沟道晶体管Tr2，并放大用于OP放大器1的负相输入端VINN的交流电信号，其具有由于温度变化引起的小的失真。在这种情况下，P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2只实现电流放大。图20表示在11、12和13的各个端电压之间的关系，图21表示P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的漏极电流，即在图17的放大器的输入信号进入无信号状态的空闲时间的空载电流II1和II2。由符号VDD表示在正电源端VDD的电压，由符号VSS表示在负电源端VSS的电压(0V)。OP放大器1的正相输入端VINP固定在正电源端VDD电压和负电源端VSS电压的中间电压VDD-(VDD-VSS)/2，在空闲时间该中间电压也用于OP放大器1的负相输入端VINN，也为端子11提供相同的电压。

另外，根据图18的放大器，功率缓冲器通过连接P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的漏极和提供输出端OUT构成，Tr1的源极连接到正电源端VDD，Tr2的源极连接到负电源端VSS，电阻器RP1和电阻器RP2在OP放大器1的输出端和正电源端VDD之间串联，连接电阻器的连接点连接到P沟道MOS晶体管Tr1的栅极，电阻器RN1和电阻器RN2在OP放大器1的输出端和负电源端VSS之间串联，连接电阻器的连接点连接到N沟道MOS晶体管Tr2的栅极。P沟道MOS晶体管Trl和N沟道MOS晶体管Tr2接收在电阻器的连接点产生的偏压和OP放大器1的输出信号并实现电流放大和电压放大。图22表示21、22和23各个端电压之间的关系和图18的放大器空闲时间时的电源电压，图23表示P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的漏极电流Id1和Id2。

根据图19的放大器，在图18的放大器中，用恒压电路VP和VN替换电阻器RP1和RN1，通过用恒压电路VP和VN来确定P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的空闲电流，低阻抗驱动晶体管减少栅极电容的影响。即，根据图18的放大器，为了构成低阻抗形式减少各个电阻器的值，以便保持P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的可驱动性，增加对OP放大器1的负荷。根据图19的放大器，能提供大输出功率而不增加OP放大器1的负荷。

根据图17的放大器，最大幅度减少了P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的阈电压量(以下，简称为＂Vth＂)。换句话说，难以降低电源电压。参考图20进行描述，在空闲时间，端子11和端子12间的电压符合N沟道MOS晶体管Tr2的Vth，端子11和端子13间的电压符合P沟道MOS晶体管Tr1的Vth。最大幅度，即输出电压的范围变成从图20所示的电压VDD减去电压12产生的电压值和从电压13减去电压VSS产生的电压值的和。因此，当电源电压接近各个晶体管的Vth的和时，输出电压的范围变窄并且在电源电压值小于电压值V0时放大操作变得不可能，在电压值VO电压VDD与电压12相交，电压13与电压VSS相交。

另外，虽然在分立元件情况下执行N沟道MOS晶体管Tr2与正电源端VDD侧的连接和P沟道MOS晶体管Tr1到负电源端VSS侧的连接，但该连接难以在同一衬底以集成状态形成。因此，通过热连接恒压电路VP和VN以及P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的温度补偿在分立元件的情况下将变得不足够。例如，温度变化将展宽同时使P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2关闭的时限，并存在输出电压失真的问题。

根据图18的放大器，在OP放大器1的输出端和正电源端VDD之间和OP放大器1输出端的和负电源端VSS之间连接电阻器，相应地牺牲了P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的可驱动性。另外，当期望实现P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2栅极的低阻抗驱动时，负荷施加到OP放大器1，当期望减轻OP放大器1的负荷时，由栅极电容和电阻器形成的RC电路产生低通滤波操作并恶化高频特性。另外，为了如图23所示由漏极电流Id1和Id2提供各个期望的空闲电流II1和II2，电源电压也受限制。另外P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的温度补偿也很困难。

图19的放大器也具有类似于图18放大器的限制电源电压的问题。另外，因为提供由晶体管构成的恒压电路，P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2的温度依赖性加入构成恒压电路的晶体管的温度依赖性，并且温度依赖性朝着更依赖温度的方向操作。

因此，本发明的目的在于抑制各个晶体管空闲电流的电源电压依赖性(这些晶体管构成放大器的功率缓冲器)，增进低电源电压的形成，改善各个晶体管的温度依赖性，增进用于驱动各个晶体管信号的低阻抗形式，从而改进频率特性。

根据本发明，第一P沟道MOS晶体管安排在正电源侧，第一N沟道MOS晶体管安排在负电源侧，其漏极彼此连接从而构成一功率缓冲器，功率缓冲器的输出端连接到接收输入信号的第一运算放大器的负相输入端，由第二运算放大器生成一输出信号，该第二运算放大器接收第一运算放大器在其负相输入端的输出信号，该输出信号提供到第一P沟道MOS晶体管的栅极，由第三运算放大器生成一输出信号，该第三运算放大器接收第一运算放大器在其负相输入端的输出信号，该输出信号提供到第一N沟道MOS晶体管的栅极。提供到第二和第三放大器正相输入端的电压值符合第二P沟道MOS晶体管源极和漏极之间的电压，第二P沟道MOS晶体管具有与第一P沟道MOS晶体管类似的温度特性，第二N沟道MOS晶体管具有与第一N沟道MOS晶体管类似的温度特性，第二和第三放大器生成输出信号，每个输出信号具有构成电势中心的电压波形，其电势中心的电势比第一P沟道MOS晶体管的源极电势低第二P沟道MOS晶体管源极和漏极之间的电压量，每个输出信号具有构成一电势中心电压波形，其电势中心的电势比第一N沟道MOS晶体管的源极电势高第二N沟道MOS晶体管源极和漏极之间的电压量，从而驱动该功率缓冲器，因此可以提供不受电源电压控制的空载电流。相应地，可以实现低电源电压形式。

另外，可以彼此消除第一P沟道MOS晶体管和第二N沟道MOS晶体管的温度变化和改进放大器的温度依赖性。

另外，可以在低阻抗同样驱动构成功率缓冲器的晶体管的栅极，同时保持从其源极看过去的高阻抗和改进频率特性。

根据本发明的一个方面，提供一种放大器，其包括用于接收输入信号的第一运算放大器，连接第一P沟道MOS晶体管和第一N沟道MOS晶体管各个漏极并在连接第一P沟道MOS晶体管和第一N沟道MOS晶体管的连接点提供一输出端的功率缓冲器，第二P沟道MOS晶体管，具有与第一P沟道MOS晶体管相同的温度特性，第二N沟道MOS晶体管具有与第一N沟道MOS晶体管相同的温度特性，第二运算放大器，用于根据第二P沟道MOS晶体管在其正相输入端源极和漏极之间的电压接收一电压，接收第一运算放大器在其负输入端的输出信号，产生构成电压波形电势中心的输出信号，该电势中心的电势比第一P沟道MOS晶体管源极的电势低相应于第二P沟道MOS晶体管的源极和漏极之间的电压量，和用输出信号驱动第一P沟道MOS晶体管，以及第三运算放大器，根据第二N沟道MOS晶体管在其正输入端的源极漏极之间的电压接收一电压，接收来自第一运算放大器在其负相输入端的输出信号，产生构成电压波形电势中心的输出信号，该电势中心的电势比第一N沟道MOS晶体管源极的电势高相应于第二N沟道MOS晶体管的源极和漏极之间的电压量，和用输出信号驱动第一N沟道MOS晶体管。

另外，根据本发明的另一个方面，提供一种放大器，该放大器包括用于接收一输入信号的第一运算放大器，一功率缓冲器，连接第一P沟道MOS晶体管的源极与在第一电势的第一电源端、连接第一N沟道MOS晶体管的源极与在低于第一电势的电势的第二电源端、连接第一P沟道MOS晶体管和第一N沟道MOS晶体管的漏极、和在连接漏极连接点提供一输出端，第二P沟道MOS晶体管，连接其源极与第一电源端、经第一电阻器连接其漏极与第二电源端以及连接其栅极和漏极，第二N沟道MOS晶体管，连接其源极与第二电源端，经第二电阻器连接其漏极与第一电源端以及连接其栅极和漏极，第二运算放大器，接收由电阻器分压提供的电压，在第一电势和第二电势之间的特定电势端和第二P沟道MOS晶体管在其正相输入端的漏极之间，接收第一运算放大器在其负相输入端的输出信号和由该输出信号驱动第一P信道MOS晶体管，第三运算放大器，接收由电阻器分压提供的电压，在特定电势端和第二N沟道MOS晶体管在其正相输入端的漏极之间，接收第一运算放大器在其负相输入端的输出信号和由该输出信号驱动第一N沟道MOS晶体管。

最好在第一运算放大器的负相输入端和功率缓冲器的输出端之间提供一反馈电阻器。

最好为第二运算放大器和第三运算放大器提供一单位增益。

最好该特定电势是第一电势和第二电势之间的中间电势，在连接一对电阻器的连接点产生的电压提供给第二放大器的正相输入端，这对电阻器连接在特定电势端和第二P沟道MOS晶体管的漏极之间，在连接一对电阻器的连接点产生的电压提供到第三放大器的正相输入端，这对电阻器连接在特定电势的端子和第二N沟道MOS晶体管的漏极之间。

最好第一P沟道MOS晶体管、第二P沟道MOS晶体管、第一N沟道MOS晶体管和第二N沟道MOS晶体管在同一衬底上形成。

图1是用于解释根据本发明一实施例的放大器结构的电路图；

图2是表示图1所示放大器的各个端电压和电源电压之间关系的特性曲线图；

图3是图1所示放大器的各个端电压和电源电压之间关系的特性曲线图；

图4是图1所示放大器的各个端电流和电源电压之间关系的特性曲线图；

图5是表示在图1所示放大器的输入信号在无信号状态时各个端电压的波形图；

图6是表示在图1所示放大器的输入信号在无信号状态时各个端电流的波形图；

图7是图1所示放大器的输入信号例子的电压波形图；

图8是表示图1所示放大器接收图7所示输入信号和驱动轻负载时各个端电压的波形图；

图9是表示图1所示放大器接收图7所示输入信号和驱动轻负载时各个端电流的波形图；

图10是表示图1所示放大器接收图7所示输入信号和驱动重负载时各个端电压的波形图；

图11是表示图1所示放大器的第一P沟道MOS晶体管用于接收图7所示输入信号和驱动重负载的漏极电流的波形图；

图12是表示图1所示第一N沟道MOS晶体管用于接收图7所示输入信号和驱动重负载的漏极电流的波形图；

图13是表示图1所示放大器用于接收图7所示输入信号和驱动重负载的输出电流的波形图；

图14是表示分别在点a、点b和点c附近增大图11、12和13所示电流的波形图；

图15是用于解释一例子电路图，其中改变根据本发明实施例的放大器的部分结构；

图16是用于解释一例子电路图，其中改变根据一发明实施例的放大器的部分结构；

图17是用于解释传统放大器结构的电路图；

图18是用于解释传统放大器结构的电路图；

图19是用于解释传统放大器结构的电路图；

图20是表示图17所示放大器的各个端电压和电源电压之间关系的特性曲线图；

图21是表示图17所示放大器的各个端电流和电源电压之间关系的特性曲线图；

图22是表示图18所示放大器的各个端电压和电源电压之间关系的特性曲线图；和

图23是表示图18所示放大器的各个端电流和电源电压之间关系的特性曲线图；

下面将给出根据本发明符合图1所示实施例的运算放大器的详细解释。首先将给出该例子的结构的解释。附图中，第一、第二和第三运算放大器(以下称为OP放大器)1、2和3是由P沟道MOS晶体管tr1到tr6和N沟道MOS晶体管tr7到tr9构成的公知的运算放大器，P沟道MOS晶体管tr1组成一负相输入端，P沟道MOS晶体管tr2构成一正相输入端，用于连接P沟道MOS晶体管tr6和N沟道MOS晶体管tr9的连接点组成一输出端。根据OP放大器1，其正相输入端VINP偏置到正电源端VDD和负电源端VSS之间的中间电势，其负相输入端VINN接收一输入信号。根据OP放大器2，其负相输入端接收OP放大器1的输出和其正相输入端接收由稍后描述的电桥电路形成的偏压。根据OP放大器3，其负相输入端接收OP放大器1的输出和其正相输入端接收由稍后描述的电桥电路形成的偏压。OP放大器2和3设置为由电阻器R1和反馈电阻器R2构成单位增益。

功率缓冲器4是这样构成的，即在正电源端VDD和负电源端VSS之间按顺序串联第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2和在连接第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2的漏极构成的连接点提供一输出端OUT。第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2的大小大于构成OP放大器1到3的MOS晶体管，第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2可以输出大功率，用于充分驱动头戴耳机或扬声器的几Ω到几十Ω的负载。

第一P沟道MOS晶体管Tr1的栅极接收OP放大器2的输出，第一N沟道MOS晶体管Tr2的栅极接收OP放大器3的输出。输出端OUT经一反馈电阻器连接到OP放大器1的负相输入端。

由电阻器R1B到R5B和第二P沟道MOS晶体管Tr3构成一电桥电路5。电阻器R2B和R3B在正电源端VDD和负电源端VSS之间串联，用于连接电阻器R2B和R3B的连接点的电势是正电源端VDD和负电源端VSS之间中间电势。P沟道MOS晶体管Tr3和电阻器R1B在正电源端VDD和负电源端VSS之间按顺序串联。用于连接P沟道MOS晶体管Tr3和电阻器R1B的连接点和用于连接电阻器R2B和电阻器R3B的连接点经电阻器R4B和R5B连接，用于连接电阻器R4B和电阻器R5B的连接点连接到OP放大器2的正相输入端，在该连接点产生的电压为OP放大器2给出偏压。

由电阻器R1C到R5C和第二N沟道MOS晶体管Tr3构成一电桥电路6。电阻器R2C和R3C在正电源端VDD和负电源端VSS之间串联。电阻器R1C和N-沟道MOS晶体管Tr4在正电源端VDD和负电源端VSS之间按顺序串联。用于连接N沟道MOS晶体管Tr4和电阻器R1C的连接点和用于连接电阻器R2C和电阻器R3C的连接点经电阻器R4C和R5C连接，用于连接电阻器R4C和电阻器R5C的连接点连接到OP放大器3的正相输入端，在该连接点产生的电压为OP放大器3给出偏压。

另外，偏置电路7由P沟道MOS晶体管tr10到tr12和N沟道MOS晶体管tr13到tr14构成并给出OP放大器1到3的P沟道MOS晶体管tr3和tr4的栅极偏压，以使P沟道MOS晶体管tr3和tr4进入操作状态。

接下来，将给出参考图1的本发明操作的解释，同时说明在附图各个端电压和电流的波形。首先输入信号进入无信号状态，图2表示各个端电压和电源电压之间的关系，将参照附图给出描述。附图中，纵坐标表示各个端子的电压，横坐标表示电源电压。这种情况下，负电源端VSS设置为0V以构成一基准，相对于正电源端VDD电压表示各个端子的电压。

根据电桥电路5，第二P沟道MOS晶体管Tr3的栅极和漏极彼此连接，漏极的电压表示附图中Tr3的特性曲线。正电源端VDD和负电源端VSS两端的电压由电阻器R2B和R3B分压，连接电阻器R2B和R3B的连接点进入正电源端VDD和负电源端VSS之间的中间电势。中间电势表示图2的VDD-(VDD-VSS)/2的特性曲线。如附图所示，在输入信号的无信号状态，OP放大器1的输出端71、负相输入端VINN和正相输入端VINP的电压也变成正电源端VDD和负电源端VSS之间的中间电压。另外，由电阻器R4B和电阻器R5B分压连接第二P沟道MOS晶体管Tr3和电阻器R1B连接点的电势和中间电压之间的电压，在连接点75产生具有图2的75所示特性曲线的电压。

类似的，根据电桥电路6，第二N沟道MOS晶体管Tr4的栅极和漏极彼此连接，漏极电压表示图3的Tr4的特性曲线。连接电阻器R2C和R3C的连接点进入电源端VDD和负电源端VSS之间的中间电势。另外，由电阻器R4C和电阻器R5C分压连接第二N沟道MOS晶体管Tr4和电阻器R1C连接点的电势和中间电压之间的电压，在连接点76产生具有图3的76所示特性曲线的电压。

通过在OP放大器2的输出端72，提供连接点75到OP放大器2正相输入端的电压和提供OP放大器1的输出端71到负相输入端的电压，如图2的72所示，产生的电压实质上与第二P沟道MOS晶体管Tr3的漏极电压相同。该电压用于第一P沟道MOS晶体管Tr1的栅极，从而构成与电源端VDD作为参考的偏压VB1。

类似的，通过在OP放大器3的输出端73提供连接点76到OP放大器3的正相输入端的电压和提供OP放大器1的输出端71到负相输入端的电压，如图3的73所示，产生的电压实质上与第二N沟道MOS晶体管Tr4的漏极电压相同。该电压用于第一N沟道MOS晶体管Tr2的栅极，从而构成与电源端VSS作为参考的偏压VB2。

如图2的72和图3的73所示，偏压VB1和VB2恒定不受电源电压的影响，可以从低电源电压在第二P沟道MOS晶体管Tr3和第二N沟道MOS晶体管Tr4的Vth邻近发生。从而，如图4所示，空载电流II1和II2分别从低电源电压VB3流向第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2而不受电源电压的影响(也如图2、图3所示)。空载电流II1和II2的方向确定为从各个MOS晶体管源极到漏极的正方向。

无信号状态的各个端电压波形在特定电源电压之下成为如图5所示。附图中，数字74表示端74的电压，即其输出端OUT和其电压值变成等于端子71的值。这种情况下，各个端电流波形如图6所示。从端子74流向连接到该端子74的头戴耳机等等的负载(未示出)和从负载到中间电势的电流I74的值成为0mA，通过合成空载电流II1和空载电流II2。

在特定的电源电压下，当具有图7所示电压波形的输入信号提供给OP放大器1的负相输入端时，在轻负载情况下，各个端的电压波形如图8所示，电流波形如图9所示。图8中，作为端子72的电压，OP放大器1的输出信号反向，图5表示中心在端子72的电势振荡，类似的，作为端子73的电压，OP放大器1的输出信号反向，图5表示中心在端子73的电压振荡。从而，图9表示漏极电流ID1和ID2和电流I74。另外，在重负载的情况下，图10表示各个端电压波形，图11和图12分别表示漏极电流ID1和ID2，图13表示输出电流I74。另外，图14表示在图11到13的定时a、b和c的放大图。也从附图中很明显，漏极电流ID1和ID2不同时中断，提供具有小交叉失真的电压74和电流I74。

如上所述，根据该例子，恒定的空载电流流向第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2，Tr1和Tr2构成宽电源电压范围的电源缓冲器，第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2不同时关闭，可以提供具有小交叉失真的输出信号。

如上所述，根据该例子，各个组成部件可集成到同一个衬底上，第二P沟道MOS晶体管Tr3的温度特性基本与第一P沟道MOS晶体管Tr1的温度特性相一致，端子72的电压工作以消除第一P沟道MOS晶体管Tr1的漏极电流的温度变化以及实施第一P沟道MOS晶体管漏极电流的温度补偿。同时对于第一N沟道MOS晶体管Tr2，通过第二N沟道MOS晶体管执行相似的温度补偿。因此，可以稳定的操作该放大器的例子而不受温度变化的影响。

如上所述，分别提供给第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2的OP放大器2和OP放大器3的输出可以很快地跟随输入，可以同等的在低阻抗驱动第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2，可以改进放大器的频率特性。另外，根据第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2，从源极看过去保持栅极的高阻抗，通过栅极电容和电阻器形成低通滤波电路而不衰减高频，由用于设置栅偏压的电阻器形成高阻抗，如图18的相关技术所示。

另外，电阻器R1B和R1C设置为相同的值或大致相同的值，电阻器R2B、R3B、R2C和R3C设置为相同的值或大致相同的值。电阻器R4B和R4C设置为充分大于六个电阻器的值、相同的值或大致相同的值，类似的，电阻器R5B和R5C设置为充分大于六个电阻器的值、相同的值或大致相同的值。第一P沟道MOS晶体管Tr1和第二P沟道MOS晶体管Tr3设置为相同的特性曲线或大致相同的特性曲线，第一N信道MOS晶体管Tr2和第二N沟道MOS晶体管Tr4设置为相同的特性曲线或大致相同的特性曲线。从而，各个分散的元件难以依赖绝对值和只改进其相对准确度，空载电流II1和II2的值可以不必调整的会聚到期望值，从制造的角度来说与元件的分散无关。

另外，如图2和3所示，无论端子72和73的电势高于或低于中间电势，产生的偏压足以驱动第一P沟道MOS晶体管Tr1和第一N沟道MOS晶体管Tr2，相应地，根据本发明，可以执行负载的交流驱动。

虽然根据图1所示的实施例，通过利用电桥电路5和6的电阻器R2B、R3B、R2C和R3C分别产生中间电势，如图15所示，但也可以构成公共的中间电势。另外，当正电源端VDD和负电源端VSS的电势绝对值是正负电源电压时，例如，正电源端VDD设置为+1.5V，负电源端VSS设置为-1.5V，如图16所示，公共的中间电势可以设置为地电势GND。

根据本发明，为第二和第三放大器的正相输入端提供的电压值分别符合第二P沟道MOS晶体管和第二N沟道MOS晶体管的源极和漏极的电压，第一P沟道MOS晶体管和第一N沟道MOS晶体管构成的功率缓冲器经第二和第三放大器受第一运算放大器的输出信号的驱动，相应地，可以从低电源电压提供空载电流而不受电源电压影响，可以在宽电源电压范围内提供具有小交叉失真的输出信号。相应地，可以实现放大器的低电源电压形式。

另外，第一P沟道MOS晶体管和第二N沟道MOS晶体管的温度特性变化可以彼此取消，可以改进放大器的温度依赖性。

Claims

1.一种放大器包括：

一第一运算放大器，用于接收一输入信号；

一功率缓冲器，连接第一P沟道MOS晶体管和第一N沟道MOS晶体管的各个漏极，在连接第一P沟道MOS晶体管和第一N沟道MOS晶体管的连接点提供一输出端；

一第二P沟道MOS晶体管，具有与第一P沟道MOS晶体管的温度特性相同的温度特性；

一第二N沟道MOS晶体管，具有与第一N沟道MOS晶体管的温度特性相同的温度特性；

一第二运算放大器，用于根据第二P沟道MOS晶体管源极和漏极之间的电压在其正相输入端接收一电压、接收第一运算放大器在其负输入端的输出信号、产生构成电压波形电势中心的输出信号，该电势中心比第一P沟道MOS晶体管源极的电势低相应于第二P沟道MOS晶体管源极和漏极之间的电压量的电势、和由该输出信号驱动第一P沟道MOS晶体管；和

一第三运算放大器，用于根据第二N沟道MOS晶体管源极和漏极之间的电压在其正输入端接收一电压、接收来自第一运算放大器在其负相输入端的输出信号、产生构成电压波形电势中心的输出信号，该电势中心比第一N沟道MOS晶体管源极的电势高相应于第二N沟道MOS晶体管源极和漏极之间的电压量、和由该输出信号驱动第一N沟道MOS晶体管。

2.一种放大器包括：

一第一运算放大器，用于接收一输入信号；

一功率缓冲器，连接第一P沟道MOS晶体管的源极与在第一电势的第一电源端、连接第一N沟道MOS晶体管的源极与其电势低于第一电势的第二电源端、连接第一P沟道MOS晶体管和第一N沟道MOS晶体管的漏极和在连接漏极的连接点提供输出端；

一第二P沟道MOS晶体管，连接其源极与第一电源端，经第一电阻器连接其漏极与第二电源端以及连接其栅极和漏极；

一第二N沟道MOS晶体管，连接其源极与第二电源端、经第二电阻器连接其漏极与第一电源端以及连接其栅极和漏极；

一第二运算放大器，接收通过电阻器分压提供的电压，在第一电势和第二电势之间特定电势的端子和第二P沟道MOS晶体管在其正相输入端的漏极之间，接收第一运算放大器在其负相输入端的输出信号和用该输出信号驱动第一P沟道MOS晶体管；和

一第三运算放大器，接收通过电阻器分压提供的电压，在特定电势的端子和第二N沟道晶体管在其正相输入端的漏极之间，接收第一运算放大器在其负相输入端的输出信号和用该输出信号驱动第一N沟道MOS晶体管。

3.根据权利要求2的放大器：

其中该特定电势是第一电势和第二电势之间的中间电势，在连接一对电阻器的连接点产生的电压提供到第二放大器的正相输入端，这对电阻器连接在特定电势的端子和第二P沟道MOS晶体管的漏极之间，在连接一对电阻器的连接点产生的电压提供到第三放大器的正相输入端，这对电阻器连接在特定电势的端子和第二N沟道MOS晶体管的漏极之间。

4.根据权利要求1到3的任何一个的放大器，其中在第一运算放大器的负相输入端和功率缓冲器的输出端之间提供一反馈电阻器。

5.根据权利要求1到4的任何一个的放大器，

其中为第二运算放大器和第三运算放大器提供一单位增益。

6.根据权利要求1到5的任何一个的放大器，其中第一P沟道MOS晶体管、第二P沟道MOS晶体管、第一N沟道MOS晶体管和第二N沟道MOS晶体管在同一衬底上形成。