TW523980B - Amplifier - Google Patents

Amplifier Download PDF

Info

Publication number
TW523980B
TW523980B TW090109579A TW90109579A TW523980B TW 523980 B TW523980 B TW 523980B TW 090109579 A TW090109579 A TW 090109579A TW 90109579 A TW90109579 A TW 90109579A TW 523980 B TW523980 B TW 523980B
Authority
TW
Taiwan
Prior art keywords
amplifier
mos transistor
channel
voltage
terminal
Prior art date
Application number
TW090109579A
Other languages
English (en)
Inventor
Shinichi Watanabe
Original Assignee
Nippon Precision Circuits
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits filed Critical Nippon Precision Circuits
Application granted granted Critical
Publication of TW523980B publication Critical patent/TW523980B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022CMOS common source output SEPP amplifiers
    • H03F3/3028CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45398Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45508Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

523980 Μ ___ Β7 五、發明説明(’) 【發明所屬之技術領域】 本發明係關於大輸出電流之演算放大器,尤其關於利 用於音響機器等之耳機(head horn )驅動用放大器,揚聲 器驅動用放大器,其他適合於重負荷驅動之放大器。 【習知技術】 以往,爲了得到大輸出電流所用之放大器,係如第 1 7圖,第1 8圖及第1 9圖所示之電路構成。方便上於 這些圖,對於同一構成元件標示同樣符號。於第1 7圖者 ,將在負電源端子V S S (例如,0 V )連接其汲極之P 通道M 0S電晶體Τι· 1 ,與在正電源端子VDD (例如 ,5 V )連接汲極之Ν通道Μ〇S電晶體T r 2之彼此源 極連接設輸出端子◦ U T來構成電力緩衝器,在演算放大 器(以下,僅稱0P放大器)1之輸出端子與正電源端子 V D D之間從正電源端子V D D側將電阻R Ν 1與恒電壓 電路V N串聯連接將這些連接點連接於N通道Μ〇S電晶 體T r 2之閘,在0Ρ放大器1之輸出端子與負電源端子 V S S之間從負負電源端子V S S側串聯連接電阻R P 1 與恒電壓電路V P將這些連接點連接於P通道Μ〇S電晶 體T r 1之閘,雖然未圖示但是在輸出端子〇UT與〇Ρ 放大器1之負相輸入端子V I Ν Ν之間連接回授電阻所構 成。又,關於第1 8圖及第1 9圖也同樣設有回授電阻。 恒電壓電路V Ρ,V Ν雖然未特別圖示但是係公知之恒電 壓電路,配置於靠近Ρ通道M0S電晶體Tr 1 ,Ν通道 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —---------- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -4 - 523980 A7 B7 五、發明説明(2 ) Μ〇S電晶體T r 2,以與這些熱性地耦合之電晶體或二 極體及電阻所構成。藉此,對於P通道Μ 0 S電晶體 T r 1 ,Ν通道Μ〇S電晶體T r 2流動被溫度補償之所 需閑置電流,將施加於〇P放大器1之負相輸入端子 V I Ν N之交流訊號以溫度變動之失真少地加以放大。於 此,P通道MOS電晶體Tr 1 ,N通道MOS電晶體 T r 2係只進行電流放大。第1 7圖之放大器之輸入訊號 變成無訊號狀態之閑置時之各端子1 1、1 2、1 3之電 壓與電源電壓之關係表示於第2 0圖,在第2 1圖表示P 通道MOS電晶體Tr 1 ,N通道MOS電晶體Tr 2之 汲極電流,亦即,表示閑置電流I I 1、I I 2。將正電 源端子V D D之電壓視爲V D D,將負電源端子V S S之 電壓視爲VSS (0V)。〇卩放大器1之正相輸入端子 V I NP係固定於正電源端子VDD與負電源端子VS S 之中間電位VDD — (VDD·— VSS)/2,在閑置時 在〇P放大器1之負相輸入端子V I Ν N施加中間電位, 端子1 1也變成同樣之電壓。 又,第1 8圖之放大器,係在電源端子VDD連接其 源極之P通道Μ 0 S電晶體T r 1,與在負電源端子 V S S連接其源極之N通道Μ〇S電晶體T r 2彼此之汲 極加以連接設輸出端子〇U T構成電力緩衝器,在〇P放 大器1之輸出端子與正電源端子V D D之間串聯地連接電 阻R P 1與電阻R P 2,將這些電阻之彼此連接點連接於 P通道MOS電晶體Tr1之閘,在OP放大器1之輸出 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I----------- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -5- 523980 A7 B7 五、發明説明(3 ) 端子與負源端子V S S之間串聯地連接電阻R N與電阻 R N,將這些電阻之彼此連接點連接於N道Μ ◦ S電晶體 T r 2閘所成。Ρ通道MOS電晶體Tr 1,Ν通道 M〇S電晶體T r 2係在其閘於電阻之連接點所發生之偏 壓電壓與接收◦ P放大器1之輸出訊號,進行電流放大及 電壓放大。第1 8圖之放大器在閑置時之各端子2 1、 2 2、2 3之電壓與電源電壓之關係表示於第2 2圖,在 第2 3圖表示?通道1^〇8電晶體丁1'1,^^通道^1〇8 電晶體T I· 2之汲極電流I d 1,I d 2。 第19圖之放大器,係於第18圖者將電阻RP1 , RN 1置換爲恒電壓電路VP,VN,藉這些恒電壓電路 VP,VN決定P通道MOS電晶體Tr 1,N通道 Μ〇S電晶體T r 2之閑置電流,將這些電晶體以低阻抗 驅動,以減少閘電容之影響。亦即,於第1 8圖者爲了低 阻抗化將使各電阻之値變小,但是爲了維持P通道Μ〇S 電晶體T r 1 ,Ν通道Μ ◦ S電晶體T r 2之驅動性對於 〇P放大器1之負擔將變大。於第3圖者係不至於增加對 於〇P放大器1之負擔以獲得大輸出電力。 【發明所欲解決之問題】 於第1 7圖之放大器,係只有P通道MO S電晶體 Τι· 1 ,N通道M〇S電晶體Tr 2之閾値電壓(以下, 僅稱「V t h」。)分量最大振幅會變小。換言之,使電 源電壓變低就困難。參照第2 0圖說明時,於閑置時端子 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I--------衣-- (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 523980 A7 B7 五、發明説明(4 ) 1 1 ,端子1 2間之電壓係與N通道M〇S電晶體Tr 2 之V t h相符,端子1 1 ,端子1 3間之電壓係與P通道 Μ〇S電晶體T r 1之V t h相符。最大振幅,亦即,輸 出電壓之範圍,變成從第2 0圖所示電壓VDD減去電壓 1 2之電壓値,與從電壓1 3減去電壓vs S之電壓値之 和。因此,電源電壓爲接近於各電晶體之V t h之和時輸 出電壓之範圍就變狹,較電壓VDD與電壓1 2之交叉, 電壓1 3與電壓V S S之交叉之電壓値v 0爲小値之電源 電壓時就不能進行放大動作。 又,對於正電源端子V D D側之N通道Μ 0 S電晶體 T r 2之連接,對於負電源端子V S S側之Ρ通道Μ〇S 電晶體T r 1之連接’雖然使用離散元件(discrete element )就可能,但是於積體化時就不容易形成於同一基板上。 因此,在離散元件就可能之恒電壓電路V Ρ,V N與由P 通道MOS電晶體Tr 1 ,N通道M〇S電晶體 T r 2之熱性親合之溫度補丨員也變成不充分。例如,因溫 度變動使某P通道MOS電晶體Tr 1 ,N通道MOS電 晶體T r 2爲同時變成〇F F之時間就擴大而發生輸出電 壓失真等之問題。 於第1 8圖之放大器,由於在〇P放大器1之輸出端 子與正電源端子V D D間及負電源端子V S S間連接有電 阻所以犧牲P通道MOS電晶體Tr 1 ,N通道MOS電 晶體T r 2之驅動性。又,若進行P通道Μ 0 S電晶體 T r 1 ,Ν通道Μ〇S電晶體T r 2之閘之低阻抗驅動時 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I-------41^衣-- (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -7- 523980 Α7 Β7 五、發明説明(5 ) ,在0P放大器1承受負荷,欲減輕〇P放大器1之負荷 時,依閘電容與電阻所形成之R C電路就發生低頻域濾波 作用,而高頻率特性會惡化。並且,如第2 3圖所示,由 於汲極電流I d 1,I d 2分別欲得到所需之閑置電流 I I 1,I I 2時電源電壓也受到限制。並且,P通道 M〇S電晶體Tr 1 ,N通道MOS電晶體Tr 2之溫度 補償也困難。
第19圖之放大器也與第18圖者同樣具有電源電壓 被限定之問題。除此之外,因設有電晶體構成之恒電壓電 路,所以對於P通道Μ〇S電晶體T r 1 ,N通道Μ〇S 電晶體T r 2之溫度依存性再加上構成恒電壓電路之電晶 體,溫度依存性更加向依存之方向作用。 於此,本發明之目的,係抑制於放大器構成電力緩衝 器之各電晶體之閑置電流之電源電壓依存性,不僅進行低 電源電壓化,並且,改善各電晶體之溫度依存性,進行各 電晶體之驅動用訊號之低阻抗化以達成頻率特性之改善。 【解決問題之手段】 本發明係在正電源側配置第1 Ρ通道Μ〇S電晶體, 在負電源側配置第1 Ν通道Μ 0 S電晶體,將這些汲極彼 此連接以構成電力緩衝器,在電力緩衝器之輸出端子連接 接收輸入訊號之第1演算放大器之負相輸入端子,將第1 演算放大器之輸出訊號由接收其負相輸入端子之第2演算 放大器產生輸出訊號,將此輸出訊號施加於第1 Ρ通道 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) --------衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -8- 523980 Α7 Β7 五、發明説明(6 ) (請先閲讀背面之注意事項再填寫本頁) Μ〇S電晶體之閘,將第1演算放大器之輸出訊號從由其 負相輸入端子所接收之第3演算放大器發生輸出訊號,依 此輸出訊號施加於第1 Ν通道Μ〇S電晶體之閘。將給與 第2,第3放大器之正相輸入端子之電壓値分別成爲因應 與第1 Ρ通道Μ〇S電晶體同樣之溫度特性之第2 Ρ通道 Μ〇S電晶體,與第1 Ν通道Μ〇S電晶體同樣之溫度特 性之第2 Ν通道Μ〇S電晶體之源極汲極間電壓,將從第 2,第3放大器從第1 Ρ通道Μ〇S電晶體之源極電位降 低到上述第2 Ρ通道Μ 0 S電晶體之源極汲極間電壓分量 之電位作爲中心之電壓波形之輸出訊號,產生從上述第 1 Ν通道M〇 S電晶體之源極之電位將上述第2 Ν通道 Μ〇S電晶體之源極汲極間電壓相當分量高之電位作爲中 心之電壓波形之輸出訊號,因藉這些驅動電力緩衝,所以 可得到不依存於電源電壓之閑置電流。進一步,可進行低 電源電壓化。 又,抵消第1 Ρ通道M〇 S電晶體,第2Ν通道 Μ〇S電晶體之溫度變動,改善放大器之溫度依存性。 經濟部智慧財產局員工消費合作社印製 •並且,構成電力緩衝器之電晶體之閘係從源極所視仍 保持高阻抗之狀態可用等値性地以低阻抗加以驅動,以提 升頻率特性。 【發明之實施形態】 本發明之放大器係具有:接收輸入訊號之第1演算放 大器,與連接第1 Ρ通道MO S電晶體與第1 Ν通道 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -9 - 523980 A7 B7 五、發明説明(7 ) Μ〇S電晶體彼此之汲極在該連接點裝設輸出端子之電力 緩衝器,與和上述第1 Ρ通道Μ ◦ S電晶體同樣溫度特性 之第2 Ρ通道M〇S電晶體,與和上述第1 Ν通道M〇S 電晶體同樣溫度特性之第2 Ν通道Μ ◦ S電晶體,與將依 據上述第2 Ρ通道Μ〇S電晶體之源極汲極間電壓之電壓 接收於其正相輸入端子,在負相輸入接收上述第1演算放 大器之輸出訊號,從上述第1 Ρ通道Μ 0 S電晶體之源極 將降低上述第2 Ρ通道Μ ◦ S電晶體之源極汲極間電壓相 當分量之電位產生作爲其電壓波形之電位中心之輸出訊號 ,由該輸出訊號驅動上述第1 Ρ通道Μ〇S電晶體之第2 驅動演算放大器,與將依據上述第2 Ν通道Μ 0 S電晶體 之源極汲極間電壓之電壓接收於其正相輸入端子,在負相 輸入接收上述第1演算放大器之輸出訊號,從上述第1 Ν 通道Μ〇S電晶體之源極電位將上述第2 Ν通道M〇 S電 晶體之源極汲極間電壓相當分量高之電位作爲其電壓波形 之電位中心產生輸出訊號,由該輸出訊號驅動上述第1 Ν 通道Μ〇S電晶體之第3演算放大器。 又,本發明之放大器,係具有·’接收輸入訊號之演算 放大器,與在第1電位之第1電源端子連接第1 ρ通道 Μ〇S電晶體之源極,在較第1電位低電位之第2電源端 子連接第1 Ν通道Μ〇S電晶體之源極,彼此連接上述第 1 Ρ通道M〇S電晶體與上述第1 Ν通道MO S電晶體在 該連接點設有輸出端子之電力緩衝器,與在上述第1電源 端子連接其源極,將其汲極經由第1電阻連接於第2電源 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) --------衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10- 523980 Α7 Β7 五、發明説明(8 ) (請先閲讀背面之注意事項再填寫本頁) 端子,連接其閘與汲極之第2 P通道Μ〇S電晶體,與在 上述第2電源端子連接其源極,將其汲極經由第2電阻連 接於第1電源端子,將連接其閘與汲極之第2 Ν通道 Μ〇S電晶體,與上述第1電位與上述第2電位間之特定 電位之端子與將上述第2 Ρ通道Μ ◦ S電晶體之汲極間分 割電阻所得到之電壓接收於其正相輸入端子,將上述第1 演算放大器之輸出訊號接收於其負相輸入端子,由其輸出 訊號驅動上述第1 Ρ通道Μ ◦ S電晶體之第2演算放大器 ,與從上述特定電位之端子與將上述第2 Ν通道MO S電 晶體之汲極間分割電阻所得到之電壓接收於其正相輸入端 子,將上述第1演算放大器之輸出訊號接收於其負相輸入 端子,由其輸出訊號驅動上述第1 Ν通道Μ〇S電晶體之 第2演算放大器較佳。 在上述第1演算放大器之負相輸入端子與上述電力緩 衝器之輸出端子間具有回授電阻也較佳。 上述第2演算放大電路及上述第3演算放大電路爲單 位增益(u n i t y g a i η )也較佳。 經濟部智慧財產局員工消費合作社印製 上述特定電位係第1電位與上述第2電位間之中間電 位,連接於該特定電位之端子與上述第2 Ρ通道MO S電 晶體之汲極間之一對電阻之彼此連接點所發生之電壓給與 上述第2放大器之正相輸入端子,將連接於特定電位之端 子與上述第2 Ν通道Μ〇S電晶體之汲極間之一對電阻之 彼此連接點所發生之電壓給與上述第3放大器之正相輸入 端子也較佳。 -11 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 523980 A7 B7 五、發明説明(9 ) 上述第I P通道MO S電晶體,上述第2 1 P通道 M〇S電晶體,上述第1 N通道M〇S電晶體及上述第 2 N通道Μ〇S電晶體爲形成於同一基板上也較佳。 【實施例】 茲關於本發明之演算放大器之詳細依據第1圖所示第 一實施例說明如下。首先,就關於本例之構成說明。於該 圖第1 ,第2,第3之演算放大器(以下,稱爲〇Ρ放大 器。)1,2,3係公知之演算放大器,分別由Ρ通道 M〇S電晶體t r 1〜t r 6,Ν通道MOS電晶體 t r 7〜t r 9所構成,將P通道Μ〇S電晶體t r 1作 爲負相輸入端子,將P通道Μ〇S電晶體t r 2作爲正相 輸入端子,將P通道M〇S電晶體t r 6 ,N通道M〇S 電晶體t r 9之連接點作爲輸出端子。〇P放大器1 ,係 將其正相輸入端子V I Ν Ρ,偏壓於正電源端子V D d, 負電源端子V S S間之中間電位,在其負相輸入端子 V I Ν Ν接收輸入訊號。〇Ρ放大器2係在其負相輸入端 子接收0 Ρ放大器1之輸出,在正相輸入端子接收由後述 電橋電路所生成之偏壓電壓。Ο Ρ放大器3係在其負相輸 入端子接收◦ Ρ放大器1之輸出,在正相輸入端子接收由 後述電橋電路所生成之偏壓電壓。這些ΟΡ放大器2,3 係由電阻R 1,回授電阻R 2被設定爲變成單位增益。 將第1Ρ通道MOS電晶體Tr1與第1Ν通道 Μ〇S電晶體T r 2視爲正電源端子V D D,在負電源端 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) ••裝·
、1T 經濟部智慧財產局員工消費合作社印製 -12- 523980 A7 B7 五、發明説明(1C)) (請先閲讀背面之注意事項再填寫本頁) 子V S S間依此順序串聯地連接,將彼此之汲極互相連接 所成之連接點裝設輸出端子0 U T來構成電力緩衝器。這 些,第1P通道M〇s電晶體Tr1與第1N通道 “〇8電晶體丁]:2係較構成〇?放大器1〜3之1^〇8 電晶體使其尺寸爲大’成爲耳機或揚聲器等將從數Ω到數 十Ω之負荷變成可充分完全地驅動之大電力輸出。 第1 P通道Μ〇S電晶體T r 1之閘,係接收來自 〇P放大器2之輸出,第1 N通道M〇S電晶體T r 2之 閘係接收〇P放大器3之輸出。輸出端子〇U T係對於 〇P放大器1之負相輸入端子經由回授電阻連接。 經濟部智慧財產局員工消費合作社印製 電橋電路5係由電阻R1B〜R5B,第2P通道 Μ〇S電晶體T r 3所構成。正電源端子V D D,負電源 端子V S S之間串聯地連接電阻R 2 B,R 3 B將這些電 阻R 2 B,R 3 B之連接點之電位作爲正電源端子V D D ,負電源端子V S S間之中間電位。在正電源端子V D D ,負電源端子V S S之間將P通道Μ〇S電晶體t r 3與 電阻R 1 B依此順序串聯地連接。P通道Μ〇S電晶體 t r 3與電阻R1B之連接點,與將電阻R2B與電阻 R 3 B之連接點經由電阻R 4 B,R 5 B連接,將電阻 R 4 B與電阻R 5 B之連接點連接於◦ P放大器2之正相 輸入端子,將發生於此連接點之電壓作爲偏壓電壓給與 〇P放大器2。 電橋電路6 ,係由電阻R1C〜R5C,第2N通道 MOS電晶體Tr 3所構成。在正電源端子VDD,負電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 523980 A7 ___ B7 五、發明説明(Ή) 源端子V S S之間串聯地連接電阻R 2 C,R 3 C。在正 (請先閲讀背面之注意事項再填寫本頁) 電源端子V D D,負電源端子ν S S之間將電阻R 1 C與 Ν通道Μ〇S電晶體τ r 4依此順序串聯地連接。將Ν通 道Μ〇S電晶體丁 r 4與電阻r 1 c之連接點,與電阻 R2C與電阻R3C之連接點經由電阻R4C,R5C連 接所成’將電阻R 4 C與電阻R 5 C之連接點連接於〇P 放大器3之正相輸入端子,將發生於此連接點之電壓作爲 偏壓電壓給與Ο P放大器3。 按,偏壓電路7係由P通道MOS電晶體t r 1 0〜 t r 1 2 ,N通道Μ〇S電晶體t r 1 3 ,t r 1 4所構 成,對於〇P放大器1〜3之P通道M〇S電晶體t r 3 ,t r 4之閘給與偏壓電壓將這些變成動作狀態。 經濟部智慧財產局員工消費合作社印製 茲就關於本發明之動作參照第1圖,並且,邊圖示於 該圖之各端子之電壓,電流波形說明如下。首先,將輸入 訊號視爲無訊號狀態,將各端子之電壓與電源電壓之關係 表示於第2圖,邊參照該圖說明之。於該圖縱軸係各端子 之電壓,橫軸係電源電壓。於此,將負電源端子V S S成 爲〇V將此作爲基準,表示對於正電源端子VDD電壓之 各端子之電壓。 於電橋電路5,第2P通道MOS電晶體Tr 3係連 接閘,汲極間,其汲極之電壓係表示該圖之t r 3特性。 將正電源端子V D D,負電源端子V S S間之電壓由電阻 R2B,R3B加以分壓,將電阻R2B,R3B之連接 點成爲正電源端子V D D,作爲負電源端子V S S間之中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐了 523980 A7 B7_ 五、發明説明(12 ) 間電位。中間電位係表示第2圖之V D D —( V D D — V S S )/ 2之特性。如該圖所示於輸入訊號之無訊號狀 態,係〇P放大器1之輸出端子7 1,負相輸入端子 V I N N,正相輸入端子V I N P之電壓也變成正電源端 子V D D,負電源端子V S S間之中間電位。並且,第 2 P通道M〇S電晶體T r 3與電阻R 1 B之連接點之電 位與中間電位間之電壓爲以電阻R 4 B,電阻R 5 B所分 壓,在連接點發生第2圖之7 5所示特性之電壓。 同樣於電橋電路6,係第2 N通道MOS電晶體 T r 4係連接閘,汲極間,其汲極之電壓係表示第3圖之 T r 4之特性。電阻R 2 C,R 3 C之連接點係成爲電源 端子V D D,負電源端子V S S間之中間電位。第2 N通 道Μ〇S電晶體T r 4與電阻R 1 C之連接點之電位與中 間電位間之電壓以電阻R 4 C,電阻R 5 C所分壓,在連 接點7 6發生第3圖之7 6所示之特性電壓。 對於◦ P放大器2之正相輸入端子給與連接點7 5之 電壓,藉對於負相輸入端子給與〇 P放大器1之輸出端子 7 1之電壓,在OP放大器2之輸出端子7 2如第2圖之 7 2所示將發生與第2 P通道Μ〇S電晶體T r 3之汲極 之電壓約略同樣之電壓。將此施加於第1 P通道M〇S電 晶體T r 1之閘,成爲電源端子V D D作爲基準之偏壓電 壓 V B 1。 同樣地在Ο P放大器3之正相輸入端子給與連接點 7 6之電壓,藉對於負相輸入端子給與〇 p放大器1之輸 本紙張尺度適用中國國家標準(CNS ) Α4規格(210'〆297公餐) (請先閲讀背面之注意事項再填寫本頁) •^^衣·
、1T 經濟部智慧財產局員工消費合作社印製 -15- 經濟部智慧財產局員工消費合作社印製 523980 A7 _____B7_ 五、發明説明(13 ) 出端子7 1之電壓,在〇p放大器3之輸出端子7 3係如 第3圖之7 3所示將發生與第2N通道MOS電晶體 T r 4之汲極之電壓約略相同之電壓。將此施加於第1 N 通道Μ〇S電晶體T r 2之閘,將電源端子V S S作爲基 準之偏壓電壓VB 2。 如第2圖之7 2,第3圖之7 3所示這些偏壓電壓 VBl ,VB2係不依據電源電壓而爲一定,並且,可從 第2P通道MOS電晶體Tr 3 ,第2N通道M〇S電晶 體T r 4之V t h附近之低電源電壓發生。藉此,如第4 圖所示從低電源電壓VB 3 (也表示於第2圖,第3圖。 )不依據電源電壓將一定之閑置電流I I 1 ,I I 2分別 可流動於各第1P通道M〇S電晶體Trl ,第1N通道 Μ〇S電晶體T r 2。閑置電流I I 1 ,I I 2係從各個 Μ 0 S電晶體之源極對於汲極之方向視爲正。 於特定電源電壓之無訊號狀態之各端子之電壓波形係 變成如第5圖所示。於該圖,7 4係端子7 4,亦即,表 示輸出端子OUT之電壓,此電壓値也變成與端子7 1相 等之値。此時,各端子之電流波形將變成如第6圖所示。 從端子7 4,向連接於此端子之耳機等之負荷(未圖示) ,從負荷向中間電位流動之電流〗7 4之値係由閑置電流 I I 1與閑置電流I I 2之合成變成0 m A。 於特定之電源電壓,第7圖所示電壓波形之輸入訊號 將給與〇P放大器1之負相輸入端子V I N N時,負荷輕 時各端子之電壓波形將變成第8圖所示,電流波形將變成 衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 523980 Α7 Β7 五、發明説明(14) 如第9圖所示。於第8圖端子7 2之電壓係如第5圖所示 端子7 2之電位爲中心,〇P放大器1之輸出訊號就反相 而擺動,同樣端子7 3之電壓係將第5圖所示端子7 3之 電壓爲中心◦ P放大器1之輸出訊號就反相而擺動。藉此 ,如第9圖所示可得到汲極電流I D 1,I D 2,電流 1 7 4。又,若負荷重時各端子之電壓波形就變成如第 1 0圖所示,汲極電流I D 1,I D 2將分別變成如第 1 1圖,1 2所示,輸出電流I 7 4變成如第1 3圖所示 。又,將第1 1圖〜第1 3圖之時間a ,b及c之放大圖 表示於第1 4圖。從該圖就可淸楚汲極電流I D 1, I D 2不會同時中斷,可得到交越失真少之電壓7 4及電 流I 7 4之輸出訊號。 於如上,本例係在構成電力緩衝器之第1 P通道 M〇S電晶體Tr 1及第1N通道MOS電晶體Tr 2於 寬廣電源電壓範圍可流動一定閑置電流,第1 P通道 MOS電晶體Tr 1及第1N通道M〇S電晶體Tr 2不 會同時變成〇F F而可得到交越失真少之輸出訊號。 本例係可在同一基板上積體化各構成元件,第2 P通 道Μ〇S電晶體T r 3之溫度特性係與第1 P通道Μ〇S 電晶體T r 1之其大約相同,端子7 2之電壓將作用成抵 消第1 P通道Μ〇S電晶體T r 1之汲極電流之溫度變動 ,進行第1 P通道Μ 0 S電晶體之汲極電流之溫度補償。 關於第1 Ν通道Μ〇S電晶體T r 2依據第1 Ν通道 Μ〇S電晶體進行同樣之溫度補償。因此,本例之放大器 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) !—· ·Ι ·ϋι -- i· mi κ - - -i I I 1.^1 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523980 A7 B7 五、發明説明(15 ) 係不依據溫度變動可進行安定之動作。 如上述各個給與第1 P通道Μ〇S電晶體T r 1 ,第 1N通道MOS電晶體Tr 2之閘之〇P放大器2 ,〇P 放大器3之輸出係迅速地追隨之輸入,第1 P通道Μ〇S 電晶體Tr 1及第IN通道MOS電晶體Tr 2係可用等 値性低阻抗驅動,可提升放大器之頻率特性。並且,第 1P通道MOS電晶體Tr 1及第1N通道M〇S電晶體 T r 2係從其等閘或源極所視保持爲高阻抗,所以如第 1 8圖所示以往者爲了依閘偏壓設定之高阻抗化形成閘電 容,依電阻等形成低頻域濾波電路不會發生高頻率之衰減 。又,將電阻R 1 B,R 1 C設定爲互相同一或近似値, 將電阻R2B,R3B,R2C,E3C設定爲互相同一 或近似値。設定爲較這些6個電阻値充分大的値而互相同 一或近似値之電阻R4B,R4C,同樣,較上述6個電 阻値充分大的値設定爲互相相同或近似値之電阻R 5 B, R5C。將第1P通道M〇S電晶體Trl ,第1N通道 MOS電晶體Τι* 2 ,第2P通道MOS電晶體Tr 3設 定爲互相同一或近似之特性,將第1 N通道Μ 0 S電晶體 丁1'2,第11^通道1^〇8電晶體丁1'4設定爲互相同一 或近似之特性。藉這些,各元件之偏差爲不容易依存絕對 精度,只要作爲相對精度變高時,就將閑置電流I : i , I I 2値不必依據製造上之偏差,以無調整就可收斂於所 需之値。 又,如第12圖,第13圖所示,不管端子72 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18- -----.-丨.11丨费! (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 523980 Α7 Β7 五、發明説明(16 ) 7 3之電位對於中間電位高或低,因可產生驅動第1 p通 道MOS電晶體Tr1 ,第1N通道MOS電晶體Tr2 之充分偏壓電壓,所以於本發明係可爲負荷之交流驅動。
於第1圖所示之上述第一實施例係使用電橋電路5, 6之電阻R2B,R3B,R2C,R3C各別地產生中 間電位,但是如第1 5圖所示也可作爲共通之中間電位。 又,將正電源端子V D D,負電源端子V S S其電位之絕 對値爲同一之正負之電源電壓,例如,將正電源端子 VDD定爲+1 5V,負電源端子VSS定爲—1 . 5V
時,如第1 6圖所示也可將中間電位作爲接地電位G N D 〇 【發明之效果】 若依據本發明將給與第2,第3放大器之正相輸入端 子成爲分別因應第2P通道MOS電晶體,第2N通道 Μ〇S電晶體之源極汲極間電壓,經由第2,第3放大器 由第1演算放大器之輸出訊號以驅動構成電力緩衝器之第 1 Ρ通道M〇S電晶體,第1 Ν通道M〇S電晶體,從低 電源電壓得到不依存於電源電壓之閑置電流,在寬廣電源 電壓範圍得到交越失真少之輸出訊號。進而,可達成放大 器之低電源電壓化。 又,抵消依據第1 Ρ通道MOS電晶體,第通道 Μ〇S電晶體之溫度之特性變動,可改善放大器之溫度依 存性。 ---------— (請先閱讀背面之注意事項再填寫本頁)
、tT 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19- 523980 A7 B7 五、發明説明(17) 並且,構成電力緩衝器之電晶體之閘係從源極所視仍 保持高阻抗以等値性地可用低阻抗驅動,可提升頻率特性 〇 圖式之簡單說明 第1圖係用來說明本發明第一實施例之放大器構成之 電路圖。 第2圖係表示第1圖所示放大器各端子之電壓與電源 電壓之關係之特性圖。 第3圖係表示第1圖所示放大器各端子之電壓與電源 電壓之關係之特性圖。 第4圖係表示第1圖所示放大器各端子之電流與電源 電壓之關係之特性圖。 第5圖係表示第1圖所示放大器之輸入訊號之無訊號 狀態下之各端子電壓之波形圖。 第6圖係表示第1圖所示放大器之輸入訊號之無訊號 狀態下之各端子電流之波形圖。 第7圖係第1圖所示放大器之輸入訊號一例之電壓波 形之波形圖。 第8圖係接收第7圖所示輸入訊號,表示驅動輕負荷 之第1圖所示放大器之各端子電壓之波形圖。 第9圖係接收第7圖所示輸入訊號,表示驅動輕負荷 之第1圖所示放大器之各端子電流之波形圖。 第1 0圖係接收第7圖所示輸入訊號,表示驅動重負 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----,__ — (請先閱讀背面之注意事項再填寫本頁) 、·1Τ 經濟部智慧財產局員工消費合作社印製 523980 A7 B7 五、發明説明(18 ) 荷之第1圖所示放大器之各端子電壓之波形圖。 (請先閱讀背面之注意事項再填寫本頁) 第1 1圖係接收第7圖之輸入訊號,表示驅動重負荷 之第1圖所示放大器之第1 P通道Μ〇S電晶體之汲極電 流之波形圖。 第1 2圖係接收第7圖之輸入訊號,表示驅動重負荷 之第1圖所示放大器之第2 Ν通道Μ〇S電晶體之汲極電 流之波形圖。 第1 3圖係接收第7圖所示輸入訊號,表示驅動重負 荷之第1圖所示放大器之輸出電流之波形圖。 第1 4圖係第1 1圖,第1 2圖所示電流在各a點, b點及c點附近放大表示之波形圖。 第1 5圖係用來說明變更本發明第一實施例之放大器 構成一部之例之電路圖。 第1 6圖係用來說明變更本發明之第三實施例之放大 器構成一部之例之電路圖。 第1 7圖係用來說明習知放大器構成之電路圖。 第1 8圖係用來說明習知放大器構成之電路圖。 經濟部智慧財產局員工消費合作社印製 第1 9圖係用來說明習知放大器構成之電路圖。 第2 0圖係表示第1 7圖所示放大器之各端子之電壓 與電源電壓之關係之特性圖。 第2 1圖係表示第1 7圖所示放大器之各端子之電流 與電源電壓關係之特性圖。 第2 2圖係表示第1 8圖所示放大器之各端子電壓與 電源電壓關係之特性圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐1 _91 一 523980 A7 B7 五、發明説明(19 ) 第2 3圖係表示第1 8圖所示放大器之各端子電流與 電源電壓關係之特性圖。 【符號之說明】 1 第1放大器, 2 第2放大器, ------!--•裝·-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 3 第〔 3放 大 器 4 電力緩 衝 器 T r 1 第 1 P 通 道 Μ 〇 S 電 晶 體 T r 2 第 1 N 通 道 Μ 〇 S 電 晶 體 丁 r 3 第 2 P 通 道 Μ 〇 s 電 晶 骨扭 T r 4 第 2 N 通 道 Μ 〇 s 電 晶 體 R 1 B 第 1 電 阻 , R 1 C 第 2 電 阻 〇 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 523980 Α8 Β8 C8 D8 補充 六、申請專利範圍 彳 1 ·一種放大器,其特徵爲具有: 接收輸入訊號之第1演算放大器,與 連接第1 P通道M〇S電晶體與第1 N通道MO S電 晶體之彼此汲極在該連接點設輸出端子之電力緩衝器,與 與上述第1 P通道Μ〇S電晶體同樣溫度特性之第 2Ρ通道MOS電晶體,與 與上述第1 Ν通道Μ〇S電晶體同樣溫度特性之第 2Ν通道MOS電晶體,與 將依據上述第2 Ρ通道Μ 0 S電晶體之源極汲極間電 壓之電壓接收於其正相輸入端子,在負相輸入接收上述第 1演算放大器之輸出訊號,將從上述第1 Ρ通道Μ 0 S電 晶體源極之電位下降上述第2 Ρ通道Μ〇S電晶體之源極 汲極間電壓相當分量之電位,產生作爲其電壓波形之電位 中心之輸出訊號,由該輸出訊號驅動上述第1 Ρ通道 M〇S電晶體之第2演算放大器,與 將依據上述第2 Ν通道Μ 0 S電晶體之源極汲極間電 壓接收於其正相輸入端子,在負相輸入接收上述第1演算 放大器之輸出訊號,從上述第1 Ν通道Μ〇S電晶體之源 極電位將上述第2 Ν通道Μ ◦ S電晶體之源極汲極間電壓 相當分量高之電位產生作爲其電壓波形之電位中心之輸出 訊號,由該輸出訊號驅動上述第1 Ν通道Μ〇S電晶體之 第3演算放大器。 2 . —種放大器,其特徵爲具有: 接收輸入訊號之第1演算放大器,與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -----:|_I (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -23- 523980 A8 B8 C8 ____ D8 六、申請專利範圍 2 在第1電位之第1電源端子連接第1 P通道MOS電 晶體之源極’在較第1電位低電位之第2電源端子連接第 1 N通道M〇S電晶體之源極,連接上述1 p通道m〇S 電晶體與上述第1 N通道Μ〇S電晶體之彼此汲極,在該 連接點設輸出端子之電力緩衝器,與 在上述第1電源端子連接其源極,將其汲極經由第1 電阻連接於第2電源端子,連接其閘與汲極之第2 Ρ通道 Μ〇S電晶體,與 在上述第2電源端子連接其源極,將其汲極經由第2 電阻連接於第1電源端子,將其源極與汲極連接之第2 Ν 通道Ν〇S電晶體,與 將上述第1電位與上述第2電位間之特定電位之端子 與上述第2 Ρ通道電晶體之汲極間之電阻分割所得到之電 壓接收於其正相輸入端子,將上述第1演算放大器之輸出· 訊號接收於其負相輸入端子,由其輸出訊號驅動上述第 1 Ρ通道Μ〇S電晶體之第2演算放大器,與 將從上述特定電位之端子與上述第2 Ν通道NO S電 晶體之汲極之間電阻分割所得到之電壓接收於其正相輸入 端子,將其上述第1演算放大器之輸出訊號接收於其負相 輸入端子,由其輸出訊號驅動述第1 N通道N〇S電晶 體之第3演算放大器。 3 .如申請專利範圍第1 声2項之放大器,其中在 上述第1演算放大器之負相輸"X端子與上述電力緩衝器之 輸出端子間之間具有回授電阻。 (請先閱讀背面之注意事項再填寫本頁) 裝· 、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 24 523980 Α8 Β8 C8 D8 六、申請專利範圍 3 4 .如申請專利範圍第1或第2項之放大器,其中上 述第2演算放大電路及上述第3演算放大電路係單位增益 〇 5 .如申請專利範圍第2項之放大器,其中上述特定 電位爲第1電位與上述第2電位間之中間電位,將連接於 該特定電位之端子與上述第2 P頻率Μ〇S電晶體之汲極 之間之一對電阻彼此之連接點所發生之電壓,給與上述第 2放大器之正相輸入端子,將連接於該特定電位之端子與 上述第2 Ν頻率Μ〇S電晶體之汲極之間之一對電阻彼此 之連接點所發生之電壓,給與上述第3放大器之正相輸入 端子。 6 .如申請專利範圍第1或第2項之放大器,其中上 述第1 Ρ頻率M〇S電晶體,上述第2 Ρ頻率 M〇S電晶體,上述第1 Ν頻率M〇S電晶體及上述第 2 Ν頻率Μ〇S電晶體爲形成於同一基板上。 (請先閱讀背面之注意事項再填寫本頁) t^_ _ _ _ _ * tmmmtBme .81» RfiBHB·· affll 1___1· · 訂 f 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -25 - 523980 第90199579號專利申請案 1’年’’月’/日 中文圖式修正頁民國91年11月19日修担一___ 修正 補
    第1圖
    523980 第17圖
    523980
    第18圖
    523980 第19圖
    第20圖
TW090109579A 2000-04-26 2001-04-20 Amplifier TW523980B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000126196A JP2001308653A (ja) 2000-04-26 2000-04-26 増幅器

Publications (1)

Publication Number Publication Date
TW523980B true TW523980B (en) 2003-03-11

Family

ID=18636018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090109579A TW523980B (en) 2000-04-26 2001-04-20 Amplifier

Country Status (4)

Country Link
US (1) US6433635B2 (zh)
JP (1) JP2001308653A (zh)
CN (1) CN1167188C (zh)
TW (1) TW523980B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0203605D0 (en) * 2002-02-15 2002-04-03 Wood John Hierarchical clocking system
JP4170786B2 (ja) * 2003-02-04 2008-10-22 松下電器産業株式会社 データ通信装置及びデータ通信方法
JP2005151427A (ja) * 2003-11-19 2005-06-09 Agilent Technol Inc 入力切替機能を有する電流帰還型オペアンプ、および、それを用いた増幅装置
US20080136464A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors
CN103297894A (zh) * 2012-02-27 2013-09-11 华为终端有限公司 耳机功率放大器及工作方法、移动终端设备
CN110058632A (zh) * 2014-12-29 2019-07-26 意法半导体研发(深圳)有限公司 低压差放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1185935B (it) * 1985-09-18 1987-11-18 Sgs Microelettronica Spa Stradio di uscita cmos a grande escursione di tensione e con stabilizzazione della corrente di rifoso
JPH05191162A (ja) * 1991-09-18 1993-07-30 Hitachi Ltd 演算増幅器および回線終端装置
JP3033673B2 (ja) 1995-04-21 2000-04-17 日本電気株式会社 電力増幅用の演算増幅回路
US6107882A (en) * 1997-12-11 2000-08-22 Lucent Technologies Inc. Amplifier having improved common mode voltage range

Also Published As

Publication number Publication date
US6433635B2 (en) 2002-08-13
US20010035793A1 (en) 2001-11-01
CN1167188C (zh) 2004-09-15
CN1332518A (zh) 2002-01-23
JP2001308653A (ja) 2001-11-02

Similar Documents

Publication Publication Date Title
JP4991785B2 (ja) 半導体集積回路装置
US6160450A (en) Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone
US5673002A (en) Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements
US6437645B1 (en) Slew rate boost circuitry and method
US9288574B2 (en) Circuit for use with a loudspeaker for portable equipments
JP2665025B2 (ja) 増幅器回路
TW200934105A (en) Amplifier circuit
TWI255607B (en) AM if variable gain amplifier circuit, variable gain amplifier circuit and semiconductor integrated circuit thereof
TW523980B (en) Amplifier
KR100710777B1 (ko) 진폭 조정 회로
US7453104B2 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
US6466093B1 (en) Low voltage low thd CMOS audio (power) amplifier
JPH0758872B2 (ja) 電力増幅回路
WO2021240994A1 (ja) 増幅回路および増幅器
KR100499856B1 (ko) 가변 이득 증폭기
US7170337B2 (en) Low voltage wide ratio current mirror
JP4867066B2 (ja) 増幅回路
TWI833350B (zh) 線性放大器及電源調製器
JP4862694B2 (ja) Fetアンプおよびそのバイアス回路
JPS6338312A (ja) 電圧リピ−タ回路
JP2003115729A (ja) Ab級アンプ
JP3922906B2 (ja) 広帯域差動増幅回路
US20030042981A1 (en) Low-voltage class-AB output stage amplifier
JP5199222B2 (ja) 演算増幅器および演算増幅装置
TW465186B (en) Logic gate having temperature compensation and method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees