JPS6338312A - 電圧リピ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電圧リピータ回路、特にＭＯＳ　（金属酸化
物半導体）技術を用いて構成されたモノリシック集積回
路に組込むに特に好適な、抵抗値が左程高くない抵抗成
分を有する負荷に対する高調波歪みが極めて低い電圧リ
ピータ回路に関するものである。

集積回路においては抵抗値が左程高くない（例えば数に
Ω）の抵抗成分を有する負荷に、高出力インピーダンス
信５）電圧発生器により供給される電圧を印加する必要
のある場合がしばしばある。

又、成る用途では負荷の抵抗成分を正しく駆動させるた
めに、負荷自体に信り電圧を供給する際にスイングの高
い電流を負荷に供給し得るようにする必要がある。

この要求を満足させるためには−・般に電圧リピータ回
路を信り電圧発生器と負＋：’４との間に介挿し、この
回路に、Ｌっで人ＪＪ悟冗・電圧を出力として反復させ
、１つこの回路の人力インピーダンスを高く、出力イン
ピーダンスを（１，ｕ＜Ｌ、これに、１す？Ｕ圧圧発 生器と負荷との間で所望のインピーダンス減結合を行い
得るようにする。

かかる電圧リピータ回路は、例えばモノリシック集積回
路に複雑な回路構体で用いるようにしている。

この種の電圧リピータ回路の本質的な要求は次の通りで
ある。

・電圧利得をほぼ１とする。

・出力インピーダンスを低くする。

・負荷の抵抗成分を駆動するに要する直流信号電流全体
を正しく供給し得るようにする。

・電流スイングの高い出力信号が存在する場合でも、出
力信号に導入される高調波歪みを最大限減少し得るよう
にする。

特に、成る用途に対する他の極めて重要な要求は次に示
す通りである。

・集積化占積率を小さくする。

・一層複雉な回路構体内に容易に挿入し得るようにする
。

・応答速度を速くし、且つ電力消費を制限する。

−６＝ 一般に利得が１の非反転型ハソファとして知られている
既知の電圧リピータ回路は演算増幅器を具え、その出力
端子および反転入力端ｒを短絡する。この増幅器の非反
転入力端子および出力端子によって電圧リピータ回路の
入力端子および出力端子を夫々構成する。この演算増幅
器の開ループ電圧利得が充分に高い場合には電圧リピー
タ回路の電圧利得がほぼ１となる。

しかし、抵抗値が左程高くない抵抗成分を有する負荷を
駆動するためには、一般に、補償コンデンサを有する従
続接続の２個の電圧利得段と、好適に設計された電力出
力段とを具える比較的複雑な演算増幅器を用いる必要が
ある（例えば、アイ・イー・イー・イー・ジャーナル　
オブ　ソリッド−ステート　ザーキッツ、第５Ｃ−１７
巻、１６号、１９８２年１２月、第９６９〜９８２頁、
第■章にピー・アール・グレイおよびアール・ジー・メ
イヤが発表した論文”　Ｍ　ＯＳ演算増幅器の設計−指
導要綱゛°およびアイ・イー・イー・イー・ジャーナル
　オブ　ソリッド　スデー１−　ザーキッツ、第５Ｃ−
１８巻、第６号、１９８３年１２月、第６２４〜６２９
頁にケイ・イー・ブレーマーおよびジェイ・ビー・ウィ
ーザーが発表した論文゛′スイングの大きなＣＭＯＳ？
Ｊｉ力増幅器″参照）。この回路の集積化占積率および
電力消費は過剰となる。従ってこの種のりピーク回路は
一層複雑なモノリシック集積回路に挿入するのは好適で
ない。

他の既知の電圧リピータ回路としては、所謂ソースフォ
ロワがあり、これは能動素子として飽和範囲で作動する
ＭＯＳ型電界効果トランジスタを具える。このトランジ
スタのゲート電極およびソース電極は電圧リピータ回路
自体の入力端子および出力端子を夫々構成する。このト
ランジスタの相互コンダクタンスｇ、が充分に大きな場
合には、特にその値がトランジスタの出力抵抗の値の逆
数および負荷の抵抗成分の値の逆数よりも著しく大きな
場合には、この回路の電圧利得がほぼ１となる。しかし
、回路のカットオフ周波数よりも低い信号周波数でトラ
ンジスタの相互コンダクタンス８□の逆数にほぼ等しい
回路の出力インピーダンスは、負荷の抵抗成分の値が数
にΩまたはそれ以下の場合、リピータ回路の電圧利得を
ほぼ１とするに要する充分低い値とはならない。また、
入力端子、従って出力電圧のスイングが大きな場合に負
荷の抵抗成分の値が低いと、トランジスタおよび負荷を
流れる電流の変動が著しくなる。既知のように飽和領域
で作動するＭ　ＯＳ　型電界効！Ｒ１・ランジスタの相
互コンダクタンス値がトランジスタ自体を流れる電流の
平方根に化例するため、この電圧リピータ回路の電圧利
ｔ１が出力として供給される電圧の変化、！：、Ｊ（に
変動するようになり、これにより高調波歪みが出力信号
に導入されろようになる。

Ｌ述した従来のソースネオ１１フ回路により’１）られ
た値よりも低い出力インピーダンスの電圧リピータ回路
、従って電圧＋１１　ｆ１、ｊが充分１に近い回路を得
るためには第１図に示すような一層複ｐＨな既知の回路
構体を用いろこ吉ができろ３、 この回路は、双１ｊ、、ｉ１．：Ｍ　ＯＳ電界効果型の
第］　ｎｌ（ チャンネルトランジスタＭ１および第２ｐチヤンネルト
ランジスタＭ２を具えろ。トランジスタＭ１のゲート電
極によって電圧リピータ回路の入力端子ＩＮを構成ずろ
。

トランジスタＭ１のドレイン電極およびトランジスタＭ
２のゲート電極を第１回路接続点Ｄ１で相互接続し、こ
の接続点Ｄ１を第１定電流発生器ＩＢＩを経て供給電圧
発生器の正端子ＶＴＩ１１に接続する。

トランジスタＭ１のソース電極およびトランジスタＭ２
のドレイン電極を第２回路接続点で相互接続し、この接
続点を第２定電流発生器ＩＢ２を経て供給電圧発生器の
負端子ＶＳＳに接続する。この回路接続点によって電圧
リピータ回路の出力端子ＯＵ　Ｔを構成する。

トランジスタＭ２のソース電極を電源正端子ＶＯＯに接
続する。

トランジスタＭ１の基板電極をこのトランジスタ自体の
ソース電極に短絡接続する。出力端子ＯＬＩ　Ｔと負端
子ＶＳ、との間には説明の便宜上純粋な１（］− 抵抗型の負荷ＲＬを接続する。

これら２個の定バイアス電流発生器■。１および１８２
は既知の技術を用いて構成する。これら電流発生器によ
り供給する電流の値は相関関係にあるものとし、従って
飽和範囲内で作動する２個のトランジスタＭ１およびＭ
２を好適にバイアスし得るようにする。

また、第１図に示すように回路接続点［〕１と負端子Ｖ
ＳＳとの間にコンデンサＣＣを設け、これにより周波数
補償を行い（１するようにする。このコンデンサは数ｐ
Ｆの極ｙ９で小さな値とする。以下に記載する回路のカ
ットオフ周波数よりも低い信吋周波数に関連する回路の
作動においてこのコンデンサの効果は無視するもの吉す
る。

リピートすべき電圧Ｖ　ｉ　ｈを入力端子ＩＮと負端子
Ｖ　Ｓ　５との間に印加ずろと、リピータ回路の出力端
子ＯｔＪ　Ｔと負端子Ｖ　Ｓ　ｇとの間に出力電圧Ｖ。

４．。

が現れるようになる。

この際２個のトランジスタＭ１およびＭ２並びに負荷抵
抗Ｒ１には第１図に大々Ｉ＝Ｌおよび１６ｕＬで示す電
流が流れるようになる。

第２ａ図は第１図の回路の小信号に対する等価回路を示
す。この回路は第１図の回路構体の回路素子の各々に対
しその等価回路を置換することにより得られる。２個の
ＭＯＳ型電界効果トランジスタの各々は、このトランジ
スタの出力抵抗と電圧制御電流発生器との間に並列接続
した回路で置換し、この電流発生器によってドレイン−
ソース方向に入力端からソース電極に向かってトランジ
スタの相互コンダクタンスと、トランジスタ自体のゲー
トおよびソース電極間の信号電圧との積に等しい値の電
流を供給する。実数と見做される２個の定バイアス電流
発生器の各々をその等値出力抵抗により置換する。第２
ａ図において信号の観点から、供給電圧発生器の２個の
端子は短絡されているものとする。上述した設定に従っ
てこの等価回路ではトリマコンデンザＣＣは無視するも
のとする。負荷抵抗ＲＬは出力端子ＯＵＴおよび負端子
ＶＳＳ間に挿入する。

第２ａ図において、’ＱＳｌ＋　ｇｍ＋およびｒｄｓ　
ｌ　はトランジスタＭ１のゲート電極およびソース電極
間の信号電圧、相互コンダクタンスおよび出力抵抗を夫
々示し、ｖ９Ｓ２＋　ｇｍ２および「６．２はトランジ
スタＭ２のゲート電極およびソース電極間の信号電圧、
相互コンダクタンスおよび出力抵抗を夫々示し、ｒｋｌ
およびｒｋ２は定バイアス電流発生器ｒＲ＋の出力抵抗
および定バイアス電流発生器Ｉｌ＋□の出力抵抗を夫々
示し、ＶｉｈおよびＶ。Ｕ、は人力信号電圧および出力
信す電圧４夫々示し、１ｏｕｔは次式で表わすように負
荷抵抗Ｒ１，を流れる出力信号電流を示す。

１ｏｕｔ”νｏｕｔ／ＲＬ テブナンの定理を適用すると、第２ａ図の等価回路は第
２ｈ図に示す回路に変換することが一〇き、この場合電
圧リピータ回路の等価回路は出力抵抗「。。、を有する
実信号電圧発生器ｖ５　によりｔｉｑ換ずろ。一般に相
互コンダクタンスｇ１の値を出力抵抗ｒｄｓｌ＋　ｒｄ
、、２およびｒｋ２の値の逆数よりら充分大きくすると
、筒中な計算により次式て示ず関係が成立ずろ。

ｖｓ　き　Ｖｉｈ 回路Ｖ。Ｕ、の出力抵抗は、第２ａ図に基づき、入力端
子ＩＮを定電位点（ｖ１、＝０）　に接続するものとす
ると、出力端子ＯＵＴおよび負端子ＶＳＳ間に電圧ｖＸ
を印加し、出力端子を経て電圧リピータ回路に流入する
電流りを計算することにより次式に示すように算出する
ことができる。

ｒｏｕｔ　壬ＶＭ　／＋、ｌ−−−（１）トランジスタ
Ｍ１のゲート電極を定電位点に接続するものとすると次
式が得られる。

ｖｑｓ＋　　＝　　−ｖ、Ｉ この際信号電圧ν、５２を計算する必要がある。

出力抵抗ｒｋｌを流れる信号電流をＩｋｌとすると、次
式が成立する。

Ｖｌ１５２　　”　−ＩＨｒｋ＋ ｒｄｓｌ　　　　　　　　　ｒｄｓｌ ここにｒ”ｄｌ目ｒｄｓｌ　ｒｋｌ／（Ｆｓｌ’ｒｋ１
）は出力抵抗「ｄ５１　およびｒｋ１間に！１（１列な
抵抗とする。ｇｍ＋＞＞　ｒｄｓｌ　　とすると、次式
を得ることができる。

ＶＱＳ２　＝　Ｖｌ１ｇｍ＋　’ｄｌ　　　−（６）電
流ｇ。Ｉ　ｖｑｓ＋　およびｇ□２　シ、５２に対し出
力抵抗ｒｄｓ＋およびｒｄｓ２を流れる電流をｊｉｌｌ
；視Ａ−ると共に出力抵抗［５２を流れる電流を無視す
る場合には次式を得ることができる。

＋ｘ１−ｇＩＩｌ＋Ｖｑｓ　ｌ＋Ｐｓ１１２Ｖｑｓ２”
ｇ＋ｎ　ｌＶｏ”ｇｓ２ｇｍｌ　ｒ”ｄ　ｌ　Ｖｓ＝　
ｇｍｌ（Ｄｇｍ２ｒ”ｄ１）Ｖ＋ｉ　　　　　−−（７
）」一式から次式が得られる。

ｒｏｕｔさ□−、−□　　−−−−−（８）ｇｍ＋（Ｄ
ｇｍ２ｒ”＋ａ＋） これがため、」二連した簡単なソースフォロワ回路に対
し、第１図の回路の出力抵抗はファクタ（ｌ→ｇ□２　
ｒ”ｄ１）だけイ氏くなる。このファクタは回路の通常
の設計＜ｇｍ２＞＞　１／　ｒ”ａ＋）ではｇ　１＋１
２　ｒ”ａ＋にほぼ等しい。これがためＲｔ／　（ＲＬ
→ｒｏｕｔ）にほぼ等しい回路の電圧利得は、比較的低
い値の負荷抵抗が存在する場合でも１に著しく近くなる
。

しかし、出力信号に導入される高調波歪みの値は、簡？
ｐ、なソースフォロワ回路の場合に対し減少されるも、
いまだ最適の値ではない。トランジスタＭｌを流れる電
流■１　の値は定電流発生器■８、により供給される電
流の値に等しく、これがため、相互コンダクタンスｇｆ
ｆｉ＋の値は一定に保持され、出力として供給される電
圧値Ｖ。０．には依存しない。ｒＺｌの値は、抵抗ｒｋ
ｌおよびｒｄｓｌ　がこれに依存しないものとすると、
出力として供給される電圧の値に依存しない。しかし、
出力信号に広い電圧スイングが存在する場合には負荷抵
抗Ｉ？１−を流れる電流Ｔ　ｏｕｔの値は電圧自体の関
数として著しく変化する。出力抵抗を流れる全信号電流
がトランジスタＭ２を流れるものとするとぐ実際−Ｌ１
１２　”　　Ｉｏｕｔ　＋　　Ｉｎ２　　Ｔ１）　、負
荷抵抗Ｒｔの値が左程高（ない場合にはトランジスタＭ
２を流れる電流■２の値は電圧Ｖ。０．の変動と共に著
しく変化し、その結果相互コンダクタンスｇｍ２の値、
従って出力抵抗「。。、の値が抵抗の関数として変化す
る。これがため、第１図の回路の電圧利得は出力として
供給されろ電圧の繭が変化するにつれて変化し、従って
高調波歪みが出力信号に導入されるようになる。

出力信号の高調波歪みを減少させるためには回路を適宜
バイアスして電流Ｉ２の残留値が最大出力信号電流ｌ。

＋、＋Ｌよりも著しく高く、回路により出力として供給
されろ電圧が変化する際に相互コンダクタンスｂ２が受
けろ変化を無視し１１）る９１うにずろ。しかし、この
手段は、比較的低い値の抵抗成分をイｆずろ負１１：工
に対しては回路の電力消費が著しくなり、従って理想的
な解決ではない。

本発明の目的は既知のりピーク回路と価格が同一であり
且つ特性が等しく、しかも出力信号に極めて僅かの高調
波歪みしか導入されない充分に低い値の抵抗成分を有す
る負荷を駆動するように設計された電圧リピータ回路を
提供せんとするにある。

本発明は電圧発生器接続用の少なくとも１個の入力端子
および負荷接続用の少なくとも１個の出力端子を有し、
相補ＭＯＳ型電界効果トランジスタにより構成され、抵
抗性成分を有する負荷に対する高調波歪みの低い電圧リ
ピータ回路において、第１導電型の第１トランジスタと
、第１導電型とは逆の第２導電型の第２トランジスタと
、第１導電型の第３トランジスタとを具え、第１トラン
ジスタのゲート電極により電圧リピータ回路の入力端子
を構成し、第１トランジスタのソース電極並びに第２ト
ランジスタおよび第３トランジスタのトレイン電極を、
電圧リピータ回路の出力端子を構成ずろ回路ノートで相
互接続し、第１トランシスフのドレイン電極を、定電流
発生器を経て供給電圧発生器の第１端子に接続し、且つ
更に第１回路手段を経て第２トランジスタのゲート電極
に接続してこれら両電極間に定電位差を生げしめると共
に第２回路手段を経て第３トランジスタのゲート電極に
接続してこれら両電極間に定電位差を生ぜしめ、第２ト
ランジスタのソース電極を電圧供給発生器の第１端子に
接続し、第３トランシスクのソース電極を供給電圧発生
器の第２端子に接続するようにしたことを特徴とする。

図面につき本発明の詳細な説明する。

第３図に示す本発明電圧リピータ回路は第１゜第２およ
び第３　Ｍ　ＯＳ”＋す電界効果トランジスタＭ１、Ｍ
２およびＭ３を具え、これら１−ランジスタを夫々ｎ−
チャンイ、ル、ｐ−チャンネルおよびｎ−チャンネルと
する。

トランジスタＭｌのゲート電極によって電圧リピータ回
路の入力端子ＩＮを構成ずろ。

トランジスタＭ１のソース電極およびトランジスタＭ２
およびＭ３のドレイン電極は電圧リピータ回路の出力端
子ＯＵＴを構成する回路接続点で相互接続する。

トランジスタＭ１のドレイン電極を通常の構成の定電流
発生器■８を経て供給電圧発生器の正端子Ｖ。０に接続
すると共に第３図に示す第１回路手段ＬＳＩを経てトラ
ンジスタＭ２のゲート電極にも接続し、この第１回路手
段によってこれら両電極間に一定の電位差を発生させ、
その値を大きなスイングの人力信号電圧が存在する場合
でもトランジスタＭ２の動作条件を正しくし得るような
値とする。この第１回路手段を、例えば通常の構成のい
わゆる゛レベルシフタ″によって構成する。

トランジスタＭ１の基板電極をこのトランジスタのソー
ス電極に短絡接続する。

ｉ・ランジスタＭ２およびＭ３のソース電極を供給電圧
発生器の正端子ＶＩＨおよび負端子ＶＳＳ　　に夫々接
続する。

また、トランジスタＭ１のドレイン電極を第３図に示す
通常の構成の第２回路手段ＬＳ２を経てトランジスタＭ
３のゲート電極にも接続シ、この第２回路手段によって
これら両電極間に一定の電位差を発生させ、その値をト
ランジスタＭ３のバイアスを正しくシ得るような値とす
る。

更に、第３図の電圧リピータ回路は周波数補償を行うに
要するコンデンサＣ０を具え、これをトランジスタＭ１
のドレイン電極および負端子ＶＳＳ間に接続する。この
コンデンサＣ６は数ρＦの比較的小さな値とする。第１
図の回路の場合と同様に回路のカットオフ周波数よりも
低い信号周波数に関する回路の動作に対する以下の説明
において、このコンデンサの効果は無視するものとする
。

回路のトランジスタＭ１、Ｍ２およびＭ３の全部は飽和
範囲で作動するものとする。

また、電圧リピータ回路の出力端子０１Ｊ　Ｔと負端子
Ｖｓｓとの間には説明の便宜−に、純粋の抵抗型の負荷
Ｒ５を挿入するものとする。

リピートずべき電圧ｖ１．．を入力端子ＩＮと負端子Ｖ
ＳＳとの間に印加すると、リピータ回路の出力端子ＯＵ
Ｔと負端子ＶＳＳとの間に出力電圧Ｖ。０゜が現れるよ
うになる。

３個のトランジスタＭ］、、Ｍ２およびＭ３並びに負荷
抵抗ＲＬには第３図に示ず電流１＋、Ｌ、ＬおよびＩ。

ｕＬが流れる。

第４ａ図は第３図の回路の小信号に対する等価回路を示
す。第２ａ図の等価回路の場合と同様に、この等価回路
は、第３図の回路構体の回路素子の各々に対しその等価
回路で置換することにより得ることができる。この際補
償コンデンサＣ６は無視する。等価回路を得るに当り、
信号の観点から、供給電圧発生器の両端子を短絡し、且
つ両回路手段ＬＳＩおよびＬＳ２の各々も短絡されてい
るものとする。第４図に示す電流１゜ｕｔが流れる負荷
抵抗ＲＬは出力端子ｏｕｔおよび負端子ＶＳＳ間に挿入
する。

第４ａ図において、ｖｑｓｌ＋　ｇｎｕおよびｒｄｓｉ
　はトランジスタＭｉ　（ここにｉ＝１，２．３）のゲ
ート電極およびソース電極間の信号電圧、相互コンダク
タンスおよび出力抵抗を夫々示し、ｒｋは実数とみなさ
れる定バイアス電流発生器■、の出力抵抗を示し、Ｖ　
ｉ　ｈおよびＶ。Ｕ、は入力信号電圧および出力信号電
圧を夫々示す。

第２ａ図の等価回路の場合と同様に、テブナンの定理を
適用することにより、第４ａ図の等価回路を第４ｂ図に
示す部用な等価回路に変換することもでき、この際、電
圧リピータ回路の等価回路は出力抵抗ｒ。０．を有し、
値ν５の実信号電圧発生器によって置換する。回路を通
常のように設計して相互コンダクタンスｇｆｆｉ＋の値
を出力抵抗ｒｄｓｌ＋　ｒｄｓ２および「ｄ５３の値の
逆数よりも大きくするものとすると、簡単な語算により
次式で示す関係を得ることができる。

ｖ５　ユ　ν１ｈ ’　Ｏｕ　ｔの値は、通常のように出力端子ＯＵ−１”
および負端子ＶＳＳ間に電圧ν８を印加し、入力端］′
−ＩＮを定電位点（ν１ｏ・０）に接続するものとして
出力端子０ＬＩＴを経て電圧リピータ回路の雪価回路に
流入する電流１８４語算し、従−３て式（１）にボず関
係を演算するこ吉によりｒａｔ　ｆ：１−Ｊ−ることが
−（きる。、第２ａ図の回路の解Ｊ／ｉの場合と同様に
処理を１−ｊい、ＶＱＳＩ　＝　　ｖＨおよびＶ　Ｑ　
Ｓ　２−Ｖ　＋１　Ｓ　３とし、電流ｇｍ＋　ｖｑｓｌ
ｔ　ｇ＋＋＋２　Ｖ９Ｓ２およびｇｍ３　ＶＱＳ３に対
し抵抗ｒｄｓｌ＋　ｒｄｓ２およびｒｄｓ３を流れる電
流を無視するものとすると、次式で示す関係を得ること
ができる。

１）ｌ　”’　−ｇｍ＋Ｖｑｓ＋＋ｇｌ１２Ｖｑｓ２→
ｇ＋ｎ＋ｖｑｓ３”　ｇｍｌＶＭ”　（ｇｍ２”ｇ１１
３）　Ｖ９Ｓ２　＝”ｇ＋ｎ＋ＶＩ＋＋（ｇｍ２”ｇｍ
３）ｇｍｌ　ｒ”Ｐ　Ｖ）１”　ｇｍｌ（１＋（ｇ＋ｎ
２＋ｇｍ３）　ｒ”ａ　）　Ｖ）ｌ−（９）ここ（ごｒ
”ａ　＝　ｒｄｓｌ　ｒｈ／（ｒｄｓｔ＋ｒｋ）ｉま互
いに並列接続された抵抗ｒ、５１　およびｒｋに等価の
抵抗である。

上式から次式が得られる。

■ ｒｏｕｔ　”　−−−−Ｑ（） ｇ＋ｎｌ　（ｔ＋（ｇｍ２＋ｇｍ３）　ｒｌ’ｄ〕通常
の場合のように（ｇｍ２千ｇｍｓ）　ｒＺ　＞＞　Ｉと
すると、次式が得られる。

これかため、第３図の電圧リピータ回路の出力抵抗は第
１図の既知の回路の出力抵抗よりも小さい。

しかし、この回路の基本的な利点は、回路の通常の設計
（ｇ１□およびｇｍ３を同一の値とする）で、出力抵抗
の値が第１図の既知の回路の出力抵抗の値のほぼ１／２
に減少させることではなく、この回路自体から出力信号
に導入される高調波歪みを減少させることである。

例えば、入力電圧Ｖ　＋　ｎ、従って出力電圧Ｖ。Ｕ。

に正の変化が存在する場合には、トランジスタＭｌのド
レイン電極および負端子Ｖｓｓ間の電圧に負の変化が生
じ、トランジスタＭ２を流れる電流Ｉ２が増大し、トラ
ンジスタＭ３を流れる電流Ｉ３が減少するようになる。

これがため、相互コンダクタンスｇｍ２およびｇｍ３の
値が逆方向に変化するようになる。即ち、相互コンダク
タンスｇ□２の値が増大し、相互コンダクタンスｇ、、
３の値が減少するようになる。この逆方向の変化が生ず
るのは入力端子Ｖ　ｉｎに負の変化が存在するからであ
る。回路を適宜に設計することにより２つの相互コンダ
クタンスｇｍ２およびｇｍ３の値の変化を良好に補償す
ることかでき、これにより回路構体全体の出力抵抗ｒ。

５．の変化、従って回路から出力信号に導入される高調
波歪みの変化をほぼ解消することかできる。第１図の回
路の場合のように、トランジスタＭ１を流れる電流■１
の値、従って相互コンダクタンスｇｍ＋の値並びに相互
接続された抵抗ｒｄｓｌおよびｒｋに等価の抵抗ｒ□の
値は出力電圧Ｖ　ｏ　ｕ　ｔの値に殆ど依存しない。

２つの相互コンダクタンスｇｍ２およびｇ、、３の変化
が補償される効果を以下に詳細に説明する。トランジス
タの相互コンダクタンスｇ□を表わす関係式は既知であ
り次式で表わされる。

ｇ、・２に’　　−１（Ｖ、２−　Ｖｔｈ）　　ｌ　　
−−−（ｕ）ここにに′はトランジスタの導電率であり
、Ｗおよび＋５は夫々トランジスタの幅および長さくソ
ースおよびトレイン間の距離）であり、Ｖ９．はゲート
電極およびソース電極間の電圧であり、ＶＬｈはそのス
レンホルト電圧である。弐〇１）において、第２ａ図お
よび第４ａ図の等価回路に用いられる条件に従って、Ｍ
ＯＳ型電界効果トランジスタの相互コンダクタンスはｎ
−チャンネルおよびｐ−チャンネルトランジスタの双方
に対して常時型の値を有するものとすると、次式が得ら
れる。

上式中の添字（２または３）はトランジスタ（Ｍ２また
はＭ３）の関係する値を示ず３、また、Ｖ　ｊｈＴ’お
よびＶ　ｔ　ｈ　、、、は夫々トランジスタＭ２および
Ｍ３のスレンホルト値を示し、ＶＱ２およヒＶ、３は一
定電位（例えば負＋７Ｊ　Ｊ’　Ｖ　ｓ　ｓの電位）に
対ずろトランジスタＭ２およびＭ３のゲート電極の電位
をＪ、ｌＨ々示ず。

入力端子Ｖ　＋　ｎが変化すると２−）の相１龍ノンダ
クタンスが次式で・１く才ように変イし４゛ろ。

ここにδＶ９２およびδＶ、３は夫々入力電圧Ｖ１．。

の変化に追従する電位Ｖ、２の変化および電位Ｖ　ｇ　
３の変化を示す。また、スレンホルト電圧Ｖ１ｈｐおよ
びＶＬｈｈの値は入出力電圧Ｖ１．．およびＶ。、、、
が変化しても変化せず、はぼ一定に保持されるものとす
る。

信号の観点から、回路手段ＬＳＩおよびＬＳ２の各々は
短絡（δｖ、２−δＶ、３）されているものとする。こ
れがため、２つの相互コンダクタンスの和の変化は次式
で表わされるようになる。

δ軸□２＋ｇ、＋）　＝　６ｇｍ２＋　δｇＩＩＩＳ２
個のトランジスタＭ２およびＭ３は次式て示されるよう
な関係を有するようになる。

−、−２８− この場合には２つの相互コンダクタンスｇｍ２およびｇ
ｍ３の値の変化を正しく補償することができ、その結果
式ＯＱで示される電圧リピータ回路ｒ。Ｕ。

の出力抵抗の値は、出力電圧Ｖ。、１．の値が変化して
も一定に保持されるようになる。これがため、回路の出
力信吋に高調波歪みが導入されなくなる。

弐側を満足するように回路を設計ずろことは容易であり
、当業者が８鴇に実施することができる。

本発明による回路では、入出力電圧が大きくスイングし
ても２個のトランジスタＭ２およびＭ３の…互コンダク
タンス値を最適に補償ずろことができる。

不所望な影響は、例えば、動作条件が変化する際トラン
ジスタＭ２および／４ｊこ（まＭ′、（のスレンホルト
電圧の変化、−）ミたは相互コンダクタンスの観点によ
るトランジスタＭ２お、ｉｉ’Ｊ’Ｍ３間の不完全な整
合に基因する１、しかし、これらの影響は左程小要なも
のではなく、従−３て本発明電圧リビー２　！１− 夕回路により導入される高調波歪みは実際には小さいも
のである。

また、第３図の回路は、明細書の前文に記載した第５．
６および７番目の要求を充分に満足するものである。そ
の理由は、構成の集積化面積を著しく小さくする必要が
あり、且つ複雑な回路構体内に容易に組込み得、しかも
全供給電流を高（する必要がないからである。

負荷が容量性成分をも有する場合には信号周波数が回路
のカットオフ周波数よりも低い場合でも」二連した解析
は完全に有効である。

トランジスタＭ２のゲート電極と正端子ＶＩＩｎとの間
の電圧、即ちＶ。ｏ−■、２は次式で表わすことができ
る。

ＶＤＴＩ　Ｖ９２　＝　ｌ　Ｖｔｈｐ　ｌ→　Ｖ　ｏｖ
２　−−−−００ここにＶ。ｖ９　は既知のようにトラ
ンジスタＭ２を流れる電流■２に必要ないわゆるゲート
−ソースオーバードライブ電圧であり、 Ｖ　ｏ　ｖ　２・、／〒７ｋ　’　２　（Ｗ／Ｌ）　２
で表わすことができる。特に負荷抵抗ＲＬが低い値であ
る場合に上記電流Ｉ２およびオーバードライブ電圧Ｖ。

ｖ２が比較的高い値になるものとすると、多くの場合、
特に入力端子ｖ１．．の値が高い場合には、トランジス
タＭｌのドレイン電極が、動作中トランジスタＭ２のゲ
ート電極に対して正の電位を有し、これによりリピータ
回路の正しい動作に必要なようにトランジスタＭ１が常
時飽和範囲で作動し得るようにするのが好適である。こ
れは、第３図の回路において第１回路手段ＬＳＩにより
達成することができる。即ちこの回路手段によって、入
力端子Ｖ　ｉｎの値が最大値よりも大きな場合でｂ　Ｉ
Ｊピーク回路を正しく作動させることができ、特にトラ
ンジスタＭｌのドレイン電極をトランジスタＭ２のゲー
ト電極に短絡接続する場合に回路を１−記最人値で正し
く作動させ、従ってリピータ回路のグイナミノク特性を
最適にし得ろようにする。

回路のグイナミンク特性のこの最適化が必ずしも必要で
ない場合（例えば（３＋、給電）１：、が充分に高い場
合）には第１回路手段１．３　ｌを短絡接続により簡哨
に構成することが−（き、従ってリピータ回路を簡単化
することができる。

ソースフォロワ回路の場合および第１図の既知の回路の
場合と同様に第３図の回路においても入力直流電圧と出
力直流電圧との間に差が存在する。

この差電圧は、入出力端子間の゛′オフセット″′電圧
として規定されており、トランジスタＭ１のスレシホル
ト電圧とこのトランジスタを流れる電流１１に必要なオ
ーバードライブ電圧Ｖ　ｏ　ｖ　ｌ　　との和の電圧に
等しい。成る用途ではこの入出力端子間にオフセフ）電
圧が存在するのは欠点であり、不所望である。

かかる欠点を除去するように適切に構成配置した本発明
電圧リピータ回路の他の例を第５図にブロック図で示す
。入力端子ＩＮ’および出力端子ＯｔＪ　Ｔ　’を有す
るこの回路構体は第３図の回路に従って構成された電圧
リピータ回路を更に改善したものである。入出力端子間
に零Ｖ以外のオフセット電圧を有する本例電圧リピータ
回路を第５図において、入力端子ＩＮおよび出力端子Ｏ
ＵＴを・　有ずろブＤ　ツク回路ＲＥＰて示ず。

このブロック回路ＲＥ　１）の出力端子ＯＵＴによって
直接回路構体全体の出力端子ＯＵＴ’をも構成する。こ
れに対し、回路構体全体の入力端子ＩＮ′は第５図に示
す既知の構成のレベルシック回路Ｌ　Ｓを経て回路ＲＥ
Ｐの入力端子ＩＮに結合する。この回路によって回路構
体全体の入力端子■Ｎ′と、ブロック回路Ｒ，Ｅ　Ｐの
入力端子ＩＮとの間に一定の電位差を発生させ、この電
位差は回路ＲＥ　Ｐの入出力端子間のオフセント電圧に
対し、絶対値が等しく、符号が逆である。

信号の観点からすると、レベルシック回路１．Ｓは短絡
回路と等価となり、？、Ｙｌって第５図の回路構体は信
号に対しては第３図の回路と全く同一である。これがた
め、入力端子ＩＮ’および出力端子ＯＵＴ’間のオフセ
フ）電圧は、入力端子ＩＮ’およびＩＮ間の電位差と、
入出力端子ＩＮおよびＯｔＪ　Ｔ間のオフセット電圧と
の和に等しく、はぼ零電位である。これがため、第５図
の回路構体は、値が左程高くない抵抗成分を有する負荷
を駆動するように設計された高調波歪みが低く、入出力
端子間のオフセットが零電位の電圧リピータ回路として
作動する。

本発明は上述した例にのみ限定されるものではなく、要
旨を変更しない範囲内で種々の変形を行うことができる
。

例えば、トランジスタＭ１の基板電極をこのトランジス
タ自体のソース電極に接続しないで供給電圧発生器の負
端子ＶＳＳに接続することができる。

この場合には出力電圧Ｖ。、□、が変化すると、トラン
ジスタＭｌのソース電極および基板電極間の電圧が変化
する。これがため、いわゆる基板効果のだ必、トランジ
スタ自体の電流−電圧特性が変化し、従って電圧リピー
タ回路の出力抵抗ｒ。Ｕ、は出力電圧Ｖ。ｕＬの値に依
存するが、この依存性は左程重要なものではなく、従っ
てこの回路は構造の観点から第３図の場合よりも簡単で
あり、又、成る用途に対して満足されるものである。

或いはまた、回路構成素子を第３図に示すものに対し完
全に相補を成すように構成することもてきる。この場合
にはトランジスタＭｌおよびＭ３をｐ−チャンネルトラ
ンジスタとし、トランジスタＭ２をローチャンネルトラ
ンジスタとする。また、トランジスタＭ２のソース電極
を供給電圧発生器の正端子Ｖ。０に接続しないで負端子
Ｖ　５５に接続し、且つトランジスタＭ３のソース電極
を負端子Ｖ　５　Ｓに接続しないで１正端子Ｖ。、に接
続する。更にトランジスタＭｌのドレイン電極と負端子
Ｖ　５ｃ。

との間に定電流発生器Ｉ１１を挿入し、発生する電流の
符号を回路のトランジスタを正しくバイアスし得るよう
な符号とする。

【図面の簡単な説明】

第１図は２個のＭ　ＯＳ　型電界効果トランジスタを具
える従来の電圧リピータ回路を示す接続配置図、 第２ａ図は第１図の電圧リピータ回路の小信号に対ずろ
竹価回路図、 第２ｈ図は第２ａ図の回路をりｊにｆｌＴｉ　ｌ’−化
した等価回路図、 第３図は値が左程高くない抵抗成分を白する負荷ｊ：対
する高調波歪みを補償した本発明電圧リピ：（５ −タ回路の構成を示す接続配置図、 第４ａ図は第３図に示す電圧リピータ回路の小信号に対
する等価回路図、 第４ｈ図は第４ａ図の回路を更に簡単化した等価回Ｖ各
図、 第５図は第３図の回路を具え、値が左程高くない抵抗成
分を有する負荷に対する高調波歪みを補償した本発明電
圧リピータ回路の他の例の構成を示す接続配置図である
。 ＭＬ　Ｍ２．　Ｍ３・・・ＭＯＳ型電界効果トランジス
タＩ１１＋、　　Ｉ８２・・・定電流発生器ＬＳＩ、　
ＬＳ２・・回路手段　　ＩＮ、　ＩＮ’・・・入力端子
０１１Ｔ、　ＯＵＴ’・・・出力端子 ｖａｎ・供給電圧発生器の正端子 ＶＳＳ・・負端子　　　　　Ｃｃ・・・トリマコンデン
サＶ１ｏ・・・入力端子　　　　Ｖ。ｕＬ・・・出力電
圧Ｒ１・・・負荷抵抗

Claims (1)

1. 【特許請求の範囲】 １、電圧発生器接続用の少なくとも１個の入力端子（Ｉ
   Ｎ）および負荷接続用の少なくとも１個の出力端子（Ｏ
   ＵＴ）を有し、相補型ＭＯＳ型電界効果トランジスタに
   より構成され、抵抗性成分を有する負荷に対する高調波
   歪みの低い電圧リピータ回路において、第１導電型の第
   １トランジスタ（Ｍ１）と、第１導電型とは逆の第２導
   電型の第２トランジスタ（Ｍ２）と、第１導電型の第３
   トランジスタ（Ｍ３）とを具え、第１トランジスタ（Ｍ
   １）のゲート電極により電圧リピータ回路の入力端子（
   ＩＮ）を構成し、第１トランジスタ（Ｍ１）のソース電
   極並びに第２トランジスタ（Ｍ２）および第３トランジ
   スタ（Ｍ３）のドレイン電極を、電圧リピータ回路の出
   力端子（ＯＵＴ）を構成する回路ノードで相互接続し、
   第１トランジスタ（Ｍ１）のドレイン電極を、定電流発
   生器（Ｉ＿Ｂ）を経て供給電圧発生器の第１端子（Ｖ＿
   Ｄ＿Ｄ）に接続し、且つ更に第１回路手段（ＬＳ１）を
   経て第２トランジスタ（Ｍ２）のゲート電極に接続して
   これら両電極間に定電位差を生ぜしめると共に第２回路
   手段（ＬＳ２）を経て第３トランジスタ（Ｍ３）のゲー
   ト電極に接続してこれら両電極間に定電位差を生ぜしめ
   、第２トランジスタ（Ｍ２）のソース電極を電圧供給発
   生器の第１端子 （Ｖ＿Ｄ＿Ｄ）に接続し、第３トランジスタ（Ｍ３）の
   ソース電極を供給電圧発生器の第２端子 （Ｖ＿Ｓ＿Ｓ）に接続するようにしたことを特徴とする
   電圧リピータ回路。 ２、第１回路手段（ＬＳ１）によって零電位差を生ぜし
   めるようにしたことを特徴とする特許請求の範囲第１項
   に記載の電圧リピータ回路。 ３、第１トランジスタ（Ｍ１）の基板電極をこのトラン
   ジスタ（Ｍ１）のソース電極に短絡接続するようにした
   ことを特徴とする特許請求の範囲第１項又は第２項に記
   載の電圧リピータ回路。 ４、第１トランジスタ（Ｍ１）のドレイン電極と供給電
   圧発生器の端子（Ｖ＿Ｓ＿Ｓ）との間に補償コンデンサ
   （Ｃ＿Ｃ）を挿入するようにしたことを特徴とする特許
   請求の範囲第１項〜第３項の何れかの項に記載の電圧リ
   ピータ回路。 ５、第１および第３トランジスタ（Ｍ１、Ｍ３）をｎチ
   ャンネルトランジスタとし、第２トランジスタ（Ｍ２）
   をｐチャンネルトランジスタとすることを特徴とする特
   許請求の範囲第１項〜第４項の何れかの項に記載の電圧
   リピータ回路。 ６、第１および第３トランジスタ（Ｍ１、Ｍ３）をｐチ
   ャンネルトランジスタとし、第２トランジスタ（Ｍ２）
   をｎチャンネルトランジスタとすることを特徴とする特
   許請求の範囲第１項〜第４項の何れかの項に記載の電圧
   リピータ回路。 ７、電圧リピータ回路を集積回路に組込むようにしたこ
   とを特徴とする特許請求の範囲第１項〜第６項の何れか
   の項に記載の電圧リピータ回路。 ８、電圧発生器接続用の少なくとも１個の入力端子（Ｉ
   Ｎ′）および負荷接続用の少なくとも１個の出力端子（
   ＯＵＴ′）を有し、抵抗成分を有する負荷に対する高調
   波歪みが低く、且つオフセットの小さな電圧リピータ回
   路において、特許請求の範囲第１項〜第７項の何れかの
   項に記載の電圧リピータ回路（ＲＥＰ）を具え、その入
   力端子（ＩＮ）を第３回路手段（ＬＳ）を経て前記入力
   端子（ＩＮ′）に結合してこれら両入力端子（ＩＮおよ
   びＩＮ′）間に定電位差を保持せしめ、電圧リピータ回
   路の出力端子（ＯＵＴ）によって前記出力端子（ＯＵＴ
   ′）を形成するようにしたことを特徴とする電圧リピー
   タ装置。 ９、電圧リピータ装置を集積回路に組込むようにしたこ
   とを特徴とする特許請求の範囲第８項に記載の電圧リピ
   ータ装置。