CN114598269A - 共源共栅结构、输出结构、放大器与驱动电路 - Google Patents

Abstract

本公开提供一种共源共栅结构、输出结构、放大器和驱动电路。共源共栅结构中的共栅结构的偏置电压由其自身提供，输出结构中的晶体管的偏置电压均由其自身提供，放大器包括上述共源共栅结构和/或上述输出结构，驱动电路包括上述放大器。本公开实施例提供的放大电路无需设置偏置电路即可实现电压放大。

Description

共源共栅结构、输出结构、放大器与驱动电路

技术领域

本公开涉及集成电路领域，具体而言，涉及一种偏置电压由其自身提供的共源共栅结构、输出结构、放大器和驱动电路。

背景技术

在驱动电路中通常使用放大器。放大器的通常结构包括差分输入级、中间放大级、输出级以及为差分输入级、中间放大级、输出级提供偏置电压的偏置电路。偏置电路是现有放大器技术中不可缺少的部分，但是偏置电路的设置会增大电路功耗。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种共源共栅结构、输出结构、放大器和驱动电路，用于至少在一定程度上克服由于采用偏置电路导致电路功耗大的问题。

根据本公开的第一方面，提供一种共源共栅结构，所述共源共栅结构中的共栅结构的偏置电压由其自身提供，所述共源共栅结构具有第一节点、第二节点、第三节点、第四节点、第五节点。

在本公开的一种示例性实施例中，所述共源共栅结构的共栅结构包括：第一晶体管和第二晶体管，所述第一晶体管的栅极、漏极和所述第二晶体管的栅极均连接所述第一节点，所述第二晶体管的漏极连接所述第二节点。

在本公开的一种示例性实施例中，所述共源共栅结构的共源结构包括：第三晶体管和第四晶体管，所述第三晶体管的漏极连接所述第一晶体管的源极，所述第四晶体管的漏极连接所述第二晶体管的源极，所述第三晶体管的源极与所述第四晶体管的源极均连接所述第三节点，所述第三晶体管的栅极连接所述第四节点，所述第四晶体管的栅极连接所述第五节点。

在本公开的一种示例性实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的类型相同。

根据本公开的第二方面，提供一种放大器，包括：如上所述的共源共栅结构，所述共源共栅结构中的所述第四节点和所述第五节点分别作为所述放大器的第一输入端口和第二输入端口；电流源，包括两个端口，所述电流源的第一端口连接所述第三节点；负载结构，包括四个端口，所述负载结构的第一端口连接所述第一节点，所述负载结构的第二端口连接所述第二节点，所述负载结构的第二端口作为所述放大器的输出端口。

在本公开的一种示例性实施例中，所述电流源的晶体管类型与所述共源共栅结构的晶体管类型相同。

在本公开的一种示例性实施例中，所述负载结构包括：第五晶体管和第六晶体管，所述第五晶体管的栅极、漏极均与所述第六晶体管的栅极连接，所述第五晶体管的漏极作为所述负载结构的第一端口，所述第六晶体管的漏极作为所述负载结构的第二端口，所述第五晶体管的源极作为所述负载结构的第三端口，所述第六晶体管的源极作为所述负载结构的第四端口。

在本公开的一种示例性实施例中，所述共源共栅结构中的晶体管类型与所述共源共栅结构的晶体管类型不同。

在本公开的一种示例性实施例中，所述电流源的第二端口接地，所述负载结构的所述第三端口和所述第四端口均连接电源。

在本公开的一种示例性实施例中，所述电流源的第二端口连接电源，所述负载结构的所述第三端口和所述第四端口均接地。

根据本公开的第三方面，提供一种输出结构，所述输出结构中的晶体管的偏置电压均由所述输出结构自身提供，所述输出结构包括第一节点、第二节点、第六节点、第七节点、第八节点、第九节点。

在本公开的一种示例性实施例中，所述输出结构包括：第一晶体管、第二晶体管、第五晶体管、第六晶体管，所述第一晶体管的栅极、所述第二晶体管的栅极、所述第三晶体管的栅极、所述第四晶体管的栅极、所述第一晶体管的漏极、所述第五晶体管的漏极均连接所述第一节点，所述第二晶体管的漏极、所述第六晶体管的漏极均连接所述第二节点，所述第一晶体管的源极连接所述第六节点，所述第二晶体管的源极连接所述第七节点，所述第五晶体管的源极连接所述第八节点，所述第六晶体管的源极连接所述第九节点，所述第二节点作为所述输出结构的输出端口。

在本公开的一种示例性实施例中，所述第一晶体管和所述第二晶体管为N型晶体管，所述第五晶体管和所述第六晶体管为P型晶体管。

根据本公开的第四方面，提供一种放大器，包括：如上任一项所述的输出结构，所述输出结构的输出端口作为所述放大器的输出端口；输入结构，包括五个端口，所述输入结构的第一输出端口和第二输出端口连接所述输出结构，所述输入结构的第一输入端口和第二输入端口分别作为所述放大器的第一输入端口和第二输入端口；电流源，包括两个端口，所述电流源的第一端口连接所述输入结构的第五端口。

在本公开的一种示例性实施例中，所述电流源的第二端口接地，所述输入结构的第一输出端口连接所述第六节点，所述输入结构的第二输出端口连接所述第七节点，所述第八节点和所述第九节点均连接电源。

在本公开的一种示例性实施例中，所述电流源的第二端口连接电源，所述输入结构的第一输出端口连接所述第八节点，所述输入结构的第二输出端口连接所述第九节点，所述第六节点和所述第七节点均接地。

根据本公开的第五方面，提供一种驱动电路，包括：第一放大器，为如上任一项所述的放大器，第一输入端连接第一参考电压，第二输入端连接第十节点；第二放大器，为如上任一项所述的放大器，第一输入端连接第二参考电压，第二输入端连接所述第十节点；第一驱动晶体管，栅极连接所述第一放大器的输出端，源极连接电源，漏极连接所述第十节点；第二驱动晶体管，栅极连接所述第二放大器的输出端，源极接地，漏极连接所述第十节点，所述第十节点作为所述驱动电路的输出端。

在本公开的一种示例性实施例中，所述第一驱动晶体管为P型晶体管，所述第二驱动晶体管为N型晶体管。

在本公开的一种示例性实施例中，所述第一驱动晶体管与所述第二驱动晶体管均为N型晶体管或均为P型晶体管。

在本公开的一种示例性实施例中，所述第一参考电压与所述第二参考电压不相等。

在本公开的一种示例性实施例中，所述驱动电路还包括：参考电压产生电路，用于产生所述第一参考电压和所述第二参考电压，第一参考电压和所述第二参考电压均可调节。

在本公开的一种示例性实施例中，所述第一放大器、所述第二放大器、所述第一驱动晶体管、所述第二驱动晶体管均由第一电源供电，所述参考电压产生电路由第二电源供电。

在本公开的一种示例性实施例中，所述第一电源的电压值大于所述第二电源的电压值。

本公开实施例通过将放大器中的晶体管的偏置电压设置为由晶体管自身提供，无需增加外部偏置电路即实现电压放大功能，即减小了放大器的功耗。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A和图1B是本公开示例性实施例中共源共栅结构的结构示意图。

图2是由图1A或图1B所示共源共栅结构构成的放大器的结构示意图。

图3是本公开一个实施例中负载结构的示意图。

图4是本公开另一个实施例中负载结构的示意图。

图5是本公开实施例提供的一种输出结构的示意图。

图6是应用图5所示输出结构的放大器的示意图。

图7是图6所示放大器的一个实施例的示意图。

图8是图6所示放大器的另一个实施例的示意图。

图9是本公开实施例提供的一种驱动电路的示意图。

图10是本公开一个实施例中第一驱动晶体管与第二驱动晶体管的电路示意图。

图11是本公开一个实施例中驱动电路的示意图。

图12是本公开又一个实施例中驱动电路的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图1A和图1B是本公开示例性实施例中共源共栅结构的结构示意图。

参考图1A和图1B，结构100中的共栅结构11的偏置电压由其自身提供，具有第一节点N1、第二节点N2、第三节点N3、第四节点N4、第五节点N5。

在图1A和图1B所示实施例中，结构100包括共栅结构11和共源结构12，其中共栅结构11包括第一晶体管M1和第二晶体管M2，第一晶体管M1的栅极、漏极和第二晶体管M2的栅极均连接第一节点N1，第二晶体管M2的漏极连接第二节点N2。共源结构12包括第三晶体管M3和第四晶体管M4，第三晶体管M3的漏极连接第一晶体管M1的源极，第四晶体管M4的漏极连接第二晶体管M2的源极，第三晶体管M3的源极与第四晶体管M4的源极均连接第三节点N3，第三晶体管M3的栅极连接第四节点N4，第四晶体管M4的栅极连接第五节点N5。

其中，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的类型相同，均为N型晶体管(如图1A所示)或者均为P型晶体管(如图1B所示)。

图2是由图1A或图1B所示共源共栅结构构成的放大器的结构示意图。

参考图2，放大器200可以包括：

共源共栅结构100，共源共栅结构100中的第四节点N4和第五节点N5分别作为放大器200的第一输入端口和第二输入端口；

电流源21，包括两个端口，电流源21的第一端口连接第三节点N3；

负载结构22，包括四个端口，负载结构22的第一端口连接第一节点N1，负载结构的第二端口连接第二节点N2，负载结构22的第二端口作为放大器200的输出端口。

在本公开的一种示例性实施例中，电流源21的晶体管类型与共源共栅结构100的晶体管类型相同。

图3是本公开一个实施例中负载结构的示意图。

参考图3，在本公开的一种示例性实施例中，负载结构22可以包括：

第五晶体管M5和第六晶体管M6，第五晶体管M5的栅极、漏极均与第六晶体管M6的栅极连接，第五晶体管M5的漏极作为负载结构22的第一端口，第六晶体管M6的漏极作为负载结构22的第二端口，第五晶体管M5的源极作为负载结构22的第三端口，第六晶体管M6的源极作为负载结构22的第四端口。

在本公开实施例中，负载结构22的晶体管类型与共源共栅结构100的晶体管类型不同。

如图3所示实施例，电流源21的第二端口接地，负载结构22的第三端口和第四端口均连接电源VCC。此时，负载结构22中的第五晶体管M5和第六晶体管M6均为P型晶体管，共源共栅结构100中的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4均为N型晶体管。

图4是本公开另一个实施例中负载结构的示意图。

在图4所示实施例400中，电流源21的第二端口连接电源VCC，负载结构22的第三端口和第四端口均接地。此时，负载结构22中的第五晶体管M5和第六晶体管M6均为N型晶体管，共源共栅结构100中的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4均为P型晶体管。

在图3和图4所示实施例中，共源共栅结构100的第四节点N4和第五节点N5作为放大器的两个输入端口，可以连接第一输入电压Vin1和第二输入电压Vin2，第一输入电压Vin1和第二输入电压Vin2可以为差模输入，也可以为共模输入。作为放大器输出端Vout的第二节点N2为共栅连接的第二晶体管M2的漏极，可以实现较高的电压增益。

由于放大器200、300、400中的晶体管的偏置电压均由放大电路自身提供，放大器200、300、400无需设置偏置电路即可实现电压放大，具有较低的功耗。

本公开实施例还提供一种输出结构，该输出结构中的晶体管的偏置电压均由输出结构自身提供。

图5是本公开实施例提供的一种输出结构的示意图。

参考图5，输出结构500中包括第一节点N1、第二节点N2、第六节点N6、第七节点N7、第八节点N8、第九节点N9。

输出结构500包括：

第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6，第一晶体管M1的栅极、第二晶体管M2的栅极、第三晶体管M3的栅极、第四晶体管M4的栅极、第一晶体管M1的漏极、第五晶体管M5的漏极均连接第一节点N1，第二晶体管M2的漏极、第六晶体管M6的漏极均连接第二节点N2，第一晶体管M1的源极连接第六节点N6，第二晶体管M2的源极连接第七节点N7，第五晶体管M5的源极连接第八节点N8，第六晶体管M6的源极连接第九节点N9，第二节点N2作为输出结构的输出端口Vout。

其中，第一晶体管M1和第二晶体管M2为N型晶体管，第五晶体管M5和第六晶体管M6为P型晶体管。

图6是应用图5所示输出结构的放大器的示意图。

参考图6，放大器600可以包括：

输出结构500，输出结构500的输出端口Vout作为放大器600的输出端口；

输入结构61，包括五个端口，输入结构61的第一输出端口和第二输出端口连接输出结构500，输入结构61的第一输入端口(第四节点N4)和第二输入端口(第五节点N5)分别作为放大器600的第一输入端口和第二输入端口；

电流源62，包括两个端口，电流源62的第一端口连接输入结构61的第五端口(第三节点N3)。

图7是图6所示放大器的一个实施例。

参考图7，在本公开的一种示例性实施例中，电流源62的第二端口接地，输入结构61的第一输出端口连接第六节点N6，第二输出端口连接第七节点N7，输出结构500的第八节点N8和第九节点N9均连接电源VCC。输入结构61的第一输入端口(第四节点N4)和第二输入端口(第五节点N5)分别作为放大器600的第一输入端口和第二输入端口连接第一输入电压Vin1和第二输入电压Vin2，电流源62的第一端口连接输入结构61的第五端口(第三节点N3)。

图8是图6所示放大器的另一个实施例。

参考图8，在另一个实施例中，电流源62的第二端口连接电源VCC，输入结构61的第一输出端口连接第八节点N8，第二输出端口连接第九节点N9，输出结构500的第六节点N6和第七节点N7均接地。输入结构61的第一输入端口(第四节点N4)和第二输入端口(第五节点N5)分别作为放大器600的第一输入端口和第二输入端口连接第一输入电压Vin1和第二输入电压Vin2，电流源62的第一端口连接输入结构61的第五端口(第三节点N3)。

图9是本公开实施例提供的一种驱动电路的示意图。

参考图9，驱动电路900可以包括：

第一放大器91，为如上任一项的放大器(200、300、400、600、700、800)，第一输入端连接第一参考电压Vref1，第二输入端连接第十节点N10；

第二放大器92，为如上任一项的放大器(200、300、400、600、700、800)，第一输入端连接第二参考电压Vref2，第二输入端连接第十节点N10；

第一驱动晶体管Mdrv1，栅极连接第一放大器91的输出端，源极连接电源VCC，漏极连接第十节点N10；

第二驱动晶体管Mdrv2，栅极连接第二放大器92的输出端，源极接地，漏极连接第十节点N10，第十节点N10作为驱动电路900的输出端。

在本公开实施例中，第一放大器91和第二放大器92既可以相同也可以不相同，只要应用上述实施例设置的放大器均在本公开保护范围之内。

在图9所示实施例中，第一驱动晶体管Mdrv1为P型晶体管，第二驱动晶体管Mdrv2为N型晶体管。因此，第一放大器91的第一输入端为反相输入端，第二输入端为同相输入端；第二放大器92的第一输入端为反相输入端，第二输入端为同相输入端。

在本公开的一个实施例中，第一参考电压Vref1与第二参考电压Vref2不相等，此时有第一参考电压Vref1＞输出电压Vout＞第二参考电压Vref2。为了使P型的第一驱动晶体管Mdrv1对第十节点N10起到上拉作用，设置第一放大器91的反相输入端连接第一参考电压Vref1，同相输入端连接第十节点N10；为了使N型的第二驱动晶体管Mdrv2对第十节点N10起到下拉作用，设置第一放大器91的反相输入端连接第二参考电压Vref2，同相输入端连接第十节点N10。

在另一个实施例中，第一参考电压Vref1与第二参考电压Vref2相等，此时有Vref1＝Vout＝Vref2。

在本公开的一种示例性实施例中，第一驱动晶体管Mdrv1与第二驱动晶体管Mdrv2均为N型晶体管或均为P型晶体管。此时，第一放大器91或第二放大器92的第一输入端和第二输入端定义可以根据其连接的晶体管类型来确定。

图10是本公开一个实施例中第一驱动晶体管与第二驱动晶体管的电路示意图。

参考图10，当设置第一驱动晶体管Mdrv1与第二驱动晶体管Mdrv2均为N型晶体管时，第一放大器91的同相输入端连接第十节点N10，反相输入端连接第一参考电压Vref1。此时，第一放大器91的第一输入端为同相输入端，第二输入端为反相输入端；第二放大器92的第一输入端为反相输入端，第二输入端为同相输入端。

图11是本公开一个实施例中驱动电路的示意图。

参考图11，在本公开的一种示例性实施例中，驱动电路还包括：

参考电压产生电路93，用于产生第一参考电压Vref1和第二参考电压Vref2，第一参考电压Vref1和第二参考电压Vref2均可调节。

参考电压产生电路93可以通过由多个电阻构成的分压电路形成，从分压电路的不同节点引出参考电压，即可以灵活调节第一参考电压Vref1和第二参考电压Vref2的值。当然，参考电压产生电路93还可以有多种方案，本公开不以此为限。

图12是本公开又一个实施例中驱动电路的示意图。

参考图12在一个实施例中，第一放大器91、第二放大器92、第一驱动晶体管Mdrv1、第二驱动晶体管Mdrv2均由第一电源V1供电，参考电压产生电路92由第二电源V2供电。第一电源V1的电压值可以大于第二电源V2的电压值。此时第一晶体管Mdrv1连接第二电源V2。

通过使用较低的电压为参考电压产生电路92供电以产生参考电压，可以进一步降低驱动电路的功耗。

图9～图12所示的驱动电路由于使用本公开实施例提供的偏置电压自提供的放大器，相比相关技术而言，具有较低的功耗。

综上所述，本公开实施例提供的电路通过将电路中晶体管的偏置电压设置为由晶体管自身提供，可以在删除相关技术中为提供偏置电压而设置的偏置电路后，仍能够实现放大功能，有效降低了电路功耗。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (23)

1.一种共源共栅结构，其特征在于，所述共源共栅结构中的共栅结构的偏置电压由其自身提供，所述共源共栅结构具有第一节点、第二节点、第三节点、第四节点、第五节点。

2.如权利要求1所述的共源共栅结构，其特征在于，所述共源共栅结构的共栅结构包括：

第一晶体管和第二晶体管，所述第一晶体管的栅极、漏极和所述第二晶体管的栅极均连接所述第一节点，所述第二晶体管的漏极连接所述第二节点。

3.如权利要求2所述的共源共栅结构，其特征在于，所述共源共栅结构的共源结构包括：

第三晶体管和第四晶体管，所述第三晶体管的漏极连接所述第一晶体管的源极，所述第四晶体管的漏极连接所述第二晶体管的源极，所述第三晶体管的源极与所述第四晶体管的源极均连接所述第三节点，所述第三晶体管的栅极连接所述第四节点，所述第四晶体管的栅极连接所述第五节点。

4.如权利要求3所述的共源共栅结构，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的类型相同。

5.一种放大器，其特征在于，包括：

如权利要求1至4任一项所述的共源共栅结构，所述共源共栅结构中的所述第四节点和所述第五节点分别作为所述放大器的第一输入端口和第二输入端口；

电流源，包括两个端口，所述电流源的第一端口连接所述第三节点；

负载结构，包括四个端口，所述负载结构的第一端口连接所述第一节点，所述负载结构的第二端口连接所述第二节点，所述负载结构的第二端口作为所述放大器的输出端口。

6.如权利要求5所述的放大器，其特征在于，所述电流源的晶体管类型与所述共源共栅结构的晶体管类型相同。

7.如权利要求5所述的放大器，其特征在于，所述负载结构包括：

第五晶体管和第六晶体管，所述第五晶体管的栅极、漏极均与所述第六晶体管的栅极连接，所述第五晶体管的漏极作为所述负载结构的第一端口，所述第六晶体管的漏极作为所述负载结构的第二端口，所述第五晶体管的源极作为所述负载结构的第三端口，所述第六晶体管的源极作为所述负载结构的第四端口。

8.如权利要求5所述的放大器，其特征在于，所述负载结构中的晶体管类型与所述共源共栅结构的晶体管类型不同。

9.如权利要求5所述的放大器，其特征在于，所述电流源的第二端口接地，所述负载结构的所述第三端口和所述第四端口均连接电源。

10.如权利要求5所述的放大器，其特征在于，所述电流源的第二端口连接电源，所述负载结构的所述第三端口和所述第四端口均接地。

11.一种输出结构，其特征在于，所述输出结构中的晶体管的偏置电压均由所述输出结构自身提供，所述输出结构包括第一节点、第二节点、第六节点、第七节点、第八节点、第九节点。

12.如权利要求11所述的输出结构，其特征在于，所述输出结构包括：

第一晶体管、第二晶体管、第五晶体管、第六晶体管，所述第一晶体管的栅极、所述第二晶体管的栅极、所述第三晶体管的栅极、所述第四晶体管的栅极、所述第一晶体管的漏极、所述第五晶体管的漏极均连接所述第一节点，所述第二晶体管的漏极、所述第六晶体管的漏极均连接所述第二节点，所述第一晶体管的源极连接所述第六节点，所述第二晶体管的源极连接所述第七节点，所述第五晶体管的源极连接所述第八节点，所述第六晶体管的源极连接所述第九节点，所述第二节点作为所述输出结构的输出端口。

13.如权利要求12所述的输出结构，其特征在于，所述第一晶体管和所述第二晶体管为N型晶体管，所述第五晶体管和所述第六晶体管为P型晶体管。

14.一种放大器，其特征在于，包括：

如权利要求11至13任一项所述的输出结构，所述输出结构的输出端口作为所述放大器的输出端口；

输入结构，包括五个端口，所述输入结构的第一输出端口和第二输出端口均连接所述输出结构，所述输入结构的第一输入端口和第二输入端口分别作为所述放大器的第一输入端口和第二输入端口；

电流源，包括两个端口，所述电流源的第一端口连接所述输入结构的第五端口。

15.如权利要求14所述的放大器，其特征在于，所述电流源的第二端口接地，所述输入结构的第一输出端口连接所述第六节点，所述输入结构的第二输出端口连接所述第七节点，所述输出结构的所述第八节点和所述第九节点均连接电源。

16.如权利要求14所述的放大器，其特征在于，所述电流源的第二端口连接电源，所述输入结构的第一输出端口连接所述第八节点，所述输入结构的第二输出端口连接所述第九节点，所述输出结构的所述第六节点和所述第七节点均接地。

17.一种驱动电路，其特征在于，包括：

第一放大器，为如权利要求5～10或14～16任一项所述的放大器，第一输入端连接第一参考电压，第二输入端连接第十节点；

第二放大器，为如权利要求5～10或14～16任一项所述的放大器，第一输入端连接第二参考电压，第二输入端连接所述第十节点；

第一驱动晶体管，栅极连接所述第一放大器的输出端，源极连接电源，漏极连接所述第十节点；

第二驱动晶体管，栅极连接所述第二放大器的输出端，源极接地，漏极连接所述第十节点，所述第十节点作为所述驱动电路的输出端。

18.如权利要求17所述的驱动电路，其特征在于，所述第一驱动晶体管为P型晶体管，所述第二驱动晶体管为N型晶体管。

19.如权利要求17所述的驱动电路，其特征在于，所述第一驱动晶体管与所述第二驱动晶体管均为N型晶体管或均为P型晶体管。

20.如权利要求17所述的驱动电路，其特征在于，所述第一参考电压与所述第二参考电压不相等。

21.如权利要求17所述的驱动电路，其特征在于，还包括：

参考电压产生电路，用于产生所述第一参考电压和所述第二参考电压，第一参考电压和所述第二参考电压均可调节。

22.如权利要求21所述的驱动电路，其特征在于，所述第一放大器、所述第二放大器、所述第一驱动晶体管、所述第二驱动晶体管均由第一电源供电，所述参考电压产生电路由第二电源供电。

23.如权利要求22所述的驱动电路，其特征在于，所述第一电源的电压值大于所述第二电源的电压值。

Images