低压差分放大器
本发明主要涉及到差分放大器，尤其是低压差分放大器。
图1、给出了一种常规完全差分放大器级。它包括一差分增益对M1和M2，负载对M3和M4，以及一电流源M5。共模输入电压的下界由下式给出：
Vlow＝Vdsatm5＋Vdsatm2＋Vtm2其中，Vdsatmx代表晶体管mx的饱和电压，Vtmx代表晶体管mx的门限电压。
共模输入电压的上界由下式给出：
Vhigh＝Vdd－Vdsatm4－Vtm4＋Vtm2
通常，Vt＝0.75v、Vdsat＝0.1v。按照这些值，当Vlow＝Vhigh时，差分放大器停止工作。
Vdsatm5＋Vdsatm2＋Vtm2＝Vdd－Vdsatm4－Vtm4＋Vtm2
3Vdsat＋Vtm4＝Vdd＝1.05
在此电压下(Vdd＝1.05)，放大器没有可用输入范围。当放大器工作于2.75v＝Vdd时，可用输入范围为0.95v到2.6v或1.65v。在许多应用中，这样的输入范围是不够的(见图5，102项)。通过在M1和M2处使用零门限装置(即：Vtm2＝0.0v)，可以将输入范围移动(变换)，但是这样并不能获得额外的可用输入范围。注意不能使用零门限装置替换M3和M4。
如果制造出具有宽可操作电压范围的低压差分放大器，对现有技术可谓一个改进。
图1为简化了的现有技术的完全差分放大器的电路简图。
图2为简化了的根据本发明的低压差分放大器的电路简图。
图3为根据本发明，连接于图2所示低压差分放大器的嵌入差分放大器的电路简图。
图4为根据本发明，连接于图2所示低压差分放大器的嵌入差分放大器的另一种实施方式的电路简图。
图5为一简图，其纵轴单位为伏特，它给出了图1所示现有技术差分放大器与图2、3所示根据本发明的低压差分放大器及其部件之间不同电压范围的比较。
参考图2，它给出了低压差分放大器10。低压差分放大器10包括一差分放大器电路12，电路12包含一具有反相输入16和同相输入18的差分对14，电路12还包括一与差分对14相连的偏置电流源20，低压差分放大器10还包括第一和第二负载22和24，以及反相和同相输出26和28。第一负载包括第一嵌入差分放大器30，第一输出晶体管32和第一电流源34。与其相似，第二负载24包括第二嵌入差分放大器36，第二输出晶体管38和第二电流源40。
第一和第二负载22和24提供了实质上独立于反相和同相输入16和18处的输入电压的，维持输出晶体管32和38工作于其饱和区的手段。嵌入差分放大器30和36以及第一和第二基准电压将输出晶体管32和38的源极-漏极电压固定于一个标称值Vdat32。在这种配置下，共模输入电压的上界由下式给出：
Vhigh＝Vdd－Vdsat32＋Vt68，共模输入电压的下界由下式给出：
Vlow＝Vdsat20＋Vdsat68＋Vt68。根据典型值Vt＝0.75v，Vdsat＝0.1v以及Vdd＝2.7v，差分放大器的共模输入范围为：
Vhigh＝2.7v－0.1v＋0.75v＝3.35v，
Vlow＝0.1v＋0.1v＋0.75v＝0.95v。这就显著改善了低压差分放大器10的工作范围(具体示于图4，104项)。通过在差分对14中使用零门限装置，可以将共模输入电压的上界降到低于Vdd，这样差分放大器的共模输入范围为：
Vhigh＝2.7v－0.1v＋0.0v＝2.6v以及
Vlow＝0.1v＋0.1v＋0.0v＝0.2v(具体示于图4，范围106)。
参考图2，第一负载22包括一第一嵌入差分放大器(Diff.Amp)30，差分放大器30具有第一反相输入46和第一同相输入48。第一输出晶体管32包括栅极、源极、漏极，分别为52、54、56。第一电流源34连接到第一同相输入48和第一输出晶体管32的漏极56。60所示为第一共用结点连接。电流源34能够吸收来自第一输出晶体管32的电流。第一嵌入差分放大器输出50连接到p通道晶体管32的栅极52。
这种配置使用了由第一输出晶体管32的漏极56到第一嵌入差分放大器30的同相输入48的负反馈通道。这种负反馈为第一输出晶体管32建立了源极54到漏极56电压的固定标称值。第一电流源34通过保证下述情况来为电路提供频率稳定性——当差分对14从输出晶体管32吸收极小电流时，输出晶体管32的漏极电流值大于或等于电流源34的值，因而晶体管32实际总是被偏置的。嵌入差分放大器50的输出在同相输出28处提供一输出电压，此输出是第一输出晶体管32的漏极56的电流的函数。当漏极56的电流增加时，同相输出28的电压下降。
差分对14包括反相和同相输入晶体管68和70。反相输入晶体管68的漏极72连接到共用连接结点60。第一输出晶体管32的栅极52连接到嵌入差分放大器输出50。漏极56连接到第一共用连接结点60，第一源极54连接到一DC电源，例如Vdd，从而足以允许电流通过差分对14的至少一部分。
在一实施方式中，第一嵌入差分放大器输出50决定反相和同相输出26和28中的至少一个。在图2所示的一种推荐实施方式中，第一负载22是差分对14的反相输入晶体管68的负载。反相输入46包括与第一电压基准(例如Vdd-Vdsat)的连接，基准电压范围通常为Vdd以下约50mv到Vdd以下约200mv。因为其对Vdd的偏离会减少电路的共模输入范围，所以推荐第一电压基准十分接近于Vdd。
第二负载24的操作实际与上述第一负载22的操作相似。
详细而言，第二负载24包括第二嵌入差分放大器36，它具有第二反相输入46＇和第二同相输入48＇，第二输出晶体管38包括栅极、源极、漏极，分别为52＇、54＇、56＇。
第二电流源40连接到第二同相输入48＇和第二输出晶体管38的漏极56＇。62所示为第二共用结点连接。电流源40能够吸收来自第二输出晶体管38的电流。
嵌入差分放大器输出50＇连接到输出晶体管38的栅极52＇。在一实施方式中，第二嵌入差分放大器输出50＇决定反相输出26。
第二反相输入46＇包括与第二电压基准(例如Vdd-Vdsat)的连接，基准电压范围通常为Vdd以下约50mv到Vdd以下约200mv。因为其偏离Vdd会减少电路的共模输入范围，所以推荐第二电压基准十分接近于Vdd。
晶体管38的栅极52＇连接到第二嵌入差分放大器输出50＇。漏极56＇连接到第二共用连接结点62，源极54＇连接到一DC电源，例如Vdd，从而足以允许电流通过差分对14的至少一部分，例如同相三极管70。
图2中，第一输入电压64被施加于反相输入16，另一输入电压74被施加于同相输入18。通过差分对14的反相晶体管68和同相晶体管70的电流之和等于通过偏置电流源20的电流。如果施于反相输入16的第一输入电压64小于施于同相输入18的第二输入电压74，则来自输出晶体管32的漏极56的电流就小于来自输出晶体管38的漏极56＇的电流。同相输出28处的电压为漏极56电流的函数，反相输出26处的电压为漏极56＇电流的函数。从而，当同相输入18和反相输入16之间的电压差为正值时，同相输出28和反相输出26之间的电压差为输入电压差的正函数。下式定义了电路的传递函数：
H(s)＝(Vout28－Vout26)/(Vin18－Vin16)。
电路的最小共模输入电压Vlow是这样一个工作位置：当Vlow被同时施于反相输入16和同相输入18时，其值低到足以使偏置电流源20停止工作于饱和区，转而开始工作于线性区。当这种情况发生时，通过差分对14的反相晶体管68和同相晶体管70的电流之和显著小于偏置电流源20所提供的电流值，并且电路的传递函数不再适用。电路的最大共模输入电压Vhigh是这样一个工作位置：当Vhigh被同时施于反相输入16和同相输入18时，其值高到足以使差分对14的反相晶体管68和同相晶体管70停止工作于饱和区，转而开始工作于线性(或三极管)区。当这种情况发生时，差分对14的反相晶体管68和同相晶体管70不再以压控电流源的方式工作，而是以压控电阻方式工作。当其共模输入电压达到这么高时，差分对14的电压增益明显减少并且电路的传递函数不再适用。
图3为一单级、单端输出差分放大器的电路简图，用作第一或第二嵌入差分放大器30或36。图3所示嵌入差分放大器30包括第一到第四晶体管80、82、84、86，并且一容性耦合88将晶体管80的栅极与晶体管86、82的漏极相连。
在一推荐实施方式中，如图2所示，差分放大器30连接到输出晶体管32和电流源34。相似地，差分放大器36连接到输出晶体管38和电流源40。反相晶体管68的漏极72连接到输出晶体管32的漏极56。相似地，同相晶体管70的漏极71连接到输出晶体管38的漏极56＇。以上描述了差分对14和负载22、24之间的连接。
图4为另一种单端输出差分放大器的电路简图，用作第一或第二嵌入差分放大器30或36。图4所示嵌入差分放大器30包括第一到第三晶体管92、94、96，以及一电流源98。当与负载22和24的输出晶体管32和38相连时，存在的负反馈可将结点60和62的电压固定在施于结点46和46＇的基准电压。在实施方式中，当图4所示配置被用于代替图2中嵌入差分放大器30和36时，就不必再为稳定工作而需要电流源34和40。
在图5中，第一、二、三、四电压范围被示为100、102、104和106项第一和第二范围100和102对应于图1所示现有技术设备的电压范围。
第一范围显示一现有技术可用电压范围为从大约0.2v到大约1.65v，此处图1中M1和M2处使用了0.0伏特门限装置。第二范围102显示一现有技术可用电压范围为从大约0.95v到大约2.6v，从而提供了大约1.65v的可用范围，此处图1中M1和M2处使用了0.75伏特门限装置。选择0.0伏或0.75伏门限装置并不能增加电路的可用共模输入范围，而仅仅是根据所选择的装置将共模输入范围向上或向下变换了0.75伏。
第三和第四范围104和106对应于图2所示的根据本发明的电路的电压范围。其优点在于，范围104和106比图1所示现有技术设备的电压范围要宽。
更精确地说，第三范围104提供了从大约.95伏特到大约3.35伏特的电压范围，从而提供了大约2.40伏特的可用范围(见图2)，此时反相晶体管68和同相晶体管70处使用的是0.75v门限装置。如果输入大压被限制在Vdd和Vss之间，高于2.7v的电压范围是不可用的，但是共模输入范围已经被增加了0.75v。
第四范围106提供了从大约.2伏特到大约2.60伏特的电压范围，从而提供了大约2.40伏特的可用范围，此时反相晶体管68和同相晶体管70处使用的是0.0v门限装置。在此例中，整个共模输入范围位于Vdd和Vss的供电限制之内，所以整个范围在共用电源限制下对电路都是可用的。
本发明对于为低压温度补偿晶振实现温度补偿电路尤其有用，此处需要一具有宽共模输入电压的低压完全差分放大器以产生一个分段线性函数。有利的是，本发明的宽共模输入范围允许宽的温度工作范围，并且噪声性能优于现有技术。更精确地说，范围104和106表明可以接收较强的输入信号，而这种信号则导致改善了的信噪比。
尽管已经显示并描述了本发明的几种实施方式，但应了解，在不偏离本发明新颖的主旨和范围的情况下，熟练技术人员能够对上述实施方式进行各种修改和替换，以及重排和结合。