CN117897806A - 半导体元件封装的制造方法和半导体元件封装 - Google Patents

半导体元件封装的制造方法和半导体元件封装 Download PDF

Info

Publication number
CN117897806A
CN117897806A CN202280058779.5A CN202280058779A CN117897806A CN 117897806 A CN117897806 A CN 117897806A CN 202280058779 A CN202280058779 A CN 202280058779A CN 117897806 A CN117897806 A CN 117897806A
Authority
CN
China
Prior art keywords
sheet
porous body
semiconductor element
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280058779.5A
Other languages
English (en)
Inventor
石井恭子
田中荣作
井上健郎
菅谷阳辅
绀谷友广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN117897806A publication Critical patent/CN117897806A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

本发明提供一种制造方法，该制造方法是使用配置有多个半导体元件的基板片而制造多个半导体元件封装的方法，适于抑制由内压的上升导致的半导体元件封装的损伤。所提供的制造方法包括如下工序：借助具有多个贯通孔并且具有多孔体片和在多孔体片的两面分别预先形成的粘合层的双面粘合片，将覆盖片与配置有多个半导体元件的基板片以半导体元件位于上述贯通孔内并且由覆盖片覆盖的方式接合，从而获得层叠体；以及分割层叠体，以从覆盖片、基板片以及多孔体片分别获得多个罩、多个基板以及多个多孔体。

Description

半导体元件封装的制造方法和半导体元件封装
技术领域
本发明涉及一种半导体元件封装的制造方法和半导体元件封装。
背景技术
公知有一种半导体元件封装，该半导体元件封装具备：基板；半导体元件，其配置于基板上；以及罩，其覆盖半导体元件，并且与基板接合，该半导体元件封装在由基板和罩形成的内部空间收纳有半导体元件。在专利文献1中公开有一种半导体元件封装，该半导体元件封装具备：半导体基板；功能元件，其配置于半导体基板上；盖基板，其以与半导体基板的一面相对的方式与该一面隔开预定的间隔地配置；以及密封构件，其配置于功能元件的周围，将半导体基板和盖构件接合。
现有技术文献
专利文献
专利文献1：日本特开2009-43893号公报
发明内容
发明要解决的问题
在专利文献1的半导体元件封装中，以防止封装内的结露为目的，采用了具有透湿树脂层的密封构件。不过，根据本发明人等的研究，弄清楚了如下内容：在专利文献1的半导体元件封装中，(1)在由于回流焊等高温处理而使封装内的压力(内压)大幅度上升了的情况下，在封装上可能产生损伤；和(2)虽然使用配置有多个半导体元件的基板片而一并形成多个半导体元件封装，将该多个半导体元件封装分割而制造多个半导体元件封装的做法是高效率的，但在采用了该制造方法的情况下，特别容易产生损伤。根据研究推定原因为：通过相对于透湿树脂层独立地向基板涂敷粘接剂组合物而形成与透湿树脂层接合的粘接剂层，其难以应对上述内压的上升。
本发明以提供一种制造方法为目的，该制造方法是使用配置有多个半导体元件的基板片而制造多个半导体元件封装的方法，适于抑制由内压的上升导致的半导体元件封装的损伤。
用于解决问题的方案
本发明提供一种制造方法，其是多个半导体元件封装的制造方法，其中，
所述多个半导体元件封装各自均具备：基板；半导体元件，其配置于所述基板上；罩，其覆盖所述半导体元件；以及多孔体，其以包围所述半导体元件的方式配置于所述基板与所述罩之间，并且，气体能经由所述多孔体的内部在配置有所述半导体元件的内部空间与外部空间之间通过，
所述制造方法包括如下工序：
借助具有多个贯通孔并且具有多孔体片和在所述多孔体片的两面分别预先形成的粘合层的双面粘合片，将覆盖片和配置有所述多个半导体元件的基板片以所述半导体元件位于所述贯通孔内并且由所述覆盖片覆盖的方式接合，从而获得层叠体；以及
分割所述层叠体，以从所述覆盖片、所述基板片以及所述多孔体片分别获得多个所述罩、多个所述基板以及多个所述多孔体。
从另一方面来看，本发明提供一种半导体元件封装，其具备：
基板；半导体元件，其配置于所述基板上；罩，其覆盖所述半导体元件；以及多孔体，其以包围所述半导体元件的方式配置于所述基板与所述罩之间，并且，气体能经由所述多孔体的内部在配置有所述半导体元件的内部空间与外部空间之间通过，
所述基板与所述罩借助具有所述多孔体和在所述多孔体的两面分别形成的粘合层的双面粘合部接合。
发明的效果
根据本发明的制造方法，能够高效地制造适于抑制由内压的上升导致的半导体元件封装的损伤的半导体元件封装。另外，根据本发明的半导体元件封装，能可靠地抑制由内压的上升导致的损伤。
附图说明
图1是示意性地表示可由本发明的制造方法制造的半导体元件封装的一个例子的剖视图。
图2A是用于说明本发明的制造方法的一个例子的示意图(分解立体图)。
图2B是用于说明本发明的制造方法的一个例子的示意图(立体图)。
图2C是用于说明本发明的制造方法的一个例子的示意图(立体图)。
图3是用于说明针对本发明的制造方法所使用的双面粘合片能具备的多孔体片评价剪切力的方法的示意图。
图4是用于说明针对本发明的制造方法所使用的双面粘合片能具备的多孔体片评价侧面耐水压的方法的示意图。
具体实施方式
本发明的第1形态的制造方法是多个半导体元件封装的制造方法，其中，
所述多个半导体元件封装各自均具备：基板；半导体元件，其配置于所述基板上；罩，其覆盖所述半导体元件；以及多孔体，其以包围所述半导体元件的方式配置于所述基板与所述罩之间，并且，气体能经由所述多孔体的内部在配置有所述半导体元件的内部空间与外部空间之间通过，
所述制造方法包括如下工序：
借助具有多个贯通孔并且具有多孔体片和在所述多孔体片的两面分别预先形成的粘合层的双面粘合片，将覆盖片和配置有所述多个半导体元件的基板片以所述半导体元件位于所述贯通孔内并且由所述覆盖片覆盖的方式接合，从而获得层叠体；以及
分割所述层叠体，以从所述覆盖片、所述基板片以及所述多孔体片分别获得多个所述罩、多个所述基板以及多个所述多孔体。
在本发明的第2形态中，例如，根据第1形态的制造方法，其中，所述多孔体片的剪切力是50N/100mm2以上。
在本发明的第3形态中，例如，根据第1或第2形态的制造方法，其中，所述多孔体片的侧面耐水压是400kPa以上。
在本发明的第4形态中，例如，根据第1～第3形态中任一个形态的制造方法，其中，所述多孔体片含有耐热性材料。
在本发明的第5形态中，例如，根据第4形态的制造方法，其中，所述耐热性材料是氟树脂。
在本发明的第6形态中，例如，根据第1～第5形态中任一个形态的制造方法，其中，所述多孔体片是氟树脂的拉伸多孔质片。
在本发明的第7形态中，例如，根据第1～第6形态中任一个形态的制造方法，其中，所述覆盖片不具有厚度方向的透气性。
在本发明的第8形态中，例如，根据第1～第7形态中任一个形态的制造方法，其中，所述覆盖片呈光学性透明。
在本发明的第9形态中，例如，根据第1～第8形态中任一个形态的制造方法，其中，所述覆盖片含有从耐热性树脂和玻璃选择出的至少一者。
在本发明的第10形态中，例如，根据第1～第9形态中任一个形态的制造方法，其中，所述覆盖片包括光学透镜。
本发明的第11形态的半导体元件封装具备：
基板；半导体元件，其配置于所述基板上；罩，其覆盖所述半导体元件；以及多孔体，其以包围所述半导体元件的方式配置于所述基板与所述罩之间，并且，气体能经由所述多孔体的内部在配置有所述半导体元件的内部空间与外部空间之间通过，
所述基板与所述罩借助具有所述多孔体和在所述多孔体的两面分别形成的粘合层的双面粘合部接合。
在本发明的第12形态中，例如，根据第11形态的半导体元件封装，其中，所述多孔体的剪切力是50N/100mm2以上。
在本发明的第13形态中，例如，根据第11形态或第12形态的半导体元件封装，其中，所述多孔体的侧面耐水压是400kPa以上。
以下，一边参照附图一边对实施方式进行说明。本发明并不限定于以下的实施方式。
[半导体元件封装的制造方法]
一边参照图1和图2A～图2C一边对本实施方式的制造方法的一个例子进行说明。本实施方式的制造方法是在由基板12和罩15形成的内部空间14配置有半导体元件13的半导体元件封装11的制造方法(参照图1；在图1中示出有可由本实施方式的制造方法制造的半导体元件封装的一个例子)。
半导体元件封装11具备：基板12；半导体元件13，其配置于基板12上；罩15，其覆盖半导体元件13；以及多孔体2，其以包围半导体元件13的方式配置于基板12与罩15之间。配置有半导体元件13的内部空间14可经由多孔体2的内部与外部空间16通气。基板12与罩15借助具有多孔体2和在多孔体2的两面分别预先形成的粘合层3(第1粘合层3A和第2粘合层3B)的双面粘合部1接合。能利用罩15保护半导体元件13免受例如尘土、尘垢以及水等外部空间16的异物损害。另外，罩15能具有除了保护半导体元件13免受外部空间16的异物损害的功能以外的功能。例如，呈光学性透明的罩15、包括光学透镜的罩15能成为半导体元件13与外部空间16之间的光的透射路径。附图标记18是在基板12上形成的树脂帽。例如以基板12与粘合层3之间的接合性的确保等为目的而有时将树脂帽18配置于基板12上。图1的双面粘合部1、多孔体2以及树脂帽18从与基板12的主面垂直的方向看时具有包围半导体元件13的形状。更具体而言，双面粘合部1、多孔体2以及树脂帽18从上述垂直的方向看时具有与基板12的周缘部相对应的形状，在基板12呈正方形或长方形的情况下，具有框状的形状。双面粘合部1和树脂帽18构成内部空间14的壁面。图1的半导体元件13暴露于内部空间14。
如图2A和图2B所示，在上述制造方法中，覆盖片25与形成有多个半导体元件13的基板片22借助双面粘合片31接合而形成层叠体21(层叠工序)。双面粘合片31具有多个贯通孔26，并且，具有多孔体片32和在多孔体片32的两面分别预先形成的粘合层3(第1粘合层3A和第2粘合层3B)。接合以半导体元件13位于贯通孔26内并且由覆盖片25覆盖的方式实施。双面粘合片31具有与各半导体元件13分别相对应的多个贯通孔26。各贯通孔26通常在从与基板片22的主面垂直的方向观察时具有包围对应的各半导体元件13的形状。在层叠工序中，贯通孔26的两侧的开口由覆盖片25和基板片22封堵。此外，在图2A和图2B的例子中，在基板片22与双面粘合片31之间配置有在层叠体21的分割后成为树脂帽18的树脂层28。另一方面，覆盖片25与双面粘合片31相互接触。在基板片22与双面粘合片31之间和双面粘合片31与覆盖片25之间既可以配置其他构件，也可以不配置其他构件。另外，在图2A和图2B的例子中，多个半导体元件13有规律地(呈二维的阵列状)配置。
接着，如图2C所示，分割层叠体21，以从覆盖片25、基板片22、以及多孔体片32分别获得多个罩15、多个基板12、以及多个多孔体2，从而获得多个半导体元件封装11(分割工序)。分割通常从与基板片22的主面垂直的方向看时在各贯通孔26之间的位置(分割线29)处进行。
若向基板片22的表面涂敷粘接剂组合物、将多孔体片32粘贴在该基板片22上，则粘接剂组合物易于向多孔体片32的内部渗透。相对于此，在具有多孔体片32和在多孔体片32的两面分别预先形成的粘合层3的双面粘合片31中，可抑制粘接成分相对于多孔体片32的渗透。因此，将双面粘合片31用于接合的本实施方式的制造方法适于确保经由多孔体片32和多孔体2的透气性。
＜层叠工序＞
(基板片22)
基板片22例如含有硅(Si)等半导体材料、以纸、玻璃布等为基材的酚醛树脂、环氧树脂、陶瓷等。基板片22也可以是半导体基板片。不过，基板片22并不限定于上述例子，能够选择含有与公知的半导体元件封装所具备的基板的材料相同的材料的基板片22。基板片22也可以是形成有电路的电路基板片。在图2A～图2C的基板片22的表面形成有通过分割工序成为树脂帽18的树脂层28。在图2A～图2C的树脂层28形成有多个贯通孔24。图2A～图2C的贯通孔24的形状从与基板片22的主面垂直的方向看时与双面粘合片31的贯通孔26的形状相同。另外，从上述垂直的方向看时，贯通孔24的壁面与贯通孔26的壁面一致。不过，贯通孔24的形状并不限定于上述例子，例如，能够根据所制造的半导体元件封装11的结构进行选择。树脂层28所含有的树脂例如是抗蚀剂树脂。在含有抗蚀剂树脂的树脂层28中，能够通过抗蚀工序形成贯通孔24。不过，树脂层28所含有的树脂并不限定于上述例子。在基板片22上，可以配置除了半导体元件13和树脂层28以外的构件、例如以基板片22的加强为目的的金属层等，也可以不配置。
(半导体元件13)
半导体元件13的例子是CCD、CMOS、红外(IR)传感器元件、TOF传感器元件、LIDAR传感器元件以及激光器元件等光半导体元件、加速度传感器。半导体元件13也可以是微机电系统(MEMS)。不过，半导体元件13并不限定于上述例子。
(双面粘合片31)
双面粘合片31具备多孔体片32、第1粘合剂层3A以及第2粘合剂层3B。多孔体片32的剪切力是例如50N/100mm2以上，也可以是75N/100mm2以上、100N/100mm2以上、125N/100mm2以上、150N/100mm2以上、170N/100mm2以上、180N/100mm2以上、190N/100mm2以上、200N/100mm2以上，进而也可以是210N/100mm2以上。剪切力的上限是例如350N/100mm2以下。多孔体片32具有上述范围的剪切力能有助于抑制分割工序中的多孔体片32的破损(破裂等)。
一边参照图3一边对评价多孔体片32的剪切力的方法进行说明。将应该评价的多孔体片32剪切成长度10mm×宽度10mm的正方形(面积为100mm2)。接着，将相同形状的双面粘合带51分别贴合于所剪切的多孔体片32的两面。双面粘合带51以其外周与多孔体片32的外周一致的方式贴合。在双面粘合带51方面能够选择具有在剪切力的评价时不会剥离的充分的粘合性的带。双面粘合带51也可以是无基材的带。接着，分别将作为试验板的不锈钢板52贴合于各双面粘合带51的暴露面。将不锈钢板52的形状设为长度为20mm以上和宽度为10mm的长方形。各不锈钢板52以其长边与多孔体片32的长边一致的方式，并且以从与多孔体片32的主面垂直地看时覆盖多孔体片32和一对双面粘合带51的层叠体的整体的方式贴合。另外，针对各不锈钢板52，预先设置有能够将不锈钢板52固定于拉伸试验机的卡盘的长度的端部53(端部53不与双面粘合带51接触)。接着，将一方的不锈钢板52固定于拉伸试验机的上部卡盘，将另一方的不锈钢板52固定于拉伸试验机的下部卡盘，以拉伸速度为200mm/分钟实施拉伸试验，能够将所获得的应力-应变(S-S)曲线中的最大的应力值确定为多孔体片32的剪切力。评价在常温下实施。处于双面粘合片31的状态的多孔体片32的剪切力能够通过使用双面粘合片31所具备的粘合剂层3来替代双面粘合带51(换言之，剪切作为多孔体片32与粘合剂层3的层叠体的双面粘合片31)而与上述同样地进行评价。剪切优选避开双面粘合片31的端部地进行。
多孔体片32的侧面耐水压是例如400kPa以上，也可以是450kPa以上、500kPa以上、550kPa以上、600kPa以上、650kPa以上、700kPa以上、750kPa以上，进而也可以是800kPa以上。侧面耐水压的上限是例如2000kPa以下，也可以是1500kPa以下，进而也可以是1000kPa以下。多孔体片32具有上述范围的侧面耐水压能有助于抑制在分割时产生的微粉末的飞散、在为了分割用工具(例如切割刀)的冷却而有时使用水的分割工序中抑制水相对于半导体元件封装11的内部空间14的进入。
一边参照图4一边对评价多孔体片32的侧面耐水压的方法进行说明。将应该评价的多孔体片32剪切成外形为20mm×10mm和内形为16.5mm×5mm的框状。接着，将相同尺寸的呈框状的双面粘合带61分别贴合于所剪切的多孔体片32的两面。双面粘合带61以其外周与多孔体片32的外周一致的方式贴合。在双面粘合带61方面能够选择具有在侧面耐水压的评价时不使水透过并且不会剥离的充分的耐水性和粘合性的带。双面粘合带61也可以是无基材的带。接着，将玻璃板62分别贴合于各双面粘合带61的暴露面。将玻璃板62分别以与多孔体片32的主面垂直地看时覆盖多孔体片32和一对双面粘合带61的层叠体的整体的方式贴合。在玻璃板62方面能够选择可进行上述贴合、并且具有在侧面耐水压的评价时不会大幅度变形的足够的面积和强度的玻璃板。在贴合有一对玻璃板62的状态下，形成有由多孔体片32的侧面、双面粘合带61的侧面以及玻璃板62围成的空间63。接着，将整体收纳于可密闭的评价用的容器65的内部64，使容器65密闭。在容器65方面能够选择可观察内部64并且具有能承受住侧面耐水压的评价的充分的透明性和强度的容器。容器65例如是玻璃或丙烯酸制的。接着，向容器65的内部64注水而使水压以5kPa/秒的速度增加，能够将水在多孔体片32的空间63侧的侧面渗出至少一处的时间点的内部64的水压确定为多孔体片32的侧面耐水压。评价在常温下实施。处于双面粘合片31的状态的多孔体片32的侧面耐水压能够通过使用双面粘合片31所具备的粘合剂层3来替代双面粘合带61(换言之，剪切作为多孔体片32与粘合剂层3的层叠体的双面粘合片31)而与上述同样地进行评价。剪切优选避开双面粘合片31的端部地进行。
多孔体片32的气孔率是例如20％～95％。气孔率的下限也可以是25％以上、30％以上、40％以上、50％以上、55％以上、60％以上、65％以上，进而也可以是70％以上。气孔率的上限也可以是90％以下、85％以下，进而也可以是80％以下。
能够如下这样地评价多孔体片32的气孔率。将评价的多孔体片32剪切成一定的尺寸(例如直径为47mm的圆形)，求出其体积和重量。将所获得的体积和重量代入以下的式(1)而算出多孔体片32的气孔率。式(1)的V是体积(cm3)，W是重量(g)，D是形成多孔体片32的材料的真密度(g/cm3)。对于处于双面粘合片31的状态的多孔体片32的气孔率，例如，能够求出利用溶解或剥离去除了粘合剂层3的多孔体片32的体积V和重量W，将所求出的值代入式(1)而算出。
气孔率(％)＝100×[V-(W/D)]/V···(1)
多孔体片32可以具有厚度方向的透气性，也可以不具有厚度方向的透气性。厚度方向的透气性能够利用依据日本产业标准(旧日本工业标准；JIS)L1096：2010所规定的透气性测量B法(Gurley法)而求出来的空气透过度(Gurley透气度)表示。在Gurley透气度超过1万秒/100mL的情况下，能够判断为多孔体片32不具有厚度方向的透气性。具有厚度方向的透气性的多孔体片32也可以利用Gurley透气度表示而具有1秒/100mL～350秒/100mL、5秒/100mL～300秒/100mL、进而10秒/100mL～200秒/100mL的厚度方向的透气性。
多孔体片32的厚度方向的耐水压是例如100kPa以上，也可以是110kPa以上、150kPa以上、180kPa以上、200kPa以上、230kPa以上、250kPa以上，进而也可以是270kPa以上。厚度方向的耐水压的上限是例如1000kPa以下，也可以是800kPa以下、700kPa以下、600kPa以下、550kPa以下，进而也可以是500kPa以下。厚度方向的耐水压能够依据JISL1092：2009的耐水度试验A法(低水压法)或B法(高水压法)进行评价。
多孔体片32所含有的材料的例子是金属、金属化合物、树脂以及它们的复合材料。
多孔体片32能含有的树脂的例子是聚乙烯和聚丙烯等聚烯烃、聚对苯二甲酸乙二醇酯(PET)等聚酯、有机硅树脂、聚碳酸酯、聚酰亚胺、聚酰胺酰亚胺、聚苯硫醚、聚醚醚酮(PEEK)、以及氟树脂。氟树脂的例子是PTFE、四氟乙烯-全氟烷基乙烯基醚共聚物(PFA)、四氟乙烯-六氟丙烯共聚物(FEP)以及四氟乙烯-乙烯共聚物(ETFE)。不过，树脂并不限定于上述例子。
多孔体片32能含有的金属的例子是不锈钢和铝。多孔体片32能含有的金属化合物的例子是金属氧化物、金属氮化物、金属氮氧化物。此外，在金属中可含有硅。金属化合物也可以是二氧化硅等硅化合物。
多孔体片32也可以含有耐热性材料。含有耐热性材料的多孔体片32例如尤其适于对层叠体21和/或制造成的半导体元件封装11实施回流焊等高温处理的情况。耐热性材料的例子是金属、金属化合物以及耐热性树脂。耐热性树脂典型而言具有150℃以上的熔点。耐热性树脂的熔点也可以是160℃以上、200℃以上、250℃以上、260℃以上，进而也可以是300℃以上。耐热性树脂的例子是有机硅树脂、聚酰亚胺、聚酰胺酰亚胺、聚苯硫醚、PEEK以及氟树脂。氟树脂也可以是PTFE。PTFE的耐热性特别优异。作为耐热性材料的金属化合物的例子是硅化合物。耐热性材料也可以是氟树脂。
多孔体片32也可以是树脂的拉伸多孔质片或颗粒的多孔性聚集片。不过，多孔体片32的形态并不限定于上述例子。
树脂的拉伸多孔质片可以是氟树脂的拉伸多孔质片，也可以是PTFE的拉伸多孔质片。PTFE的拉伸多孔质片通常是使含有PTFE颗粒的膏剂挤出物或流延膜拉伸而形成的。PTFE的拉伸多孔质片通常由PTFE的微细的原纤维构成，也有时具有与原纤维相比PTFE处于已聚集的状态的节点。不过，拉伸多孔质片并不限定于上述例子。
颗粒的多孔性聚集片所含有的颗粒的例子是树脂颗粒、金属颗粒以及金属化合物颗粒。含有耐热性材料的树脂、金属和金属化合物的例子如上述这样。多孔性聚集片的例子是超高分子量聚乙烯颗粒的烧结片、二氧化硅颗粒的聚集片(气相二氧化硅片等)。不过，多孔性聚集片并不限定于上述例子。
多孔体片32典型而言具有可在面内方向上透气的连通孔。树脂的拉伸多孔质片和颗粒的多孔性聚集片通常具有连通孔。多孔体片32既可以具有独立孔，也可以不具有独立孔。
第1粘合剂层3A和第2粘合剂层3B典型而言是由粘合剂组合物形成的层。粘合剂组合物也可以是压敏性粘合剂组合物，换言之，从第1粘合剂层3A和第2粘合剂层3B选择出的至少一者可以是压敏性粘合剂层。在热固性、感光性的粘接剂组合物(例如专利文献1所公开的环氧系、苯并环丁烯(BCB)系)中，通常为了通过涂敷低粘度的溶液而形成层，在与多孔体片32相邻地形成了层的情况下，组合物特别易于向多孔体片32的内部浸渗。另一方面，压敏性粘合剂组合物尤其适于抑制了相对于多孔体片32的浸渗的层的形成。
粘合剂组合物也可以是环氧系、酚醛系等热固性粘合剂组合物，换言之，从第1粘合剂层3A和第2粘合剂层3B选择出的至少一者可以是热固性粘合剂层。由热固性粘合剂组合物形成的粘合剂层3一般而言耐热性优异。不过，若考虑相对于多孔体2的浸渗的抑制，则热固性粘合剂组合物既可以在130℃～170℃时具有1×105Pa以上的储能模量，也可以在250℃时具有5×105Pa以上的热固化后的储能模量。高储能模量能有助于流动性的抑制。130℃～170℃与开始进行热固性粘合剂组合物的热固化的一般的温度相对应。130℃～170℃时的储能模量确定为：将粘合剂组合物的薄膜(长度为22.5mm和宽度为10mm)作为试验片，一边使用强制振动型固体粘弹性测量装置以升温速度为10℃/分钟将上述试验片从例如0℃加热到260℃，一边进行了评价的130℃～170℃时的储能模量。将试验片的测量方向(振动方向)设为长度方向，将振动频率设为1Hz。250℃时的储能模量(固化后)能够通过对使上述粘合剂组合物的薄膜热固化了之后的试验片实施同样的试验来评价。
粘合剂组合物的例子是丙烯酸系、有机硅系、聚氨酯系、环氧系以及橡胶系的各系统的粘合剂组合物。也可以选择耐热性优异的丙烯酸系或有机硅系粘合剂组合物。换言之，从第1粘合剂层3A和第2粘合剂层3B选择出的至少一者也可以是丙烯酸系粘合剂层或有机硅系粘合剂层。另外，在第1粘合剂层3A与第2粘合剂层3B之间，粘合剂组合物的系统也可以不同。
丙烯酸系粘合剂例如是日本特开2005-105212号公报所公开的粘合剂。有机硅系粘合剂例如是日本特开2003-313516号公报所公开的粘合剂(包括作为比较例所公开的粘合剂)。
粘合剂层3的粘接强度设为实施JIS Z0237：2009所规定的180°剥离粘合力试验(方法1)而求出来的剥离粘合力，是例如0.5N/20mm～30N/20mm，也可以是0.7N/20mm～20N/20mm，进而也可以是1N/20mm～15N/20mm。粘合剂层3的设想了回流焊的峰值温度为250℃时的耐热试验的前后的粘接强度的降低率(试验前的粘接强度基准)也可以是60％以下、50％以下，进而也可以是40％以下。满足上述降低率的范围的粘合剂层3的耐热性特别优异。
粘合剂层3的厚度是例如2μm～150μm，也可以是5μm～100μm，进而也可以是7μm～90μm。
双面粘合片31的厚度是例如10μm～300μm，也可以是20μm～200μm，进而也可以是20μm～150μm。
贯通孔26例如能够通过对双面粘合片31进行形状加工而形成。形状加工的例子是冲裁加工。
(覆盖片25)
覆盖片25既可以具有厚度方向的透气性，也可以不具有厚度方向的透气性。在覆盖片25不具有厚度方向的透气性的情况下，也能利用多孔体片32和多孔体2确保透气性。
覆盖片25所含有的材料的例子是金属、金属化合物、树脂以及它们的复合材料。覆盖片25能含有的树脂、金属以及金属化合物的例子分别与多孔体片32能含有的树脂、金属以及金属化合物的例子相同。
覆盖片25也可以含有耐热性材料。含有耐热性材料的覆盖片25例如尤其适于对层叠体21和/或制造成的半导体元件封装11实施回流焊等高温处理的情况。覆盖片25能含有的耐热性材料的例子与多孔体片32能含有的耐热性材料的例子相同。
覆盖片25也可以含有从作为树脂的耐热性材料(耐热性树脂)和玻璃选择出的至少一者。耐热性树脂既可以是从有机硅树脂、氟树脂以及聚酰亚胺选择出的至少一者，也可以是聚酰亚胺。
覆盖片25也可以呈光学性透明。光学性透明的覆盖片25例如适于光半导体元件封装的制造。在本说明书中呈光学性透明是指，JIS K 7375所规定的厚度方向的总透光率在厚度为50μm时是80％以上，优选是85％以上，更优选是90％以上，进一步优选是95％以上。
光学性透明的覆盖片25例如包括从透明树脂和玻璃选择出的至少一者。透明树脂的例子是聚酰亚胺、聚对苯二甲酸乙二醇酯以及丙烯酸树脂。覆盖片25也可以含有耐热性材料且呈光学性透明。含有耐热性材料且呈光学性透明的片的例子是聚酰亚胺。
覆盖片25也可以具有光学功能。具有光学功能的覆盖片25的例子包括光学透镜等光学片。在光学片中包含透镜、相位差薄膜、偏振薄膜、反射薄膜、防反射薄膜等各种光学构件。
覆盖片25既可以是单层，也可以是具有两个以上的层的多层构造。
覆盖片25的厚度是例如1μm～2000μm。
在层叠工序中形成层叠体21的方法和条件例如能够基于双面粘合片31的接合条件进行选择。
＜分割工序＞
例如，能够将作为从半导体晶圆剪切出各半导体元件的方法的切割适用于层叠体21的分割。切割适于半导体元件封装11的高效的制造。不过，分割层叠体21的方法并不限定于上述例子。切割能够利用公知的装置和方法实施。
分割线29能够根据层叠体21和制造的半导体元件封装11的形状等设定。
[半导体元件封装]
本实施方式的半导体元件封装的一个例子是图1所示的半导体元件封装11。基板12除了被分割以外，能具有与基板片22的结构同样的结构。罩15除了被分割以外，能具有与覆盖片25的结构同样的结构。多孔体2除了被分割以外，能具有与多孔体片32的结构同样的结构。双面粘合部1除了被分割以外，能具有与双面粘合片31的结构同样的结构。
半导体元件封装11的例子是CCD、CMOS、红外(IR)传感器元件、TOF传感器元件、LIDAR传感器元件以及激光器元件等光半导体元件、以及加速度传感器的封装。半导体元件封装11也可以是微机电系统(MEMS)的封装。不过，半导体元件封装11并不限定于上述例子。
本实施方式的半导体元件封装能够利用本实施方式的制造方法制造。不过，本实施方式的半导体元件封装的制造方法并不限定于本实施方式的制造方法。
实施例
以下，利用实施例进一步详细地说明本发明。本发明并不限定于以下的实施例所示的形态。
说明本实施例中的评价方法。
[厚度]
多孔体片的厚度作为利用直读式厚度仪(Mitutoyo Corporation制、测量端子径Φ＝10mm)针对3处测量点进行测量而得到的值的平均值求出来。
[气孔率]
利用上述的方法评价了多孔体片的气孔率。试验片的形状设为直径为47mm的圆形。
[透气度]
利用上述的方法评价了多孔体片的厚度方向的透气度(Gurley透气度)。
[厚度方向的耐水压]
利用上述的方法评价了多孔体片的厚度方向的耐水压。
[侧面耐水压]
利用上述的方法评价了多孔体片的侧面耐水压。在贴合于所剪切的多孔体片的两面的双面粘合带61方面使用了日东电工制的No.585。将玻璃板的厚度设为2mm。
[剪切力]
利用上述的方法评价了多孔体片的剪切力。在贴合于所剪切的多孔体片的两面的双面粘合带51方面使用了日东电工制的No.585。在拉伸试验机方面使用了岛津制作所制的Autograph Ag-X plus(台式)。在将多孔体片与双面粘合带51贴合了之后，使JIS Z0237所规定的质量为2kg的压接辊往复一次，进一步在常温下放置30分钟，从而在使两者的接合稳定了之后实施了评价。
(样品1)
作为样品1的多孔体片，准备了PTFE的拉伸多孔质片(日东电工制的NTF1122)。所准备的多孔体片具有面内方向的透气性。接着，在分别将双面粘合带(日东电工制的No.585)贴合于所准备的多孔体片的两面之后，对其进行冲裁，制作了以5×5的阵列形成有25个具有10mm见方的正方形的形状的贯通孔的、具有100mm见方的正方形的形状的双面粘合片。接着，于在一面设置有25个具有10mm见方的正方形的形状的有底的凹坑的、具有100mm见方的正方形的形状的玻璃环氧基板(松下电工株式会社制的R1700)中的该面，以从与基板的主面垂直的方向看时双面粘合片的贯通孔的周缘与基板的凹坑的周缘一致的方式贴合双面粘合片。接着，将具有100mm见方的正方形的形状的玻璃片(厚度为500μm)贴合于双面粘合片的暴露面，制作了用于通过分割而获得模拟半导体元件封装的封装(在基板与玻璃之间具有由贯通孔和凹坑构成的内部空间)的层叠体。接着，在对层叠体实施了模拟回流焊的高温处理之后，利用切割分割了层叠体。分割线从与基板的主面垂直的方向看时设为各贯通孔(和凹坑)之间的位置。在切割装置方面使用了DISCO制的DFD6450。在刀片方面使用P1A861 SDC300N，将刀片的旋转速度设为30000rpm，将进给速度设为30mm/秒。在进行层叠体的状态下的回流焊之际，未产生封装的破损。另外，能够在利用切割分割层叠体之际不产生多孔体片的破损和向封装内的漏水地制造封装。
(样品2)
作为样品2的多孔体片，如以下这样地准备了PTFE的拉伸多孔质片。将100重量份的PTFE微粉末(AGC制的Fluon PTFE CD123E)和20重量份的作为成形助剂的n-十二烷(株式会社日本能源制)均匀地混合，在利用缸使所获得的混合物压缩了之后，进行柱塞挤出成形而形成了片状的混合物。接着，使所形成的片状的混合物通过一对金属辊而轧制成厚度0.2mm，进一步利用150℃的加热去除成形助剂而形成了带状的PTFE片成形体。接着，在使所形成的片成形体以拉伸温度120℃、拉伸倍率1.7倍在长度方向上拉伸了之后，以拉伸温度375℃、拉伸倍率1.3倍在长度方向上进一步拉伸而获得了PTFE的拉伸多孔质片。所准备的多孔体片具有面内方向的透气性。
使用所获得的多孔体片而与样品1同样地制造了模拟半导体元件封装的封装，结果，在进行层叠体的状态下的回流焊之际，未产生封装的破损。另外，能够在利用切割分割层叠体之际不产生多孔体片的破损和向封装内的漏水地制造封装。
(样品3)
作为样品3的多孔体片，如以下这样地准备了PTFE的拉伸多孔质片。将100重量份的PTFE微粉末(大金工业株式会社制的POLYFLON F-121)和20重量份的作为成形助剂的n-十二烷(株式会社日本能源制)均匀地混合，在利用缸使所获得的混合物压缩了之后，进行柱塞挤出成形而形成了片状的混合物。接着，使所形成的片状的混合物通过一对金属辊而轧制成厚度0.8mm，进一步通过150℃的加热去除成形助剂而形成了带状的PTFE片成形体。接着，在使所形成的片成形体以拉伸温度300℃、拉伸倍率3.5倍在长度方向上拉伸了之后，以拉伸温度150℃、拉伸倍率25倍在宽度方向上进一步拉伸，以PTFE的熔点以上的温度即400℃进行焙烧而获得了PTFE的拉伸多孔质片。所准备的多孔体片具有面内方向的透气性。
使用所获得的多孔体片而与样品1同样地制造了模拟半导体元件封装的封装，结果，在进行层叠体的状态下的回流焊之际未产生封装的破损。不过，在利用切割分割层叠体之际虽然未产生向封装内的漏水，但在多孔体片产生了破裂。
(样品4)
作为样品4的多孔体片，准备了PTFE的拉伸多孔质片(日东电工制的NTF1131)。所准备的多孔体片具有面内方向的透气性。
使用所获得的多孔体片而与样品1同样地制造了模拟半导体元件封装的封装，结果，在进行层叠体的状态下的回流焊之际未产生封装的破损。不过，在利用切割分割层叠体之际，虽然在多孔体片未产生破裂等损伤，但产生了漏水。
将各样品的评价结果表示在以下的表1中。此外，对于样品3、样品4，也能够通过变更切割的条件来充分地抑制破裂和漏水地制造封装。
[表1]
产业上的可利用性
根据本发明的制造方法，能够制造半导体元件封装。

Claims (13)

1.一种制造方法，其是多个半导体元件封装的制造方法，其中，
所述多个半导体元件封装各自均具备：基板；半导体元件，其配置于所述基板上；罩，其覆盖所述半导体元件；以及多孔体，其以包围所述半导体元件的方式配置于所述基板与所述罩之间，并且，气体能经由所述多孔体的内部在配置有所述半导体元件的内部空间与外部空间之间通过，
所述制造方法包括如下工序：
借助具有多个贯通孔并且具有多孔体片和在所述多孔体片的两面分别预先形成的粘合层的双面粘合片，将覆盖片和配置有所述多个半导体元件的基板片以所述半导体元件位于所述贯通孔内并且由所述覆盖片覆盖的方式接合，从而获得层叠体；以及
分割所述层叠体，以从所述覆盖片、所述基板片以及所述多孔体片分别获得多个所述罩、多个所述基板以及多个所述多孔体。
2.根据权利要求1所述的制造方法，其中，
所述多孔体片的剪切力是50N/100mm2以上。
3.根据权利要求1所述的制造方法，其中，
所述多孔体片的侧面耐水压是400kPa以上。
4.根据权利要求1所述的制造方法，其中，
所述多孔体片含有耐热性材料。
5.根据权利要求4所述的制造方法，其中，
所述耐热性材料是氟树脂。
6.根据权利要求1所述的制造方法，其中，
所述多孔体片是氟树脂的拉伸多孔质片。
7.根据权利要求1所述的制造方法，其中，
所述覆盖片不具有厚度方向的透气性。
8.根据权利要求1所述的制造方法，其中，
所述覆盖片呈光学性透明。
9.根据权利要求1所述的制造方法，其中，
所述覆盖片含有从耐热性树脂和玻璃选择出的至少一者。
10.根据权利要求1所述的制造方法，其中，
所述覆盖片包括光学透镜。
11.一种半导体元件封装，其中，
该半导体元件封装具备：基板；半导体元件，其配置于所述基板上；罩，其覆盖所述半导体元件；以及多孔体，其以包围所述半导体元件的方式配置于所述基板与所述罩之间，并且，气体能经由所述多孔体的内部在配置有所述半导体元件的内部空间与外部空间之间通过，
所述基板与所述罩借助具有所述多孔体和在所述多孔体的两面分别形成的粘合层的双面粘合部接合。
12.根据权利要求11所述的半导体元件封装，其中，
所述多孔体的剪切力是50N/100mm2以上。
13.根据权利要求11所述的半导体元件封装，其中，
所述多孔体的侧面耐水压是400kPa以上。
CN202280058779.5A 2021-08-31 2022-08-31 半导体元件封装的制造方法和半导体元件封装 Pending CN117897806A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-141967 2021-08-31
JP2021141967 2021-08-31
PCT/JP2022/032886 WO2023033090A1 (ja) 2021-08-31 2022-08-31 半導体素子パッケージの製造方法及び半導体素子パッケージ

Publications (1)

Publication Number Publication Date
CN117897806A true CN117897806A (zh) 2024-04-16

Family

ID=85412276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280058779.5A Pending CN117897806A (zh) 2021-08-31 2022-08-31 半导体元件封装的制造方法和半导体元件封装

Country Status (5)

Country Link
JP (1) JPWO2023033090A1 (zh)
KR (1) KR20240052777A (zh)
CN (1) CN117897806A (zh)
TW (1) TW202312295A (zh)
WO (1) WO2023033090A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3669782B2 (ja) * 1996-08-14 2005-07-13 ジャパンゴアテックス株式会社 Ｉｃパッケージ接着用シート及びｉｃパッケージ
JP3801601B2 (ja) * 2004-06-15 2006-07-26 シャープ株式会社 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
JP2006344903A (ja) * 2005-06-10 2006-12-21 Fujifilm Holdings Corp 半導体モジュール
JP2007157792A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Works Ltd ウェハースケール半導体パッケージの製造方法
JP4091969B1 (ja) * 2007-07-12 2008-05-28 住友ベークライト株式会社 受光装置および受光装置の製造方法
JP2009043893A (ja) 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法
JP5605258B2 (ja) * 2011-02-16 2014-10-15 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法

Also Published As

Publication number Publication date
JPWO2023033090A1 (zh) 2023-03-09
WO2023033090A1 (ja) 2023-03-09
KR20240052777A (ko) 2024-04-23
TW202312295A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
KR20160130805A (ko) 이형 필름, 및 봉지체의 제조 방법
CN117897459A (zh) 罩构件、双面粘合片、密封构件以及构件供给用片
CN101897018A (zh) 半导体装置及其制造方法
TWI749111B (zh) 兩面黏著片及半導體裝置的製造方法
US20230025947A1 (en) Stretched porous polytetrafluoroethylene membrane, air-permeable medium using the same, and filter member using the same
JPWO2016181741A1 (ja) 表面保護フィルム
US20120062790A1 (en) Optical member and optical module
KR102204276B1 (ko) 다이를 위한 보호용 환경 배리어
JP2004128115A (ja) 減圧固定用フィルム、ウエハ保護フィルム、ダイシングフィルム及び半導体装置の製造方法
CN117897806A (zh) 半导体元件封装的制造方法和半导体元件封装
JP6170290B2 (ja) 積層体
KR101826745B1 (ko) 가변초점 렌즈 구조체 및 그 제조방법과, 광학렌즈 모듈 및 그 제조방법
JP2006231168A (ja) ベントフィルタ及びそれを備えた筐体
TW202112143A (zh) 保護罩構件及具備此之構件供給用片材
TWI666783B (zh) 製造光學感測器配置之方法和用於光學感測器之殼體
CN117651746A (zh) 保护罩构件、构件供给用片及微电子机械系统
US9953844B2 (en) Manufacturing method of semiconductor package
TW202140736A (zh) 保護罩構件及構件供給用片材
TW202100447A (zh) 通氣孔用之構件、具備通氣孔用之構件之電子裝置之製造方法及構件供給用之帶
US20150129017A1 (en) Thin film solar cell lamination stack for high volume manufacturing
TW201507039A (zh) 密封片貼附方法
TW201507038A (zh) 密封片貼附方法
KR20210023900A (ko) 커버 부재 및 이것을 구비하는 부재 공급 어셈블리
KR20130103947A (ko) 반도체 장치 제조용 내열성 점착 테이프 및 그 테이프를 사용한 반도체 장치의 제조 방법
KR20230052127A (ko) 점착테이프 및 이를 포함한 카메라 모듈용 지그 쿠션

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination