KR20240052777A - 반도체 소자 패키지의 제조 방법 및 반도체 소자 패키지 - Google Patents

반도체 소자 패키지의 제조 방법 및 반도체 소자 패키지 Download PDF

Info

Publication number
KR20240052777A
KR20240052777A KR1020247008607A KR20247008607A KR20240052777A KR 20240052777 A KR20240052777 A KR 20240052777A KR 1020247008607 A KR1020247008607 A KR 1020247008607A KR 20247008607 A KR20247008607 A KR 20247008607A KR 20240052777 A KR20240052777 A KR 20240052777A
Authority
KR
South Korea
Prior art keywords
sheet
porous
semiconductor device
manufacturing
substrate
Prior art date
Application number
KR1020247008607A
Other languages
English (en)
Inventor
교코 이시이
에이사쿠 다나카
다케오 이노우에
요스케 스가야
도모히로 곤타니
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20240052777A publication Critical patent/KR20240052777A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)
  • Measuring Fluid Pressure (AREA)
  • Adhesive Tapes (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 복수의 반도체 소자가 배치된 기판 시트를 사용하여 복수의 반도체 소자 패키지를 제조하는 방법이며, 내압의 상승에 의한 반도체 소자 패키지의 손상을 억제하는 데 적합한 제조 방법을 제공한다. 제공되는 제법은: 커버 시트와, 복수의 반도체 소자가 배치된 기판 시트를, 복수의 관통 구멍을 가짐과 함께 다공체 시트와 다공체 시트의 양면의 각각에 미리 형성된 점착층을 갖는 양면 점착 시트를 개재시키고, 반도체 소자가 상기 관통 구멍 내에 위치함과 함께 커버 시트에 의해 덮이도록 접합하여, 적층체를 얻는 것과; 커버 시트, 기판 시트 및 다공체 시트로부터, 각각, 복수의 커버, 복수의 기판 및 복수의 다공체가 얻어지도록 적층체를 분할하는 것을 포함한다.

Description

반도체 소자 패키지의 제조 방법 및 반도체 소자 패키지
본 발명은 반도체 소자 패키지의 제조 방법 및 반도체 소자 패키지에 관한 것이다.
기판과, 기판 상에 배치된 반도체 소자와, 반도체 소자를 덮음과 함께 기판과 접합된 커버를 구비하고, 기판 및 커버로 형성된 내부 공간에 반도체 소자가 수용된 반도체 소자 패키지가 알려져 있다. 특허문헌 1에는, 반도체 기판과, 반도체 기판 상에 배치된 기능 소자와, 반도체 기판의 일면과 대향하도록 당해 일면으로부터 소정의 간격을 두고 배치된 캡 기판과, 기능 소자의 주위에 배치되어 반도체 기판과 캡 부재를 접합하는 밀봉 부재를 구비한 반도체 소자 패키지가 개시되어 있다.
일본 특허 공개 제2009-43893호 공보
특허문헌 1의 반도체 소자 패키지에서는, 패키지 내의 결로를 방지하는 것을 목적으로 하여, 투습 수지층을 갖는 밀봉 부재가 채용되어 있다. 그러나, 본 발명자들의 검토에 의하면, 특허문헌 1의 반도체 소자 패키지에서는, (1) 땜납 리플로 등의 고온 처리에 의해 패키지 내의 압력(내압)이 크게 상승한 경우에 패키지에 손상이 발생할 수 있는 것, 및 (2) 복수의 반도체 소자가 배치된 기판 시트를 사용하여 복수의 반도체 소자 패키지를 일괄적으로 형성하고, 이것을 분할하여 복수의 반도체 소자 패키지를 제조하는 것이 효율적이지만, 이 제법을 채용한 경우에는 특히 손상이 발생하기 쉽다는 것이 판명되었다. 검토에 의하면, 투습 수지층에 접합시키는 접착제층을, 투습 수지층과는 별개로 기판에 대한 접착제 조성물의 도포에 의해 형성하는 것이, 상기 내압의 상승에 대한 대응이 어려운 이유라고 추정된다.
본 발명은 복수의 반도체 소자가 배치된 기판 시트를 사용하여 복수의 반도체 소자 패키지를 제조하는 방법이며, 내압의 상승에 의한 반도체 소자 패키지의 손상을 억제하는 데 적합한 제조 방법의 제공을 목적으로 한다.
본 발명은,
복수의 반도체 소자 패키지의 제조 방법이며,
상기 복수의 반도체 소자 패키지는, 각각, 기판과, 상기 기판 상에 배치된 반도체 소자와, 상기 반도체 소자를 덮는 커버와, 상기 기판과 상기 커버의 사이에 있어서 상기 반도체 소자를 둘러싸도록 배치된 다공체를 구비하고, 또한, 상기 반도체 소자가 배치된 내부 공간과 외부 공간의 사이에는, 상기 다공체의 내부를 통해 기체가 통과 가능하며,
상기 제조 방법은,
커버 시트와, 상기 복수의 반도체 소자가 배치된 기판 시트를, 복수의 관통 구멍을 가짐과 함께 다공체 시트와 상기 다공체 시트의 양면의 각각에 미리 형성된 점착층을 갖는 양면 점착 시트를 개재시키고, 상기 반도체 소자가 상기 관통 구멍 내에 위치함과 함께 상기 커버 시트에 의해 덮이도록 접합하여, 적층체를 얻는 것과,
상기 커버 시트, 상기 기판 시트 및 상기 다공체 시트로부터, 각각, 복수의 상기 커버, 복수의 상기 기판 및 복수의 상기 다공체가 얻어지도록, 상기 적층체를 분할하는 것을 포함하는, 제조 방법
을 제공한다.
다른 측면으로부터, 본 발명은,
기판과, 상기 기판 상에 배치된 반도체 소자와, 상기 반도체 소자를 덮는 커버와, 상기 기판과 상기 커버의 사이에 있어서 상기 반도체 소자를 둘러싸도록 배치된 다공체를 구비하고, 또한 상기 반도체 소자가 배치된 내부 공간과 외부 공간의 사이에는, 상기 다공체의 내부를 통해 기체가 통과 가능하며,
상기 기판과 상기 커버는, 상기 다공체와 상기 다공체의 양면의 각각에 형성된 점착층을 갖는 양면 점착부를 통해 접합되어 있는,
반도체 소자 패키지
를 제공한다.
본 발명에 의한 제조 방법에 따르면, 내압의 상승에 의한 반도체 소자 패키지의 손상을 억제하는 데 적합한 반도체 소자 패키지를 효율적으로 제조할 수 있다. 또한, 본 발명의 반도체 소자 패키지에 의하면, 내압의 상승에 의한 손상을 확실하게 억제하는 것이 가능해진다.
도 1은, 본 발명의 제조 방법에 의해 제조 가능한 반도체 소자 패키지의 일례를 모식적으로 나타내는 단면도이다.
도 2a는, 본 발명의 제조 방법의 일례를 설명하기 위한 모식도(분해 사시도)이다.
도 2b는, 본 발명의 제조 방법의 일례를 설명하기 위한 모식도(사시도)이다.
도 2c는, 본 발명의 제조 방법의 일례를 설명하기 위한 모식도(사시도)이다.
도 3은, 본 발명의 제조 방법에 사용하는 양면 점착 시트를 구비할 수 있는 다공체 시트에 대하여, 전단력을 평가하는 방법을 설명하기 위한 모식도이다.
도 4는, 본 발명의 제조 방법에 사용하는 양면 점착 시트를 구비할 수 있는 다공체 시트에 대하여, 측면 내수압을 평가하는 방법을 설명하기 위한 모식도이다.
본 발명의 제1 양태에 따른 제조 방법은,
복수의 반도체 소자 패키지의 제조 방법이며,
상기 복수의 반도체 소자 패키지는, 각각, 기판과, 상기 기판 상에 배치된 반도체 소자와, 상기 반도체 소자를 덮는 커버와, 상기 기판과 상기 커버의 사이에 있어서 상기 반도체 소자를 둘러싸도록 배치된 다공체를 구비하고, 또한, 상기 반도체 소자가 배치된 내부 공간과 외부 공간의 사이에는, 상기 다공체의 내부를 통해 기체가 통과 가능하며,
상기 제조 방법은,
커버 시트와, 상기 복수의 반도체 소자가 배치된 기판 시트를, 복수의 관통 구멍을 가짐과 함께 다공체 시트와 상기 다공체 시트의 양면의 각각에 미리 형성된 점착층을 갖는 양면 점착 시트를 개재시키고, 상기 반도체 소자가 상기 관통 구멍 내에 위치함과 함께 상기 커버 시트에 의해 덮이도록 접합하여, 적층체를 얻는 것과,
상기 커버 시트, 상기 기판 시트 및 상기 다공체 시트로부터, 각각, 복수의 상기 커버, 복수의 상기 기판 및 복수의 상기 다공체가 얻어지도록, 상기 적층체를 분할하는 것을 포함한다.
본 발명의 제2 양태에 있어서, 예를 들어 제1 양태에 따른 제조 방법에서는, 상기 다공체 시트의 전단력이 50N/100㎟ 이상이다.
본 발명의 제3 양태에 있어서, 예를 들어 제1 또는 제2 양태에 따른 제조 방법에서는, 상기 다공체 시트의 측면 내수압이 400kPa 이상이다.
본 발명의 제4 양태에 있어서, 예를 들어 제1 내지 제3 양태 중 어느 하나의 양태에 따른 제조 방법에서는, 상기 다공체 시트는 내열성 재료를 포함한다.
본 발명의 제5 양태에 있어서, 예를 들어 제4 양태에 따른 제조 방법에서는, 상기 내열성 재료는 불소 수지이다.
본 발명의 제6 양태에 있어서, 예를 들어 제1 내지 제5 양태 중 어느 하나의 양태에 따른 제조 방법에서는, 상기 다공체 시트는, 불소 수지의 연신 다공질 시트이다.
본 발명의 제7 양태에 있어서, 예를 들어 제1 내지 제6 양태 중 어느 하나의 양태에 따른 제조 방법에서는, 상기 커버 시트는 두께 방향의 통기성을 갖지 않는다.
본 발명의 제8 양태에 있어서, 예를 들어 제1 내지 제7 양태 중 어느 하나의 양태에 따른 제조 방법에서는, 상기 커버 시트는 광학적으로 투명하다.
본 발명의 제9 양태에 있어서, 예를 들어 제1 내지 제8 양태 중 어느 하나의 양태에 따른 제조 방법에서는, 상기 커버 시트는, 내열성 수지 및 유리에서 선택되는 적어도 1종을 포함한다.
본 발명의 제10 양태에 있어서, 예를 들어 제1 내지 제9 양태 중 어느 하나의 양태에 따른 제조 방법에서는, 상기 커버 시트는 광학 렌즈를 포함한다.
본 발명의 제11 양태에 따른 반도체 소자 패키지는,
기판과, 상기 기판 상에 배치된 반도체 소자와, 상기 반도체 소자를 덮는 커버와, 상기 기판과 상기 커버의 사이에 있어서 상기 반도체 소자를 둘러싸도록 배치된 다공체를 구비하고, 또한, 상기 반도체 소자가 배치된 내부 공간과 외부 공간의 사이에는, 상기 다공체의 내부를 통해 기체가 통과 가능하며,
상기 기판과 상기 커버는, 상기 다공체와 상기 다공체의 양면의 각각에 형성된 점착층을 갖는 양면 점착부를 통해 접합되어 있다.
본 발명의 제12 양태에 있어서, 예를 들어 제11 양태에 따른 반도체 소자 패키지에서는, 상기 다공체의 전단력이 50N/100㎟ 이상이다.
본 발명의 제13 양태에 있어서, 예를 들어 제11 또는 제12 양태에 따른 반도체 소자 패키지에서는, 상기 다공체의 측면 내수압이 400kPa 이상이다.
이하, 실시 형태에 대하여, 도면을 참조하면서 설명한다. 본 발명은 이하의 실시 형태에 한정되지는 않는다.
[반도체 소자 패키지의 제조 방법]
본 실시 형태의 제조 방법의 일례에 대하여, 도 1 및 도 2a 내지 도 2c를 참조하면서 설명한다. 본 실시 형태의 제조 방법은, 기판(12) 및 커버(15)에 의해 형성된 내부 공간(14)에 반도체 소자(13)가 배치된 반도체 소자 패키지(11)의 제조 방법이다(도 1 참조; 도 1에는, 본 실시 형태의 제조 방법에 의해 제조 가능한 반도체 소자 패키지의 일례가 도시되어 있음).
반도체 소자 패키지(11)는 기판(12)과, 기판(12) 상에 배치된 반도체 소자(13)와, 반도체 소자(13)를 덮는 커버(15)와, 기판(12)과 커버(15)의 사이에 있어서 반도체 소자(13)를 둘러싸도록 배치된 다공체(2)를 구비한다. 반도체 소자(13)가 배치된 내부 공간(14)은 다공체(2)의 내부를 통해 외부 공간(16)과 통기 가능하다. 기판(12)과 커버(15)는, 다공체(2)와, 다공체(2)의 양면의 각각에 미리 형성된 점착층(3)(제1 점착층(3A) 및 제2 점착층(3B))을 갖는 양면 점착부(1)를 통해 접합되어 있다. 커버(15)에 의해 반도체 소자(13)는, 예를 들어 티끌, 먼지 및 물 등의 외부 공간(16)의 이물로부터 보호될 수 있다. 또한, 커버(15)는 외부 공간(16)의 이물로부터 반도체 소자(13)를 보호하는 기능 이외의 기능을 가질 수 있다. 예를 들어, 광학적으로 투명한 커버(15)나 광학 렌즈를 포함하는 커버(15)는 반도체 소자(13)와 외부 공간(16) 사이의 광 투과 경로가 될 수 있다. 부호 18은 기판(12) 상에 형성된 수지 리드이다. 수지 리드(18)는, 예를 들어 기판(12)과 점착층(3) 사이의 접합성의 확보 등을 목적으로 하여, 기판(12) 상에 배치되는 경우가 있다. 도 1의 양면 점착부(1), 다공체(2) 및 수지 리드(18)는 기판(12)의 주면에 수직인 방향에서 볼 때, 반도체 소자(13)를 둘러싸는 형상을 갖고 있다. 보다 구체적으로는, 양면 점착부(1), 다공체(2) 및 수지 리드(18)는 상기 수직인 방향에서 볼 때, 기판(12)의 주연부에 대응하는 형상을 갖고 있으며, 기판(12)이 정사각형 또는 직사각형인 경우에는 프레임상의 형상을 갖는다. 양면 점착부(1) 및 수지 리드(18)는 내부 공간(14)의 벽면을 구성하고 있다. 도 1의 반도체 소자(13)는 내부 공간(14)에 노출되어 있다.
도 2a 및 도 2b에 도시한 바와 같이, 상기 제조 방법에서는, 커버 시트(25)와, 복수의 반도체 소자(13)가 형성된 기판 시트(22)를 양면 점착 시트(31)를 개재시키고 접합하여, 적층체(21)를 형성한다(적층 공정). 양면 점착 시트(31)는 복수의 관통 구멍(26)을 가짐과 함께, 다공체 시트(32)와, 다공체 시트(32)의 양면의 각각에 미리 형성된 점착층(3)(제1 점착층(3A) 및 제2 점착층(3B))을 갖는다. 접합은, 반도체 소자(13)가 관통 구멍(26) 내에 위치함과 함께 커버 시트(25)에 의해 덮이도록 실시한다. 양면 점착 시트(31)는 각각의 반도체 소자(13)에 각각 대응하는 복수의 관통 구멍(26)을 갖는다. 각각의 관통 구멍(26)은, 통상 기판 시트(22)의 주면에 수직인 방향에서 보았을 때에, 대응하는 각각의 반도체 소자(13)를 둘러싸는 형상을 갖고 있다. 적층 공정에서는, 관통 구멍(26)의 양쪽의 개구는 커버 시트(25) 및 기판 시트(22)에 의해 막힌다. 또한, 도 2a 및 도 2b의 예에서는, 기판 시트(22)와 양면 점착 시트(31)의 사이에는, 적층체(21)의 분할 후에 수지 리드(18)가 되는 수지층(28)이 배치되어 있다. 한편, 커버 시트(25)와 양면 점착 시트(31)는, 서로 접하고 있다. 기판 시트(22)와 양면 점착 시트(31)의 사이 및 양면 점착 시트(31)와 커버 시트(25)의 사이에는, 다른 부재가 배치되어 있어도, 배치되어 있지 않아도 된다. 또한, 도 2a 및 도 2b의 예에서는, 복수의 반도체 소자(13)는 규칙적으로(2차원의 어레이상으로) 배치되어 있다.
다음으로, 도 2c에 도시한 바와 같이, 커버 시트(25), 기판 시트(22) 및 다공체 시트(32)로부터, 각각, 복수의 커버(15), 복수의 기판(12) 및 복수의 다공체(2)가 얻어지도록 적층체(21)를 분할하여, 복수의 반도체 소자 패키지(11)를 얻는다(분할 공정). 분할은, 통상 기판 시트(22)의 주면에 수직인 방향에서 볼 때 각각의 관통 구멍(26) 사이의 위치(분할선(29))에서 행한다.
기판 시트(22)의 표면에 접착제 조성물을 도포하고, 그 위에 다공체 시트(32)를 첩부하면, 접착제 조성물이 다공체 시트(32)의 내부에 침투하기 쉽다. 이에 반하여, 다공체 시트(32)와, 다공체 시트(32)의 양면 각각에 미리 형성된 점착층(3)을 갖는 양면 점착 시트(31)에서는, 다공체 시트(32)에 대한 접착 성분의 침투가 억제된다. 이 때문에, 양면 점착 시트(31)를 접합에 사용하는 본 실시 형태의 제조 방법은, 다공체 시트(32) 및 다공체(2)를 통한 통기성을 확보하는 데 적합하다.
<적층 공정>
(기판 시트(22))
기판 시트(22)는, 예를 들어 실리콘(Si) 등의 반도체 재료, 종이나 유리 천 등을 기재로 하는 페놀 수지나 에폭시 수지, 세라믹 등을 포함한다. 기판 시트(22)는 반도체 기판 시트여도 된다. 단, 기판 시트(22)는 상기 예에 한정되지는 않고, 공지된 반도체 소자 패키지가 구비하는 기판과 동일한 재료를 포함하는 기판 시트(22)를 선택할 수 있다. 기판 시트(22)는 회로가 형성된 회로 기판 시트여도 된다. 도 2a 내지 도 2c의 기판 시트(22)의 표면에는, 분할 공정에 의해 수지 리드(18)가 되는 수지층(28)이 형성되어 있다. 도 2a 내지 도 2c의 수지층(28)에는, 복수의 관통 구멍(24)이 형성되어 있다. 도 2a 내지 도 2c의 관통 구멍(24)의 형상은, 기판 시트(22)의 주면에 수직인 방향에서 볼 때, 양면 점착 시트(31)의 관통 구멍(26)의 형상과 동일하다. 또한, 상기 수직인 방향에서 볼 때, 관통 구멍(24)의 벽면과 관통 구멍(26)의 벽면은 일치하고 있다. 단, 관통 구멍(24)의 형상은 상기 예에 한정되지는 않고, 예를 들어 제조하는 반도체 소자 패키지(11)의 구성에 따라서 선택할 수 있다. 수지층(28)에 포함되는 수지는, 예를 들어 레지스트 수지이다. 레지스트 수지를 포함하는 수지층(28)에서는, 레지스트 공정에 의해 관통 구멍(24)을 형성할 수 있다. 단, 수지층(28)에 포함되는 수지는, 상기 예에 한정되지는 않는다. 기판 시트(22) 위에는, 반도체 소자(13) 및 수지층(28) 이외의 부재, 예를 들어 기판 시트(22)의 보강을 목적으로 하는 금속층 등이 배치되어 있어도 되고, 배치되어 있지 않아도 된다.
(반도체 소자(13))
반도체 소자(13)의 예는, CCD, CMOS, 적외(IR) 센서 소자, TOF 센서 소자, LIDAR 센서 소자 및 레이저 소자 등의 광반도체 소자, 가속도 센서이다. 반도체 소자(13)는 미소 전기 기계 시스템(MEMS)이어도 된다. 단, 반도체 소자(13)는 상기 예에 한정되지는 않는다.
(양면 점착 시트(31))
양면 점착 시트(31)는, 다공체 시트(32), 제1 점착제층(3A) 및 제2 점착제층(3B)을 구비한다. 다공체 시트(32)의 전단력은, 예를 들어 50N/100㎟ 이상이며, 75N/100㎟ 이상, 100N/100㎟ 이상, 125N/100㎟ 이상, 150N/100㎟ 이상, 170N/100㎟ 이상, 180N/100㎟ 이상, 190N/100㎟ 이상, 200N/100㎟ 이상, 나아가 210N/100㎟ 이상이어도 된다. 전단력의 상한은, 예를 들어 350N/100㎟ 이하이다. 다공체 시트(32)가 상기 범위의 전단력을 갖는 것은, 분할 공정에서의 다공체 시트(32)의 파손(균열 등)의 억제에 기여할 수 있다.
다공체 시트(32)의 전단력을 평가하는 방법에 대하여, 도 3을 참조하면서 설명한다. 평가해야 할 다공체 시트(32)를 길이 10㎜×폭 10㎜의 정사각형(면적 100㎟)으로 잘라낸다. 다음으로, 잘라낸 다공체 시트(32)의 양면에, 동일 형상의 양면 점착 테이프(51)를 각각 접합한다. 양면 점착 테이프(51)는 그 외주와 다공체 시트(32)의 외주가 일치하도록 접합한다. 양면 점착 테이프(51)에는, 전단력의 평가 시에 박리되는 일이 없는 충분한 점착성을 갖는 테이프를 선택할 수 있다. 양면 점착 테이프(51)는 무기재의 테이프여도 된다. 다음으로, 각각의 양면 점착 테이프(51)의 노출면에 대하여 각각, 시험판인 스테인리스판(52)을 접합한다. 스테인리스판(52)의 형상은, 길이 20㎜ 이상 및 폭 10㎜의 직사각형으로 한다. 각각의 스테인리스판(52)은 그 긴 변과 다공체 시트(32)의 긴 변이 일치하도록, 또한, 다공체 시트(32)의 주면에 수직으로 볼 때, 다공체 시트(32) 및 한 쌍의 양면 점착 테이프(51)의 적층체의 전체를 덮도록 접합한다. 또한, 각각의 스테인리스판(52)에 대하여, 인장 시험기의 척에 스테인리스판(52)을 고정할 수 있을 정도의 길이의 단부(53)(단부(53)는 양면 점착 테이프(51)와 접하고 있지 않음)를 마련해 둔다. 다음으로, 한쪽의 스테인리스판(52)을 인장 시험기의 상부 척에, 다른 쪽의 스테인리스판(52)을 인장 시험기의 하부 척에 고정하고, 인장 속도 200㎜/분으로 인장 시험을 실시하여, 얻어진 응력-변형(S-S) 곡선에 있어서의 최대의 응력값을 다공체 시트(32)의 전단력으로 정할 수 있다. 평가는 상온에서 실시한다. 양면 점착 시트(31)의 상태에 있는 다공체 시트(32)의 전단력은, 양면 점착 시트(31)가 구비하는 점착제층(3)을 양면 점착 테이프(51) 대신에 사용함으로써(다시 말해, 다공체 시트(32) 및 점착제층(3)의 적층체인 양면 점착 시트(31)를 잘라내어), 상기와 마찬가지로 평가할 수 있다. 잘라내기는, 바람직하게는 양면 점착 시트(31)의 단부를 피해서 행한다.
다공체 시트(32)의 측면 내수압은, 예를 들어 400kPa 이상이며, 450kPa 이상, 500kPa 이상, 550kPa 이상, 600kPa 이상, 650kPa 이상, 700kPa 이상, 750kPa 이상, 나아가 800kPa 이상이어도 된다. 측면 내수압의 상한은, 예를 들어 2000kPa 이하이며, 1500kPa 이하, 나아가 1000kPa 이하여도 된다. 다공체 시트(32)가 상기 범위의 측면 내수압을 갖는 것은, 분할 시에 발생하는 미분말의 비산의 억제나 분할용 지그(예를 들어 다이싱 날)의 냉각을 위해서 물이 사용되는 경우가 있는 분할 공정에 있어서, 반도체 소자 패키지(11)의 내부 공간(14)에 대한 물의 침입의 억제에 기여할 수 있다.
다공체 시트(32)의 측면 내수압을 평가하는 방법에 대하여, 도 4를 참조하면서 설명한다. 평가해야 할 다공체 시트(32)를 외형 20㎜×10㎜ 및 내형 16.5㎜×5㎜의 프레임상으로 잘라낸다. 다음으로, 잘라낸 다공체 시트(32)의 양면에, 동 사이즈의 프레임상인 양면 점착 테이프(61)를 각각 접합한다. 양면 점착 테이프(61)는 그 외주와 다공체 시트(32)의 외주가 일치하도록 접합한다. 양면 점착 테이프(61)에는, 측면 내수압의 평가 시에 물을 투과시키지 않고, 또한 박리되는 일이 없는 충분한 내수성 및 점착성을 갖는 테이프를 선택할 수 있다. 양면 점착 테이프(61)는 무기재의 테이프여도 된다. 다음으로, 각각의 양면 점착 테이프(61)의 노출면에 대하여 각각 유리판(62)을 접합한다. 유리판(62)에는, 각각, 다공체 시트(32)의 주면에 수직으로 볼 때, 다공체 시트(32) 및 한 쌍의 양면 점착 테이프(61)의 적층체의 전체를 덮도록 접합한다. 유리판(62)에는, 상기 접합이 가능함과 함께, 측면 내수압의 평가 시에 크게 변형하는 일이 없는 충분한 면적 및 강도를 갖는 것을 선택할 수 있다. 한 쌍의 유리판(62)을 접합한 상태에서, 다공체 시트(32)의 측면, 양면 점착 테이프(61)의 측면 및 유리판(62)에 둘러싸인 공간(63)이 형성된다. 다음으로, 밀폐 가능한 평가용 용기(65)의 내부(64)에 전체를 수용하고, 용기(65)를 밀폐한다. 용기(65)에는, 내부(64)를 관찰할 수 있음과 함께, 측면 내수압의 평가에 견딜 수 있는 충분한 투명성 및 강도를 갖는 것을 선택할 수 있다. 용기(65)는, 예를 들어 유리 또는 아크릴제이다. 다음으로, 용기(65)의 내부(64)에 주수하여 수압을 5kPa/초의 속도로 증가시키고, 다공체 시트(32)의 공간(63) 측의 측면에 적어도 1개소, 물이 스며나온 시점의 내부(64)의 수압을, 다공체 시트(32)의 측면 내수압으로서 정할 수 있다. 평가는, 상온에서 실시한다. 양면 점착 시트(31)의 상태에 있는 다공체 시트(32)의 측면 내수압은, 양면 점착 시트(31)가 구비하는 점착제층(3)을 양면 점착 테이프(61) 대신에 사용함으로써(다시 말해, 다공체 시트(32) 및 점착제층(3)의 적층체인 양면 점착 시트(31)를 잘라내어), 상기와 마찬가지로 평가할 수 있다. 잘라내기는, 바람직하게는 양면 점착 시트(31)의 단부를 피해서 행한다.
다공체 시트(32)의 기공률은, 예를 들어 20 내지 95％이다. 기공률의 하한은, 25％ 이상, 30％ 이상, 40％ 이상, 50％ 이상, 55％ 이상, 60％ 이상, 65％ 이상, 나아가 70％ 이상이어도 된다. 기공률의 상한은, 90％ 이하, 85％ 이하, 나아가 80％ 이하여도 된다.
다공체 시트(32)의 기공률은, 다음과 같이 평가할 수 있다. 평가하는 다공체 시트(32)를 일정한 치수(예를 들어, 직경 47㎜의 원형)로 잘라내어, 그 체적 및 중량을 구한다. 얻어진 체적 및 중량을 이하의 식 (1)에 대입하여, 다공체 시트(32)의 기공률을 산출한다. 식 (1)의 V는 체적(㎤), W는 중량(g), D는 다공체 시트(32)를 구성하는 재료의 진밀도(g/㎤)이다. 양면 점착 시트(31)의 상태에 있는 다공체 시트(32)의 기공률은, 예를 들어 용해 또는 박리에 의해 점착제층(3)을 제거한 다공체 시트(32)의 체적 V 및 중량 W를 구하고, 이것을 식 (1)에 대입하여 산출할 수 있다.
기공률(％)=100×[V-(W/D)]/V …(1)
다공체 시트(32)는 두께 방향의 통기성을 갖고 있어도 되며, 갖지 않아도 된다. 두께 방향의 통기성은, 일본 산업 규격(구 일본 공업 규격; JIS) L1096:2010에 정해진 통기성 측정 B법(걸리형법)에 준거하여 구한 공기 투과도(걸리 통기도)에 의해 나타낼 수 있다. 걸리 통기도가 1만초/100mL을 초과하는 경우에, 다공체 시트(32)는 두께 방향의 통기성을 갖지 않는다고 판단할 수 있다. 두께 방향의 통기성을 갖는 다공체 시트(32)는 걸리 통기도에 의해 나타내고, 1 내지 350초/100mL, 5 내지 300초/100mL, 나아가 10 내지 200초/100mL의 두께 방향의 통기성을 갖고 있어도 된다.
다공체 시트(32)의 두께 방향의 내수압은, 예를 들어 100kPa 이상이며, 110kPa 이상, 150kPa 이상, 180kPa 이상, 200kPa 이상, 230kPa 이상, 250kPa 이상, 나아가 270kPa 이상이어도 된다. 두께 방향의 내수압의 상한은, 예를 들어 1000kPa 이하이며, 800kPa 이하, 700kPa 이하, 600kPa 이하, 550kPa 이하, 나아가 500kPa 이하여도 된다. 두께 방향의 내수압은, JIS L1092:2009의 내수도 시험 A법(저수압법) 또는 B법(고수압법)에 준거하여 평가할 수 있다.
다공체 시트(32)에 포함되는 재료의 예는, 금속, 금속 화합물, 수지 및 이들의 복합 재료이다.
다공체 시트(32)에 포함될 수 있는 수지의 예는, 폴리에틸렌 및 폴리프로필렌 등의 폴리올레핀, 폴리에틸렌테레프탈레이트(PET) 등의 폴리에스테르, 실리콘 수지, 폴리카르보네이트, 폴리이미드, 폴리아미드이미드, 폴리페닐렌술피드, 폴리에테르에테르케톤(PEEK), 그리고 불소 수지이다. 불소 수지의 예는, PTFE, 테트라플루오로에틸렌-퍼플루오로알킬비닐에테르 공중합체(PFA), 테트라플루오로에틸렌-헥사플루오로프로필렌 공중합체(FEP) 및 테트라플루오로에틸렌-에틸렌 공중합체(ETFE)이다. 단, 수지는, 상기 예에 한정되지는 않는다.
다공체 시트(32)에 포함될 수 있는 금속의 예는, 스테인리스 및 알루미늄이다. 다공체 시트(32)에 포함될 수 있는 금속 화합물의 예는, 금속 산화물, 금속 질화물, 금속 산질화물이다. 또한, 금속에는 규소가 포함된다. 금속 화합물은, 실리카 등의 규소 화합물이어도 된다.
다공체 시트(32)는 내열성 재료를 포함하고 있어도 된다. 내열성 재료를 포함하는 다공체 시트(32)는, 예를 들어 적층체(21) 및/또는 제조한 반도체 소자 패키지(11)에 대하여 땜납 리플로 등의 고온 처리를 실시하는 경우에, 특히 적합하다. 내열성 재료의 예는, 금속, 금속 화합물 및 내열성 수지이다. 내열성 수지는, 전형적으로는, 150℃ 이상의 융점을 갖는다. 내열성 수지의 융점은, 160℃ 이상, 200℃ 이상, 250℃ 이상, 260℃ 이상, 나아가 300℃ 이상이어도 된다. 내열성 수지의 예는, 실리콘 수지, 폴리이미드, 폴리아미드이미드, 폴리페닐렌술피드, PEEK 및 불소 수지이다. 불소 수지는, PTFE여도 된다. PTFE는, 내열성이 특히 우수하다. 내열성 재료인 금속 화합물의 예는, 규소 화합물이다. 내열성 재료는, 불소 수지여도 된다.
다공체 시트(32)는 수지의 연신 다공질 시트 또는 입자의 다공성 응집 시트여도 된다. 단, 다공체 시트(32)의 양태는, 상기 예에 한정되지는 않는다.
수지의 연신 다공질 시트는, 불소 수지의 연신 다공질 시트여도 되며, PTFE의 연신 다공질 시트여도 된다. PTFE의 연신 다공질 시트는, 통상 PTFE 입자를 포함하는 페이스트 압출물 또는 캐스트막을 연신하여 형성된다. PTFE의 연신 다공질 시트는, 통상 PTFE의 미세한 피브릴로 구성되고, 피브릴에 비하여 PTFE가 응집한 상태에 있는 노드를 갖기도 한다. 단, 연신 다공질 시트는, 상기 예에 한정되지는 않는다.
입자의 다공성 응집 시트에 포함되는 입자의 예는, 수지 입자, 금속 입자 및 금속 화합물 입자이다. 내열성 재료를 포함하고, 수지, 금속 및 금속 화합물의 예는 상술한 바와 같다. 다공성 응집 시트의 예는, 초고분자량 폴리에틸렌 입자의 소결 시트, 실리카 입자의 응집 시트(퓸드 실리카 시트 등)이다. 단, 다공성 응집 시트는, 상기 예에 한정되지는 않는다.
다공체 시트(32)는 전형적으로는, 면 내 방향으로 통기 가능한 연통 구멍을 갖고 있다. 수지의 연신 다공질 시트 및 입자의 다공성 응집 시트는, 통상 연통 구멍을 갖는다. 다공체 시트(32)는 독립 구멍을 갖고 있어도 되며, 갖지 않아도 된다.
제1 점착제층(3A) 및 제2 점착제층(3B)은 전형적으로는, 점착제 조성물로 형성된 층이다. 점착제 조성물은 감압성 점착제 조성물이어도 되며, 다시 말해, 제1 점착제층(3A) 및 제2 점착제층(3B)에서 선택되는 적어도 하나가, 감압성 점착제층이어도 된다. 열경화성이나 감광성의 접착제 조성물(예를 들어 특허문헌 1에 개시된 에폭시계나 벤조시클로부텐(BCB)계)에서는, 통상 저점도의 용액을 도포함으로써 층을 형성하기 위해서, 다공체 시트(32)에 인접하여 층을 형성한 경우에는, 다공체 시트(32)의 내부에 대하여 특히 조성물이 함침하기 쉽다. 한편, 감압성 점착제 조성물은, 다공체 시트(32)에 대한 함침이 억제된 층의 형성에 특히 적합하다.
점착제 조성물은, 에폭시계, 페놀계 등의 열경화성 점착제 조성물이어도 되며, 다시 말해, 제1 점착제층(3A) 및 제2 점착제층(3B)에서 선택되는 적어도 하나가, 열경화성 점착제층이어도 된다. 열경화성 점착제 조성물로 형성한 점착제층(3)은 일반적으로 내열성이 우수하다. 단, 다공체(2)에 대한 함침의 억제를 고려하면, 열경화성 점착제 조성물은, 130 내지 170℃에서 1×105Pa 이상의 저장 탄성률을 갖고 있어도 되며, 250℃에서 5×105Pa 이상의 열경화 후의 저장 탄성률을 갖고 있어도 된다. 저장 탄성률의 높이는, 유동성의 억제에 기여할 수 있다. 130 내지 170℃는, 열경화성 점착제 조성물의 열경화의 진행을 개시시키는 일반적인 온도에 대응한다. 130 내지 170℃에서의 저장 탄성률은, 점착제 조성물의 필름(길이 22.5㎜ 및 폭 10㎜)을 시험편으로 하고, 강제 진동형 고체 점탄성 측정 장치를 사용하여, 예를 들어 0℃에서 260℃까지, 승온 속도 10℃/분에서 상기 시험편을 가열하면서 평가한 130 내지 170℃에서의 저장 탄성률로서 정해진다. 시험편의 측정 방향(진동 방향)은 길이 방향으로 하고, 진동 주파수는 1㎐로 한다. 250℃에서의 저장 탄성률(경화 후)은, 상기 점착제 조성물의 필름을 열경화시킨 후의 시험편에 대하여 마찬가지의 시험을 실시함으로써 평가할 수 있다.
점착제 조성물의 예는, 아크릴계, 실리콘계, 우레탄계, 에폭시계 및 고무계의 각 계통의 점착제 조성물이다. 내열성이 우수한 아크릴계 또는 실리콘계 점착제 조성물을 선택해도 된다. 다시 말해, 제1 점착제층(3A) 및 제2 점착제층(3B)에서 선택되는 적어도 하나가, 아크릴계 점착제층 또는 실리콘계 점착제층이어도 된다. 또한, 제1 점착제층(3A)과 제2 점착제층(3B)의 사이에서, 점착제 조성물의 계통이 다르게 되어 있어도 된다.
아크릴계 점착제는, 예를 들어 일본 특허 공개 제2005-105212호 공보에 개시된 점착제이다. 실리콘계 점착제는, 예를 들어 일본 특허 공개 제2003-313516호 공보에 개시된 점착제(비교예로서 개시된 것을 포함함)이다.
점착제층(3)의 접착 강도는, JIS Z0237:2009에 정해진 180°박리 점착력 시험(방법 1)을 실시하여 구한 박리 점착력으로서, 예를 들어 0.5 내지 30N/20㎜이며, 0.7 내지 20N/20㎜, 나아가 1 내지 15N/20㎜여도 된다. 점착제층(3)은 땜납 리플로를 상정한 피크 온도 250℃의 내열 시험의 전후에 있어서의 접착 강도의 저하율(시험 전의 접착 강도 기준)이 60％ 이하, 50％ 이하, 나아가 40％ 이하여도 된다. 상기 저하율의 범위를 충족시키는 점착제층(3)은 내열성이 특히 우수하다.
점착제층(3)의 두께는, 예를 들어 2 내지 150㎛이며, 5 내지 100㎛, 나아가 7 내지 90㎛여도 된다.
양면 점착 시트(31)의 두께는, 예를 들어 10 내지 300㎛이며, 20 내지 200㎛, 나아가 20 내지 150㎛여도 된다.
관통 구멍(26)은, 예를 들어 양면 점착 시트(31)에 대한 형상 가공에 의해 형성할 수 있다. 형상 가공의 예는, 펀칭 가공이다.
(커버 시트(25))
커버 시트(25)는 두께 방향의 통기성을 갖고 있어도 되며, 두께 방향의 통기성을 갖지 않아도 된다. 커버 시트(25)가 두께 방향의 통기성을 갖지 않는 경우에 있어서도, 다공체 시트(32) 및 다공체(2)에 의해 통기성을 확보할 수 있다.
커버 시트(25)에 포함되는 재료의 예는, 금속, 금속 화합물, 수지 및 이들의 복합 재료이다. 커버 시트(25)에 포함될 수 있는 수지, 금속 및 금속 화합물의 예는, 각각, 다공체 시트(32)에 포함될 수 있는 수지, 금속 및 금속 화합물의 예와 동일하다.
커버 시트(25)는 내열성 재료를 포함하고 있어도 된다. 내열성 재료를 포함하는 커버 시트(25)는, 예를 들어 적층체(21) 및/또는 제조한 반도체 소자 패키지(11)에 대하여 땜납 리플로 등의 고온 처리를 실시하는 경우에, 특히 적합하다. 커버 시트(25)에 포함될 수 있는 내열성 재료의 예는, 다공체 시트(32)에 포함될 수 있는 내열성 재료의 예와 동일하다.
커버 시트(25)는 수지인 내열성 재료(내열성 수지) 및 유리에서 선택되는 적어도 1종을 포함하고 있어도 된다. 내열성 수지는, 실리콘 수지, 불소 수지 및 폴리이미드에서 선택되는 적어도 1종이어도 되며, 폴리이미드여도 된다.
커버 시트(25)는 광학적으로 투명하여도 된다. 광학적으로 투명한 커버 시트(25)는, 예를 들어 광반도체 소자 패키지의 제조에 적합하다. 본 명세서에 있어서 광학적으로 투명하다는 것은, JIS K7375에 정해진 두께 방향의 전광선 투과율이, 두께 50㎛일 때에, 80％ 이상, 바람직하게는 85％ 이상, 보다 바람직하게는 90％ 이상, 더욱 바람직하게는 95％ 이상임을 의미한다.
광학적으로 투명한 커버 시트(25)는, 예를 들어 투명 수지 및 유리에서 선택되는 적어도 1종을 포함한다. 투명 수지의 예는, 폴리이미드, 폴리에틸렌테레프탈레이트 및 아크릴 수지이다. 커버 시트(25)는 내열성 재료를 포함하며, 또한, 광학적으로 투명하여도 된다. 내열성 재료를 포함하고, 또한, 광학적으로 투명한 시트의 예는, 폴리이미드 시트이다.
커버 시트(25)는 광학 기능을 갖고 있어도 된다. 광학 기능을 갖는 커버 시트(25)의 예는, 광학 렌즈 등의 광학 시트를 포함한다. 광학 시트에는, 렌즈, 위상차 필름, 편광 필름, 반사 필름, 반사 방지 필름 등의 각종 광학 부재가 포함된다.
커버 시트(25)는 단층이어도 되며, 2 이상의 층의 다층 구조를 갖고 있어도 된다.
커버 시트(25)의 두께는, 예를 들어 1 내지 2000㎛이다.
적층 공정에 있어서 적층체(21)를 형성하는 방법 및 조건은, 예를 들어 양면 점착 시트(31)의 접합 조건에 기초하여 선택할 수 있다.
<분할 공정>
적층체(21)의 분할에는, 예를 들어 반도체 웨이퍼로부터 개개의 반도체 소자를 잘라내는 방법인 다이싱을 적용할 수 있다. 다이싱은, 반도체 소자 패키지(11)의 효율적인 제조에 적합하다. 단, 적층체(21)를 분할하는 방법은, 상기 예에 한정되지는 않는다. 다이싱은, 공지된 장치 및 방법에 의해 실시할 수 있다.
분할선(29)은 적층체(21) 및 제조하는 반도체 소자 패키지(11)의 형상 등에 따라서 설정할 수 있다.
[반도체 소자 패키지]
본 실시 형태의 반도체 소자 패키지의 일례는, 도 1에 도시된 반도체 소자 패키지(11)이다. 기판(12)은 분할되어 있는 것 이외에는, 기판 시트(22)와 마찬가지의 구성을 가질 수 있다. 커버(15)는 분할되어 있는 것 이외에는, 커버 시트(25)와 마찬가지의 구성을 가질 수 있다. 다공체(2)는 분할되어 있는 것 이외에는, 다공체 시트(32)와 마찬가지의 구성을 가질 수 있다. 양면 점착부(1)는 분할되어 있는 것 이외에는, 양면 점착 시트(31)와 마찬가지의 구성을 가질 수 있다.
반도체 소자 패키지(11)의 예는, CCD, CMOS, 적외(IR) 센서 소자, TOF 센서 소자, LIDAR 센서 소자 및 레이저 소자 등의 광반도체 소자, 그리고 가속도 센서의 패키지이다. 반도체 소자 패키지(11)는 미소 전기 기계 시스템(MEMS)의 패키지여도 된다. 단, 반도체 소자 패키지(11)는 상기 예에 한정되지는 않는다.
본 실시 형태의 반도체 소자 패키지는, 본 실시 형태의 제조 방법에 의해 제조할 수 있다. 단, 본 실시 형태의 반도체 소자 패키지의 제조 방법은, 본 실시 형태의 제조 방법에 한정되지는 않는다.
실시예
이하, 실시예에 의해, 본 발명을 더욱 상세히 설명한다. 본 발명은 이하의 실시예에 나타내는 양태에 한정되지는 않는다.
본 실시예에 있어서의 평가 방법을 설명한다.
[두께]
다공체 시트의 두께는, 3개소의 측정 포인트에 대하여 다이얼식 두께 측정기(미츠토요사 제조, 측정 단자 직경 Φ=10㎜)에 의해 측정한 값의 평균값으로서 구하였다.
[기공률]
다공체 시트의 기공률은, 상술한 방법에 의해 평가하였다. 시험편의 형상은 직경 47㎜의 원형으로 하였다.
[통기도]
다공체 시트의 두께 방향의 통기도(걸리 통기도)는, 상술한 방법에 의해 평가하였다.
[두께 방향의 내수압]
다공체 시트의 두께 방향의 내수압은, 상술한 방법에 의해 평가하였다.
[측면 내수압]
다공체 시트의 측면 내수압은, 상술한 방법에 의해 평가하였다. 잘라낸 다공체 시트의 양면에 접합하는 양면 점착 테이프(61)에는, 닛토덴코사 제조, No. 585를 사용하였다. 유리판의 두께는 2㎜로 하였다.
[전단력]
다공체 시트의 전단력은, 상술한 방법에 의해 평가하였다. 잘라낸 다공체 시트의 양면에 접합하는 양면 점착 테이프(51)에는, 닛토덴코사 제조, No. 585를 사용하였다. 인장 시험기에는, 시마즈 세이사쿠쇼사 제조, 오토그래프 Ag-X plus(탁상형)를 사용하였다. 평가는, 다공체 시트와 양면 점착 테이프(51)를 접합한 후, JIS Z0237에 정해진 질량 2㎏의 압착 롤러를 1 왕복시키고, 또한 상온에서 30분 방치함으로써 양자의 접합을 안정시킨 후에 실시하였다.
(샘플 1)
샘플 1의 다공체 시트로서, PTFE의 연신 다공질 시트(닛토덴코사 제조, NTF1122)를 준비하였다. 준비한 다공체 시트는, 면 내 방향의 통기성을 갖고 있었다. 다음으로, 준비한 다공체 시트의 양면에, 각각, 양면 점착 테이프(닛토덴코사 제조, No. 585)를 접합한 후, 이것을 펀칭하여, 10㎜□의 정사각형의 형상을 갖는 25개의 관통 구멍이 5×5의 배열로 형성된, 100㎜□의 정사각형의 형상을 갖는 양면 점착 시트를 제작하였다. 다음으로, 10㎜□의 정사각형의 형상을 갖는 바닥이 있는 오목부 25개가 한쪽 면에 마련된, 100㎜□의 정사각형의 형상을 갖는 유리 에폭시 기판(파나소닉 덴코사 제조, R1700)에 있어서의 당해 면에, 기판의 주면에 수직인 방향에서 볼 때 양면 점착 시트의 관통 구멍의 둘레와 기판의 오목부의 둘레가 일치하도록, 양면 점착 시트를 접합하였다. 다음으로, 양면 점착 시트의 노출면에 대하여 100㎜□의 정사각형의 형상을 갖는 유리 시트(두께 500㎛)를 접합하여, 반도체 소자 패키지를 모방한 패키지(관통 구멍 및 오목부에 의해 구성되는 내부 공간을 기판과 유리의 사이에 가짐)를 분할에 의해 얻기 위한 적층체를 제작하였다. 다음으로, 적층체에 대하여 땜납 리플로를 따르는 고온 처리를 실시한 후, 다이싱에 의해 적층체를 분할하였다. 분할선은, 기판의 주면에 수직인 방향에서 볼 때, 각각의 관통 구멍(및 오목부)의 사이의 위치로 하였다. 다이싱 장치에는, DISCO사 제조, DFD6450을 사용하였다. 블레이드에는 P1A861 SDC300N을 사용하고, 블레이드의 회전 속도는 30000rpm, 이송 속도는 30㎜/초로 하였다. 적층체의 상태에 있어서의 땜납 리플로 시에는 패키지의 파손은 발생하지 않았다. 또한, 적층체를 다이싱에 의해 분할할 때에 다공체 시트의 파손 및 패키지 내로의 누수는 일어나지 않고, 패키지를 제조할 수 있었다.
(샘플 2)
샘플 2의 다공체 시트로서, PTFE의 연신 다공질 시트를 이하와 같이 준비하였다. PTFE 미분말(AGC사 제조, 플루온 PTFE CD123E) 100중량부와, 성형 보조제로서 n-도데칸(재팬에너지사 제조) 20중량부를 균일하게 혼합하고, 얻어진 혼합물을 실린더에 의해 압축한 후, 램 압출 성형하여, 시트상의 혼합물을 형성하였다. 다음으로, 형성한 시트상의 혼합물을 한 쌍의 금속 롤을 통해서 두께 0.2㎜로 압연하고, 또한 150℃의 가열에 의해 성형 보조제를 제거하고, 띠상의 PTFE 시트 성형체를 형성하였다. 다음으로, 형성한 시트 성형체를, 연신 온도 120℃, 연신 배율 1.7배로 길이 방향으로 연신한 후, 연신 온도 375℃, 연신 배율 1.3배로 길이 방향으로 더 연신하여, PTFE의 연신 다공질 시트를 얻었다. 준비한 다공체 시트는, 면 내 방향의 통기성을 갖고 있었다.
얻어진 다공체 시트를 사용하여, 샘플 1과 마찬가지로, 반도체 소자 패키지를 따르는 패키지를 제조한바, 적층체의 상태에 있어서의 땜납 리플로 시에는 패키지의 파손은 발생하지 않았다. 또한, 적층체를 다이싱에 의해 분할할 때에 다공체 시트의 파손 및 패키지 내로의 누수는 일어나지 않고, 패키지를 제조할 수 있었다.
(샘플 3)
샘플 3의 다공체 시트로서, PTFE의 연신 다공질 시트를 이하와 같이 준비하였다. PTFE 미분말(다이킨 고교사 제조, 폴리프론 F-121) 100중량부와, 성형 보조제로서 n-도데칸(재팬에너지사 제조) 20중량부를 균일하게 혼합하고, 얻어진 혼합물을 실린더에 의해 압축한 후, 램 압출 성형하여, 시트상의 혼합물을 형성하였다. 다음으로, 형성한 시트상의 혼합물을 한 쌍의 금속 롤을 통해 두께 0.8㎜로 압연하고, 또한 150℃의 가열에 의해 성형 보조제를 제거하여, 띠상의 PTFE 시트 성형체를 형성하였다. 다음으로, 형성한 시트 성형체를, 연신 온도 300℃, 연신 배율 3.5배로 길이 방향으로 연신한 후, 연신 온도 150℃, 연신 배율 25배로 폭 방향으로 더 연신하고, PTFE의 융점 이상의 온도인 400℃에서 소성하여, PTFE의 연신 다공질 시트를 얻었다. 준비한 다공체 시트는, 면 내 방향의 통기성을 갖고 있었다.
얻어진 다공체 시트를 사용하여, 샘플 1과 마찬가지로, 반도체 소자 패키지를 모방한 패키지를 제조한바, 적층체의 상태에 있어서의 땜납 리플로 시에는 패키지의 파손은 발생하지 않았다. 그러나, 적층체를 다이싱에 의해 분할할 때에는, 패키지 내로의 누수는 발생하지 않았지만, 다공체 시트에 균열이 발생하였다.
(샘플 4)
샘플 4의 다공체 시트로 하고, PTFE의 연신 다공질 시트(닛토덴코사 제조, NTF1131)를 준비하였다. 준비한 다공체 시트는, 면 내 방향의 통기성을 갖고 있었다.
얻어진 다공체 시트를 사용하여, 샘플 1과 마찬가지로, 반도체 소자 패키지를 모방한 패키지를 제조한바, 적층체의 상태에 있어서의 땜납 리플로 시에는 패키지의 파손은 발생하지 않았다. 그러나, 적층체를 다이싱에 의해 분할할 때에는, 다공체 시트에 균열 등의 손상은 발생하지 않았지만, 누수가 발생하였다.
각 샘플의 평가 결과를 이하의 표 1에 나타낸다. 또한, 샘플 3, 4에 대해서도, 다이싱의 조건을 변경함으로써, 균열 및 누수를 충분히 억제하여 패키지를 제조할 수 있다.
Figure pct00001
본 발명의 제조 방법에 의하면, 반도체 소자 패키지를 제조할 수 있다.

Claims (13)

  1. 복수의 반도체 소자 패키지의 제조 방법이며,
    상기 복수의 반도체 소자 패키지는, 각각, 기판과, 상기 기판 상에 배치된 반도체 소자와, 상기 반도체 소자를 덮는 커버와, 상기 기판과 상기 커버의 사이에 있어서 상기 반도체 소자를 둘러싸도록 배치된 다공체를 구비하고, 또한 상기 반도체 소자가 배치된 내부 공간과 외부 공간의 사이에는, 상기 다공체의 내부를 통해 기체가 통과 가능하며,
    상기 제조 방법은,
    커버 시트와, 상기 복수의 반도체 소자가 배치된 기판 시트를, 복수의 관통 구멍을 가짐과 함께 다공체 시트와 상기 다공체 시트의 양면의 각각에 미리 형성된 점착층을 갖는 양면 점착 시트를 개재시키고, 상기 반도체 소자가 상기 관통 구멍 내에 위치함과 함께 상기 커버 시트에 의해 덮이도록 접합하여, 적층체를 얻는 것과,
    상기 커버 시트, 상기 기판 시트 및 상기 다공체 시트로부터, 각각, 복수의 상기 커버, 복수의 상기 기판 및 복수의 상기 다공체가 얻어지도록, 상기 적층체를 분할하는 것을 포함하는, 제조 방법.
  2. 제1항에 있어서,
    상기 다공체 시트의 전단력이 50N/100㎟ 이상인, 제조 방법.
  3. 제1항에 있어서,
    상기 다공체 시트의 측면 내수압이 400kPa 이상인, 제조 방법.
  4. 제1항에 있어서,
    상기 다공체 시트는 내열성 재료를 포함하는, 제조 방법.
  5. 제4항에 있어서,
    상기 내열성 재료는 불소 수지인, 제조 방법.
  6. 제1항에 있어서,
    상기 다공체 시트는, 불소 수지의 연신 다공질 시트인, 제조 방법.
  7. 제1항에 있어서,
    상기 커버 시트는 두께 방향의 통기성을 갖지 않는, 제조 방법.
  8. 제1항에 있어서,
    상기 커버 시트는 광학적으로 투명한, 제조 방법.
  9. 제1항에 있어서,
    상기 커버 시트는, 내열성 수지 및 유리에서 선택되는 적어도 1종을 포함하는, 제조 방법.
  10. 제1항에 있어서,
    상기 커버 시트는 광학 렌즈를 포함하는, 제조 방법.
  11. 기판과, 상기 기판 상에 배치된 반도체 소자와, 상기 반도체 소자를 덮는 커버와, 상기 기판과 상기 커버의 사이에 있어서 상기 반도체 소자를 둘러싸도록 배치된 다공체를 구비하고, 또한 상기 반도체 소자가 배치된 내부 공간과 외부 공간의 사이에는, 상기 다공체의 내부를 통해 기체가 통과 가능하며,
    상기 기판과 상기 커버는, 상기 다공체와 상기 다공체의 양면의 각각에 형성된 점착층을 갖는 양면 점착부를 통해 접합되어 있는, 반도체 소자 패키지.
  12. 제11항에 있어서,
    상기 다공체의 전단력이 50N/100㎟ 이상인, 반도체 소자 패키지.
  13. 제11항에 있어서,
    상기 다공체의 측면 내수압이 400kPa 이상인, 반도체 소자 패키지.
KR1020247008607A 2021-08-31 2022-08-31 반도체 소자 패키지의 제조 방법 및 반도체 소자 패키지 KR20240052777A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-141967 2021-08-31
JP2021141967 2021-08-31
PCT/JP2022/032886 WO2023033090A1 (ja) 2021-08-31 2022-08-31 半導体素子パッケージの製造方法及び半導体素子パッケージ

Publications (1)

Publication Number Publication Date
KR20240052777A true KR20240052777A (ko) 2024-04-23

Family

ID=85412276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247008607A KR20240052777A (ko) 2021-08-31 2022-08-31 반도체 소자 패키지의 제조 방법 및 반도체 소자 패키지

Country Status (5)

Country Link
JP (1) JPWO2023033090A1 (ko)
KR (1) KR20240052777A (ko)
CN (1) CN117897806A (ko)
TW (1) TW202312295A (ko)
WO (1) WO2023033090A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043893A (ja) 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3669782B2 (ja) * 1996-08-14 2005-07-13 ジャパンゴアテックス株式会社 Ｉｃパッケージ接着用シート及びｉｃパッケージ
JP3801601B2 (ja) * 2004-06-15 2006-07-26 シャープ株式会社 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
JP2006344903A (ja) * 2005-06-10 2006-12-21 Fujifilm Holdings Corp 半導体モジュール
JP2007157792A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Works Ltd ウェハースケール半導体パッケージの製造方法
JP4091969B1 (ja) * 2007-07-12 2008-05-28 住友ベークライト株式会社 受光装置および受光装置の製造方法
JP5605258B2 (ja) * 2011-02-16 2014-10-15 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043893A (ja) 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JPWO2023033090A1 (ko) 2023-03-09
TW202312295A (zh) 2023-03-16
CN117897806A (zh) 2024-04-16
WO2023033090A1 (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
JP5623721B2 (ja) 吸着用シート
US8986802B2 (en) Water-proof sound-transmitting member and method for producing same, and supported water-proof sound-transmitting member
EP2717595B1 (en) Water-resistant sound transmitting member
US20120247647A1 (en) Method of suction of object to be worked upon suction unit and method of manufacture of ceramic capacitor
WO2018101090A1 (ja) 両面粘着シートおよび半導体装置の製造方法
KR102204276B1 (ko) 다이를 위한 보호용 환경 배리어
KR20240052777A (ko) 반도체 소자 패키지의 제조 방법 및 반도체 소자 패키지
JP4702829B2 (ja) ベントフィルタ及びそれを備えた筐体
US20230025947A1 (en) Stretched porous polytetrafluoroethylene membrane, air-permeable medium using the same, and filter member using the same
JP6170290B2 (ja) 積層体
TW202112143A (zh) 保護罩構件及具備此之構件供給用片材
KR20200056413A (ko) 경화성 지지층을 포함하는 음향 보호 커버
US10497603B2 (en) Electronic component supply body and method for manufacturing the same
JP2014072445A (ja) 半導体装置の製造方法
KR20240046823A (ko) 커버 부재, 양면 점착 시트, 시일 부재 및 부재 공급용 시트
JP5297823B2 (ja) 吸着固定用シートおよびその製造方法
TW202100447A (zh) 通氣孔用之構件、具備通氣孔用之構件之電子裝置之製造方法及構件供給用之帶
KR102371576B1 (ko) 통기 필터
JPH08258198A (ja) 吸着固定用多孔質シート
KR20210023900A (ko) 커버 부재 및 이것을 구비하는 부재 공급 어셈블리
JP2014090123A (ja) 半導体装置の製造方法、及び、接着シート
JP2014070183A (ja) 半導体装置製造用接着シート、及び半導体装置の製造方法
KR20230052127A (ko) 점착테이프 및 이를 포함한 카메라 모듈용 지그 쿠션
JP2014229790A (ja) 封止シート貼付け方法
KR20240031338A (ko) 보호 커버 부재, 부재 공급용 시트 및 미소 전기 기계 시스템