CN101897018A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101897018A
CN101897018A CN2008801207153A CN200880120715A CN101897018A CN 101897018 A CN101897018 A CN 101897018A CN 2008801207153 A CN2008801207153 A CN 2008801207153A CN 200880120715 A CN200880120715 A CN 200880120715A CN 101897018 A CN101897018 A CN 101897018A
Authority
CN
China
Prior art keywords
substrate
cavity
semiconductor device
function element
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801207153A
Other languages
English (en)
Other versions
CN101897018B (zh
Inventor
山本敏
桥本广和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN101897018A publication Critical patent/CN101897018A/zh
Application granted granted Critical
Publication of CN101897018B publication Critical patent/CN101897018B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00317—Packaging optical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0108—Sacrificial polymer, ashing of organics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0125—Blanket removal, e.g. polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供半导体装置和其制造方法。本发明的半导体装置的制造方法包括：贴合工序，其将具有光透过性的第一基板和在一面上具有功能元件的第二基板，以上述功能元件与上述第一基板相对的方式贴合；薄板化工序，其使上述第一基板和上述第二基板中的至少一方薄板化；以及贯通孔形成工序，其在上述第一基板和上述第二基板的贴合部的至少一部分，形成空腔和与该空腔连通的贯通孔。根据本发明，能够避免由空腔的有无引起的研削后的凹凸或裂纹的产生，能够使基板更均匀地薄板化。此外，能够以更简便的工序制造能够有助于器件和搭载有它们的电子设备的小型化的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及能够使图像传感器、MEMS(Micro Electro MechanicalSystem，微机电系统)器件等封装小型化、薄型化的半导体装置和其制造方法。
本申请主张2007年12月25日提出的日本专利申请第2007-331695号的优选权，并在此引用其内容。
背景技术
近年来，随着便携式电话等电子设备的小型化、高性能化，要求在它们中使用的电子器件等更加小型化。为了实现该要求，不仅需要器件自身的小型化，也必须进行面向器件的封装的小型化、高性能化的技术开发。作为使器件的封装小型化的一种技术，提出了运用晶片级封装技术的各种器件封装，向MEMS器件、图像传感器的应用被人们所期待。(例如参照非专利文献1)。
在MEMS器件、图像传感器器件的封装中，为了确保收纳微小机构的驱动空间、微透镜的收纳空间，需要确保一定大小的空腔(空间)。
现有技术中，作为在晶片级封装中形成空腔的方法，提出了下述方案：将预先图案化的感光性树脂用作粘接剂，由此在基板贴合后，没有树脂的部分形成空腔(参照非专利文献2)。
但是，在使用该方法的晶片级封装的制作中，对已形成有空腔的贴合后的基板进行研削而使其成为薄板，在存在空腔的部分和不存在空腔的部分，研削时的加重的施加方法不同，在研削后的基板表面以与空腔的有无对应的图案产生凹凸，根据情况可能会发生在基板上产生裂纹的问题。因此基板的薄板化存在极限。
非专利文献1伊藤达也，「電子材料」2007年1月号，P.60-64
非专利文献2S.Yamamoto及其他，ICEP2006予稿集，P.259-264
发明内容
本发明是鉴于这样的现有技术的情况而提出的，第一目的在于提供一种半导体装置的制造方法，其能够以更简单的工序制造一种半导体装置，该半导体装置能够避免由空腔的有无引起的研削后的凹凸或裂纹的产生，能够更均匀地使基板薄板化，能够有助于器件和搭载有该器件的电子设备的小型化。
此外，本发明的第二目的在于提供一种半导体装置，其能够避免由空腔的有无引起的凹凸或裂纹的产生，能够更均匀地使基板薄板化，能够有助于器件和搭载有该器件的电子设备的小型化。
本发明的半导体装置的制造方法包括：贴合工序，其将具有光透过性的第一基板和在一面上具有功能元件的第二基板，以上述功能元件与上述第一基板相对的方式贴合；薄板化工序，其使上述第一基板和上述第二基板中的至少一方薄板化；以及贯通孔形成工序，其在上述第一基板和上述第二基板的贴合部的至少一部分，形成空腔和与该空腔连通的贯通孔。
本发明的半导体装置的制造方法优选的是，在上述贴合工序中，对贴合部分供给感光性树脂，使该感光性树脂曝光而固化，由此贴合上述第一基板和上述第二基板，在上述贯通孔形成工序中，通过除去固化后的上述感光性树脂的规定部分，形成上述空腔。
本发明的半导体装置的制造方法优选的是，在上述贯通孔形成工序中，在上述第一基板的规定位置照射激光而形成改性部，通过除去该改性部形成上述空腔。
本发明的半导体装置的制造方法优选的是，在上述贯通孔形成工序之后，还具有形成对上述空腔进行气密密封的密封部的密封部形成工序。
本发明的半导体装置包括：第一基板，其具有光透过性；第二基板，其在一面上具有功能元件，以该功能元件与上述第一基板相对的方式进行贴合；空腔，其配置在上述第一基板与上述第二基板的贴合部中与上述功能元件对应的部分；以及贯通孔，其配置为与该空腔连通。
在本发明的半导体装置中，上述功能元件优选是摄像元件。
在本发明的半导体装置中，上述功能元件优选是压力传感器元件。
本发明，在贴合第一基板和第二基板之后，使至少一方的基板薄板化，之后形成空腔。由此，能够避免由空腔的有无引起的研削后的凹凸或裂纹的产生，能够更均匀地进行薄晶片的研削。由此，相比于现有技术，能够使封装的厚度更薄。结果，可提供能够以更简便的工序制造本发明中有助于器件和搭载有它们的电子设备的小型化的半导体装置的半导体装置的制造方法。
此外，在本发明中，能够避免由空腔的有无引起的凹凸或裂纹的产生，基板能够更均匀地被薄板化。由此，可提供能够有助于器件和搭载有它们的电子设备的小型化的半导体装置。
附图说明
图1是表示本发明的半导体装置的一个例子的截面图；
图2A是以工序顺序表示图1所示的半导体装置的制造方法的截面图；
图2B是以工序顺序表示图1所示的半导体装置的制造方法的截面图；
图2C是以工序顺序表示图1所示的半导体装置的制造方法的截面图；
图2D是以工序顺序表示图1所示的半导体装置的制造方法的截面图；
图2E是以工序顺序表示图1所示的半导体装置的制造方法的截面图；
图3是表示本发明的半导体装置的另一个例子的示意性的截面图；
图4A是以工序顺序表示图3所示的半导体装置的制造方法的截面图；
图4B是以工序顺序表示图3所示的半导体装置的制造方法的截面图；
图4C是以工序顺序表示图3所示的半导体装置的制造方法的截面图；
图4D是以工序顺序表示图3所示的半导体装置的制造方法的截面图；以及
图4E是以工序顺序表示图3所示的半导体装置的制造方法的截面图。
附图符号说明
1A、1B(1)半导体装置；11、21第一基板；12、22第二基板；13、23功能元件；14感光性树脂；15、24空腔；16、25贯通孔；17、26密封部
具体实施方式
以下基于附图说明本发明的半导体装置的一个实施方式。
(第一实施方式)
首先说明本发明的第一实施方式。
图1是表示本实施方式的半导体装置的一个例子的示意性的截面图。
该半导体装置1A(1)包括：具有光透过性的第一基板11；在一面上具有功能元件13，以该功能元件13与上述第一基板11相对的方式与第一基板11贴合的第二基板12；配置在上述第一基板11与上述第二基板12的贴合部中与上述功能元件13对应的部分的空腔15；配置为与该空腔15连通的贯通孔16；以及密封空腔15和贯通孔16的密封部17。
在该半导体装置1A中，第一基板11和第二基板12由感光性树脂14贴合。
本发明的半导体装置1A能够避免由空腔的有无引起的凹凸或裂纹的产生，基板能够更均匀地薄板化。由此能够有助于器件和搭载有它们的电子设备的小型化。
作为第一基板11，没有特别限定，作为优选的结构，能够举例表示玻璃、硅等半导体、蓝宝石等单晶体、树脂、或它们的复合材料构成的透明基板。特别是，为了能够将半导体装置1A应用于图像传感器封装，第一基板11优选使用在可见区域中透明的玻璃基板(例如Pyrex(注册商标)制造)。第一基板11的厚度并无特别限定，但例如优选为150μm～1mm左右。
第二基板12例如由半导体基板构成。作为半导体基板，可以是硅晶片等半导体晶片，也可以是将半导体晶片截断(切割，dicing)为芯片尺寸的半导体芯片。
此外，在第二基板12的表面安装有功能元件13。在该第二基板12中，虽然没有特别图示，但设置有用于使功能元件13与外部的电路等导通的硼(boron)的扩散层、贯通第二基板12的表面和背面而设置的贯通电极等。
功能元件13，在本实施方式中，例如是CCD元件等摄像元件或压力传感器元件。
此外，作为功能元件13的其它例子，例如能够使用IC芯片、光元件、微继电器、微开关、加速度传感器、高频滤波器、微反射镜、微反应器、μ-TAS、DNA芯片、MEMS系统、微燃料电池等。
接着，说明这样的半导体装置1A的制造方法。
本发明的半导体装置的制造方法依次具有：工序α，其将具有光透过性的第一基板11和在一面上具有功能元件13的第二基板12，以该功能元件13与第一基板11相对的方式进行贴合；工序β，其使上述第一基板11和上述第二基板12中至少一方(此处为第二基板12)薄板化；以及工序γ，其在上述第一基板11和上述第二基板12的贴合部的至少一部分形成空腔15和与该空腔15连通的贯通孔16。
在本发明中，在贴合第一基板11和第二基板12之后，使一方的基板薄板化，之后形成空腔15。由此，能够避免由空腔15的有无引起的研削后的凹凸或裂纹的产生，能够更均匀地进行薄基板的研削。
由此，相比于现有技术，能够使封装的厚度更薄。结果，能够以更简便的工序制造本发明的能够有助于器件和搭载有它们的电子设备的小型化的半导体装置。
图2A～2E是表示本实施方式的制造方法中的各工序的示意性的截面图。
以下，对各工序进行详细说明。另外，在以下的说明中，举出具体的例子进行说明，但本发明并不限定于此。
(1)首先，如图2A所示，将具有光透过性的第一基板11和在一面上具有功能元件13的第二基板12，以该功能元件13与第一基板11相对的方式进行贴合(工序α)。
在本实施方式中，对贴合部分供给感光性树脂14，在之后的工序中使其曝光、固化，由此贴合第一基板11和第二基板12。
作为第一基板11，为了能够应用于图像传感器封装，使用在可见区域中透明的玻璃基板(Pyrex(注册商标)，4英寸，厚度500μm)。
作为第二基板12，使用在一面上作为功能元件13配置有MEMS器件、图像传感器的Si基板(4英寸，厚度525μm)。
另外，在第一基板11上，在形成空腔15的位置预先形成有一个贯通孔16。
作为感光性树脂14，并没有特别限定，例如能够使用聚酰亚胺、环氧树脂、硅树脂等。
树脂的涂敷方法并无特别限定，例如能够使用冲压、分配(dispense)、旋转涂胶、喷涂等方法。
此处，作为感光性树脂14，使用被曝光的位置固化的负型的感光性树脂。
(2)接着，如图2B所示，使上述第一基板11和上述第二基板12的至少一方薄板化(工序β)。
在贴合第一基板11和第二基板12之后，进行第二基板12的研削使其薄板化。在本实施例中，在机械研削第二基板12(Si基板)之后，进行抛光加工，使第二基板12的厚度为100μm。
(3)接着，如图2C所示，在上述第一基板11和上述第二基板12的贴合部的至少一部分形成空腔15(工序γ)。由此，预先形成的贯通孔16成为与空腔15连通的状态。
此处，在本实施方式中，通过除去固化后的感光性树脂14的规定部分，形成上述空腔15。
首先，从第一基板11侧对感光性树脂14照射光，进行曝光而使其固化。此时，使希望形成空腔15的位置的感光性树脂14为非曝光(图中表示为非曝光部14a)，在后面的工序中利用药液而除去。由此，能够使该位置成为空腔15。另外，从第一基板11侧照射光是因为，第一基板11由玻璃构成，因此光能够透过而进行感光性树脂14的曝光。
接着，如图2D所示，利用药液除去非曝光部14a，形成空腔15。此时，在向非曝光部14a的药液的导入中，使用形成在第一基板11的贯通孔16。该贯通孔16可以预先形成在第一基板11，此外也可以在基板贴合后再形成。
(5)之后，如图2E所示，形成对上述空腔15进行气密密封的密封部17(工序δ)。
在形成空腔15之后，可以利用由低熔点玻璃、树脂等构成的密封部17堵塞上述贯通孔16。由此，能够对空腔15进行气密密封。此外，能够将通过研削薄板化后的空腔15上的第二基板12用作具有可挠性的膜片，能够追加压力传感等新的功能。
如上所述得到图1所示的半导体装置1A。
这样得到的半导体装置1A，能够避免由空腔的有无引起的凹凸或裂纹的产生，基板更均匀地薄板化。由此能够有助于器件和搭载有它们的电子设备的小型化。
另外，第二基板12和第一基板11可以是本实施例以外的组合，也可以是Pyrex(注册商标)基板或者其它的玻璃和Si晶片等。此外，其厚度也能够适当地设定于150μm～1mm左右。感光性树脂14也可以是曝光部能够被药液除去的正型的树脂。并且，用于药液导入的贯通孔16的个数也可以为多个。
(第二实施方式)
接着，说明本发明的第二实施方式。
图3是表示本实施方式的半导体装置的一个例子的示意性的截面图。
该半导体装置1B(1)包括：具有光透过性的第一基板21；在一面上具有功能元件23，以该功能元件23与上述第一基板21相对的方式与第一基板21贴合的第二基板22；配置在上述第一基板21与上述第二基板22的贴合部中与上述功能元件23对应的部分的空腔24；配置为与该空腔24连通的贯通孔26；以及密封空腔24和贯通孔25的密封部26。
本发明的半导体装置1B能够避免由空腔24的有无引起的凹凸或裂纹的产生，基板能够更均匀地薄板化。由此能够有助于器件和搭载有它们的电子设备的小型化。
第一基板21、第二基板22和功能元件23分别能够使用与上述的第一基板11、第二基板12和功能元件13相同的结构。
接着，说明这样的半导体装置1B的制造方法。
本发明的半导体装置的制造方法依次具有：工序α，其将具有光透过性的第一基板21和在一面上具有功能元件23的第二基板22，以该功能元件23与第一基板21相对的方式进行贴合；工序β，其使上述第一基板21和上述第二基板22中至少一方(此处为第二基板22)薄板化；以及工序γ，其在上述第一基板21和上述第二基板22的贴合部的至少一部分形成空腔24和与该空腔24连通的贯通孔25。
在本发明中，在贴合第一基板21和第二基板22之后，使一方的基板薄板化，之后形成空腔24。由此，能够避免由空腔24的有无引起的研削后的凹凸或裂纹的产生，能够更均匀地进行薄晶片的研削。由此，相比于现有技术，能够使封装的厚度更薄。
结果，能够以更简便的工序制造本发明的能够有助于器件和搭载有它们的电子设备的小型化的半导体装置。
图4A～4E是表示本实施方式的制造方法中的各工序的示意性的截面图。
以下，对各工序进行详细说明。另外，在以下的说明中，举出具体的例子进行说明，但本发明并不限定于此。
(1)首先，如图4A所示，将具有光透过性的第一基板21和在一面上具有功能元件23的第二基板22，以该功能元件23与第一基板21相对的方式进行贴合(工序α)。
首先，贴合第二基板22和第一基板21。在本实施例中，作为第一基板21，使用Pyrex(注册商标)玻璃基板(4英寸，厚度500μm)，作为第二基板22，使用在一面上作为功能元件23配置有MEMS器件、图像传感器的Si基板(4英寸，厚度525μm)，通过阳极接合使两者贴合。
接着，如图4B所示，使上述第一基板21和上述第二基板22的至少一方薄板化(工序β)。
在贴合第一基板21和第二基板22之后，进行第二基板22的研削使其薄板化。在本实施例中，在机械研削第二基板22之后，进行抛光加工，使第二基板22的厚度为100μm。
(3)接着，如图4C所示，在上述第一基板21和上述第二基板22的贴合部的至少一部分形成空腔24和与该空腔24连通的贯通孔25(工序γ)。
此处，在本实施方式中，对上述第一基板21的规定位置照射激光L，形成改性部21a、21b，通过除去该改性部21a、21b，分别形成贯通孔25和空腔24。
对第一基板21与第二基板22的接合界面附近照射激光L进行改性。在本实施例中，首先从第一基板21即Pyrex(注册商标)玻璃的表面在垂直方向形成改性部21a，接着对接合界面附近的Pyrex(注册商标)玻璃以与希望形成的空腔24的大小相对应的方式进行改性，形成改性部21b。在本实施方式中，作为激光L，使用飞秒激光(平均功率：800mW，脉冲宽度：250fs，反复频率：2kHz，波长：800nm)，通过对Pyrex(注册商标)玻璃内部进行聚光照射，形成改性部21a、21b。
进一步，如图4D所示，利用药液蚀刻改性部21a、21b，形成空腔24和贯通孔25。此处，改性部21a、21b与没有改性的部分相比，更快被蚀刻，因此，结果能够分别形成空腔24和贯通孔25。
(5)之后，如图4E所示，形成对上述空腔24进行气密密封的密封部26(工序δ)。
在形成空腔24之后，可以利用由低熔点玻璃、树脂等构成的密封部26堵塞上述贯通孔25。由此，能够对空腔24进行气密密封。此外，能够将通过研削薄板化后的空腔24上的第一基板21用作具有可挠性的膜片，能够追加压力传感等新的功能。
如上所述得到图3所示的半导体装置1B。
这样得到的半导体装置1B，能够避免由空腔的有无引起的凹凸或裂纹的产生，基板更均匀地薄板化。由此能够有助于器件和搭载有它们的电子设备的小型化。
另外，第一基板21和第二基板22可以是本实施例以外的组合，也可以是Pyrex(注册商标)基板或者其它的玻璃和Si晶片等。在此情况下，激光L的波长被适当地设定为能够透过该基板。此外，其厚度也能够适当地设定于150μm～1mm左右。接合方法并不限定于阳极接合，也可以使用常温接合或粘接剂。进一步，纵方向的改性部也可以为多个。
以上说明了本发明的优选实施例，但本发明并不限定于这些实施例。能够在不脱离本发明的主旨的范围内，进行结构的追加、省略、置换和其它变更。本发明并不限定于前面所叙述的内容，仅由权利要求的范围所限定。
产业上的可利用性
本发明能够广泛地应用于具有空腔的半导体装置和其制造方法。

Claims (7)

1.一种半导体装置的制造方法，其包括：
贴合工序，其将具有光透过性的第一基板和在一面上具有功能元件的第二基板，以所述功能元件与所述第一基板相对的方式贴合；
薄板化工序，其使所述第一基板和所述第二基板中的至少一方薄板化；以及
贯通孔形成工序，其在所述第一基板和所述第二基板的贴合部的至少一部分，形成空腔和与该空腔连通的贯通孔。
2.如权利要求1所述的半导体装置的制造方法，其中，
在所述贴合工序中，对贴合部分供给感光性树脂，使该感光性树脂曝光而固化，由此贴合所述第一基板和所述第二基板，
在所述贯通孔形成工序中，通过除去固化后的所述感光性树脂的规定部分，形成所述空腔。
3.如权利要求1所述的半导体装置的制造方法，其中，
在所述贯通孔形成工序中，对所述第一基板的规定位置照射激光而形成改性部，通过除去该改性部形成所述空腔。
4.如权利要求1所述的半导体装置的制造方法，其中，
在所述贯通孔形成工序之后，还具有形成对所述空腔进行气密密封的密封部的密封部形成工序。
5.一种半导体装置，其包括：
第一基板，其具有光透过性；
第二基板，其在一面上具有功能元件，以该功能元件与所述第一基板相对的方式进行贴合；
空腔，其配置在所述第一基板与所述第二基板的贴合部中与所述功能元件对应的部分；以及
贯通孔，其配置为与该空腔连通。
6.如权利要求5所述的半导体装置，其中，
所述功能元件是摄像元件。
7.如权利要求5所述的半导体装置，其中，
所述功能元件是压力传感器元件。
CN2008801207153A 2007-12-25 2008-12-12 半导体装置及其制造方法 Expired - Fee Related CN101897018B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007331695 2007-12-25
JP2007-331695 2007-12-25
PCT/JP2008/072636 WO2009081763A1 (ja) 2007-12-25 2008-12-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101897018A true CN101897018A (zh) 2010-11-24
CN101897018B CN101897018B (zh) 2012-07-18

Family

ID=40801069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801207153A Expired - Fee Related CN101897018B (zh) 2007-12-25 2008-12-12 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8211751B2 (zh)
EP (1) EP2219215A4 (zh)
JP (2) JP5028486B2 (zh)
CN (1) CN101897018B (zh)
WO (1) WO2009081763A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033763A (zh) * 2014-10-31 2016-10-19 爱思开海力士有限公司 弯曲图像传感器、其制造方法以及具有其的电子器件
CN110324767A (zh) * 2019-06-28 2019-10-11 歌尔股份有限公司 一种微型过滤器及声学设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8316718B2 (en) * 2010-08-23 2012-11-27 Freescale Semiconductor, Inc. MEMS pressure sensor device and method of fabricating same
US8216882B2 (en) 2010-08-23 2012-07-10 Freescale Semiconductor, Inc. Method of producing a microelectromechanical (MEMS) sensor device
US8384168B2 (en) 2011-04-21 2013-02-26 Freescale Semiconductor, Inc. Sensor device with sealing structure
US8476087B2 (en) 2011-04-21 2013-07-02 Freescale Semiconductor, Inc. Methods for fabricating sensor device package using a sealing structure
US9252172B2 (en) 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US9553162B2 (en) 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9564413B2 (en) 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9046546B2 (en) 2012-04-27 2015-06-02 Freescale Semiconductor Inc. Sensor device and related fabrication methods
JP6166057B2 (ja) * 2013-02-19 2017-07-19 京セラ株式会社 パッケージ用部材、およびパッケージ体
US9580302B2 (en) 2013-03-15 2017-02-28 Versana Micro Inc. Cell phone having a monolithically integrated multi-sensor device on a semiconductor substrate and method therefor
EP3045909B1 (en) * 2015-01-14 2020-11-04 Sensirion AG Sensor package
DE102020117194B4 (de) 2020-06-30 2023-06-22 Schott Ag Hermetisch verschlossene Umhäusung und Verfahren zu deren Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP4544880B2 (ja) * 2003-09-25 2010-09-15 京セラ株式会社 微小電気機械式装置の封止方法
US7298030B2 (en) * 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
JP2005228863A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 半導体装置の製造方法、半導体装置及びセンサ
FR2875927B1 (fr) 2004-09-24 2006-12-08 Commissariat Energie Atomique Procede de protection d'une puce electronique, puce electronique autoprotegee et procede de fabrication de la puce
JP4381274B2 (ja) * 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
EP1904398A2 (en) * 2005-06-30 2008-04-02 Philips Intellectual Property & Standards GmbH A method of manufacturing a mems element
JP2007123444A (ja) * 2005-10-26 2007-05-17 Kyocera Corp 光素子収納用パッケージ、並びに、光装置およびその製造方法
JP4816051B2 (ja) * 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033763A (zh) * 2014-10-31 2016-10-19 爱思开海力士有限公司 弯曲图像传感器、其制造方法以及具有其的电子器件
CN110324767A (zh) * 2019-06-28 2019-10-11 歌尔股份有限公司 一种微型过滤器及声学设备
WO2020258362A1 (zh) * 2019-06-28 2020-12-30 潍坊歌尔微电子有限公司 一种微型过滤器及声学设备

Also Published As

Publication number Publication date
US8211751B2 (en) 2012-07-03
JP5028486B2 (ja) 2012-09-19
CN101897018B (zh) 2012-07-18
US20100276765A1 (en) 2010-11-04
EP2219215A4 (en) 2014-08-06
JP2012142641A (ja) 2012-07-26
JPWO2009081763A1 (ja) 2011-05-06
EP2219215A1 (en) 2010-08-18
WO2009081763A1 (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
CN101897018B (zh) 半导体装置及其制造方法
JP4708366B2 (ja) ウェハのパッケージング及び個片化の方法
US7154053B2 (en) Optoelectronic package with wire-protection lid
CN1430405A (zh) 光器件及其制造方法、光模块、电路板以及电子仪器
US20220063988A1 (en) Mems package structure and manufacturing method therefor
CN106098625B (zh) 等离子划片的芯片包封结构及制作方法
US9153528B2 (en) Chip package and method for forming the same
TWI270183B (en) Wafer-level chip package process
CN101009230A (zh) 晶片级封装和切割的方法
US20220106186A1 (en) Mems package structure and manufacturing method therefor
CN1890789A (zh) 封装元件的工艺和封装的元件
US8772136B2 (en) Method for fabricating semiconductor device
US20080233714A1 (en) Method for fabricating semiconductor device
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
CN106876289B (zh) 一种芯片的封装方法
TWI278045B (en) Method for wafer-level package
WO2020134590A1 (zh) Mems封装结构及其制作方法
US8304288B2 (en) Methods of packaging semiconductor devices including bridge patterns
JP4259979B2 (ja) 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法
US11390519B2 (en) Method for manufacturing a MEMS sensor
CN110730411B (zh) 半导体结构的形成方法、mems麦克风形成方法
JP5769482B2 (ja) ガラス封止型パッケージの製造方法、及び光学デバイス
JP2008084994A (ja) 固体撮像装置の製造方法および製造装置、並びに貼付装置
JP2010232292A (ja) 半導体装置の製造方法及び半導体装置
JP2008118029A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20131212