JP6166057B2 - パッケージ用部材、およびパッケージ体 - Google Patents

パッケージ用部材、およびパッケージ体 Download PDF

Info

Publication number
JP6166057B2
JP6166057B2 JP2013029834A JP2013029834A JP6166057B2 JP 6166057 B2 JP6166057 B2 JP 6166057B2 JP 2013029834 A JP2013029834 A JP 2013029834A JP 2013029834 A JP2013029834 A JP 2013029834A JP 6166057 B2 JP6166057 B2 JP 6166057B2
Authority
JP
Japan
Prior art keywords
functional element
package
hole
opening
base member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013029834A
Other languages
English (en)
Other versions
JP2014160706A (ja
Inventor
幹裕 梅原
幹裕 梅原
理 坪倉
理 坪倉
光広 梶原
光広 梶原
和明 大川
和明 大川
西村 和人
和人 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013029834A priority Critical patent/JP6166057B2/ja
Publication of JP2014160706A publication Critical patent/JP2014160706A/ja
Application granted granted Critical
Publication of JP6166057B2 publication Critical patent/JP6166057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、ベース部材の表面に配置された発光素子や回路素子等の機能素子部をベース部材との間に設ける空間に収容するとともに、この空間内部の機能素子部と外部との間で電気信号を入力または出力するためのパッケージ用部材とこのパッケージ用部材の製造方法およびこのパッケージ用部材を備えたパッケージ体に関する。
近年、携帯電話など電子機器の小型化に伴い、これらの電子機器に使われる電子デバイス等にも更なる小型化が要求されている。電子デバイスの小型化を実現するためには、電子デバイスに用いられる発光素子や回路素子等の機能素子部の小型化はもちろん、この機能素子部を収容するとともに機能素子部と外部との間で電気信号を入力または出力するためのパッケージ用部材の小型化も必要である。
例えば特許文献1には、このような小型化されたパッケージ用部材を備えて構成された従来のパッケージ体の例が記載されている。図8は、特許文献1に記載のパッケージ体100の概略断面図である。
パッケージ体100は、ベース部材であるシリコン基板101と、このシリコン基板101の表面に配置された機能素子部104と、機能素子部104をシリコン基板101との間に設ける空間に収容するとともに空間内部の機能素子部104と外部との間で電気信号を入力または出力するためのパッケージ用部材102とを備えている。機能素子部104はマイクロマシン技術で形成されたアクチュエータ素子であり、シリコン基板101の図中上側の表面101Aに設けられた図示しない電気配線や電子回路と接続している。特許文献1には、パッケージ用部材102の材質として、シリコン、サファイア、ガラス等の無機材料、ガラスエポキシ、エポキシ樹脂等の有機樹脂材料、ステンレス鋼、銅等の金属材料やその他の材料を用いることができると記載されている。
パッケージ用部材102は、シリコン基板101の図中上側の表面101Aと対向する一方主面102Aおよびシリコン基板101の反対側に位置する他方主面102Bを有する本体103と、本体103の一方主面102Aの側に設けられた、機能素子部104を収容するための空間を構成する内面を備えた凹部106とを備えている。
またシリコン基板101の表面101Aには、機能素子部104と接続された電気配線(図示せず)や電子回路(図示せず)も作り込まれている。この電気配線や電子回路は、シリコン基板101の表面101Aに配置された電極131とも接続している。パッケージ用部材102には凹部106に対応する領域の外側に貫通孔112が設けられており、この貫通孔112にビア導体126が充填されている。
図8に示すようにパッケージ用部材102は、接合部130を介してシリコン基板101の電極131と接合している。接合部130では、電極131とビア導体126の一方の端部とが金バンプ127を介して接合されている。これら電極131とビア導体126と金バンプ127とは、超音波接合によって接合されている。また、接合部130の外側には、接合部130を保護するエポキシ樹脂からなる保護体132が配置されている。
特開2004−209585号公報
特許文献1のパッケージ用部材102では、貫通孔112に充填されたビア導体126を介して、上記空間内部の機能素子部104と外部との間で電気信号を入力または出力することができる構成となっている。このようなパッケージ用部材102を用いたパッケージ体100では、機能素子部104から電極131まで繋がる電気配線や電子回路を、シリコン基板101の表面101Aに形成する必要があるため、これら電気配線や電子回路の形成に多くの時間とコストが必要となり、パッケージ体100が高価になってしまう課題があった。
また特許文献1記載のパッケージ用部材102では、機能素子部104が収容される空間を構成する内面を備える凹部106に対応する領域の外側部分に、ビア導体126が充填された貫通孔112を配置しているので、図8の上側から見た際の全体の面積が比較的大きいといった課題があった。
またビア導体126が充填された貫通孔112が配置された部分(凹部106に対応する領域の外側部分)は、図8中の上下方向に沿った厚さが比較的厚い。特許文献1のパッケージ体100では、ビア導体126と接合した金バンプ127および電極131が、この比較的厚い領域に配置されているため、パッケージ体100の図8の中の上下方向に沿った厚さも比較的大きいといった課題もあった。特許文献1に記載のパッケージ用部材およびパッケージ体は、比較的大型であるとともに製造コストが高いといった課題があった。本発明はこのような課題を解決することを目的とする。
本発明は、ベース部材の表面に配置された機能素子部を前記ベース部材との間に設ける空間に収容するとともに、前記空間内部の前記機能素子部と外部との間で電気信号を入力または出力するパッケージ用部材であって、単結晶サファイアを主成分とし前記ベース部材の前記表面に当接する一方主面および前記ベース部材の反対側に位置する他方主面を有する本体と、該本体の前記一方主面側に設けられた、前記空間を構成する内面を備えた凹部と、前記本体の前記他方主面に開口した第1の開口から前記内面に開口した第2の開口まで貫通した、前記電気信号の経路となる導電体を配置するための凹部領域貫通孔とを有し、前記本体は、単結晶サファイアからなる基体部と、該基体部の表面の一部を被覆するアルミナを主成分とする多結晶体からなる被覆部とを備え、該被覆部は、前記凹部領域貫通孔の内周面の一部が位置していることを特徴とするパッケージ用部材を提供する。

また、ベース部材と、該ベース部材の表面に配置された機能素子部と、該機能素子部を前記ベース部材との間に設ける空間に収容するとともに該空間内部の前記機能素子部と外部との間で電気信号を入力または出力する請求項1〜5のいずれかに記載のパッケージ用部材と、前記電気信号の経路となる導電体とを備え、前記導電体は、前記凹部領域貫通孔に配置されるとともに前記第2の開口から一部が突出して前記機能素子部に電気的に接続していることを特徴とするパッケージ体も併せて提供する。
本発明のパッケージ用部材は、本体の一方主面側に設けられた機能素子部を収容する空間を構成する内面を備えた凹部と、本体の他方主面に開口した第1の開口から上記内面に開口した第2の開口まで貫通した、電気信号の経路となる導電体を配置するための凹部領域貫通孔とを有しているので、この凹部領域貫通孔に配置した導電体と機能素子部とを上記空間内で直接当接させることができる。このため機能素子部が配置されるベース部材の表面に電気配線や電気回路を形成する必要がなく、パッケージ体を少ない製造コストで製造することができる。また、電気信号の経路となる導電体が配置される凹部領域貫通孔が、機能素子部が収容される空間を構成する内面に開口しているので、凹部領域貫通孔を機能素子部に対応する領域に配置することができ、パッケージ用部の面積を比較的小さくすることができる。また、凹部領域貫通孔に配置した導電体と機能素子部とを上記空間内で直接当接させることができるので、パッケージ用部材とベース部材の表面との接合部分に電極や金バンプなど電気的な接合を確保するための構造を配置する必要がなくなり、パッケージ用部材の厚さも比較的小さくすることができる。また単結晶サファイアを主成分としているので、剛性が高く割れや欠け等が発生し難い。また単結晶サファイアを主成分としているので、通気性および通水性が低く、機能素子部に外気や水分が触れることを防止することができる。
また、本発明のパッケージ用部材の製造方法によれば、単結晶サファイア基板に基板貫通孔を形成した後、単結晶サファイア基板の基板貫通孔を含む領域をエッチングすることで、単結晶サフィア基板の一方主面に凹部を形成するともに凹部の内面に第2の開口を有する凹部領域貫通孔を形成するので、比較的厚さが薄い凹部に貫通孔を形成するための強度補強等の特別な処置を施すことなく凹部領域貫通孔を形成することができ、パッケージ用部材を少ない手間とコストで製造することができる。
また本発明のパッケージ体は、厚さや面積が比較的小さいパッケージ用部材を用いているので、パッケージ体全体の厚さや面積も比較的小さい。また機能素子部が配置されるベース部材の表面に電気配線や電気回路を形成する必要がないので、製造コストが低い。またパッケージ用部材の剛性が高いので、パッケージ体全体も割れや欠け等が発生し難い。またパッケージ用部材の通気性および通水性が低く、機能素子部への外気や水分の接触を良好に抑制することができるので、機能素子部の動作信頼性が高い。
本発明のパッケージ体の一実施形態について説明する図であり、(a)は概略斜視図を示し、(b)は概略断面図を示している。 図1に示すパッケージ体の一部を構成する本発明のパッケージ用部材の一実施形態について説明する図であり、(a)は概略斜視図を示し、(b)は概略断面図を示している。 本発明のパッケージ用部材の他の実施形態について説明する図であり、(a)は概略斜視図、(b)は(a)に示すA−A´で切断した場合の概略断面図を示している。 (a)〜(e)は、本発明のパッケージ用部材の製造方法の一例について説明する概略断面図である。 (a)〜(e)は、パッケージ体の製造方法の一例について説明する概略断面図である。 (a)〜(c)は、導電体を配置する工程の一例について説明する断面図である。 (a)および(b)は、本発明の変形例について説明する概略断面図である。 従来のパッケージ体の概略断面図である。
以下に、本発明の実施形態について図面を参照して説明する。図1は本発明のパッケージ体の一実施形態について説明する図であり、図1(a)は概略斜視図を示し、図1(b)は概略断面図を示している。図2は、図1に示すパッケージ体の一部を構成する本発明のパッケージ用部材の一実施形態について説明する図であり、図2(a)は概略斜視図を示し、図2(b)は概略断面図を示している。
図1に示すパッケージ体1は、ベース部材50と、ベース部材50の表面52(図1中上側の面)に配置された機能素子部51と、機能素子部51をベース部材50との間に設ける空間17に収容するとともに空間17内部の機能素子部51と外部との間で電気信号を入力または出力するパッケージ用部材10と、電気信号の経路となる導電体22とを備えている。ここで電気信号とは、機能素子部51の動作を制御するための制御データ、機能素子部51に処理させる入力データ、機能素子部51で処理された後の出力データ、および機能素子部を駆動させるための駆動電力など、電力の形で入力または出力されるものであればよく、特に限定されない。
パッケージ用部材10は、単結晶サファイアを主成分とし機能素子部51が配置されたベース部材50の表面52に当接した一方主面12およびベース部材50の反対側に位置する他方主面14を有する本体11と、本体11の一方主面12の側に設けられた、上記空間17を構成する内面18を備えた凹部16と、本体11の他方主面14に開口した第1の開口14aから内面18に開口した第2の開口18aまで貫通した、導電体22を配置するための凹部領域貫通孔20とを有している。導電体22は、凹部領域貫通孔20に配置されるとともに第2の開口18aから一部が突出して機能素子部51に電気的に接続している。単結晶サファイアを主成分とするとは、単結晶サファイア(すなわちアルミナの単結晶)が50質量%以上であることをいう。
機能素子部51は、半導体回路素子54と半導体回路素子54と電気的に接続した電極56とを有する。ベース部材50は例えばシリコン単結晶からなり、いわゆる半導体製造技術を用いてこの単結晶シリコンが加工されて、ベース部材50の表面に半導体回路素子が形成されている。
凹部領域貫通孔20の第1の開口14aの直径は約100μmであり、第2の開口18aの直径は約70μmである。第2の開口18aは、機能素子部51の電極56と対向する位置に配置されている。導電体22は下側端部を含む一部が開口18aから突出しており、開口18aから突出した導電体22の下端部が電極56と物理的かつ電気的に接合している。
本体11は、単結晶サファイアからなる基体部30と、基体部30の表面の一部を被覆するアルミナを主成分とする多結晶体からなる被覆部32とを備え、被覆部32は凹部領域貫通孔22の内周面24の一部が位置している。本実施形態では、被覆部32には内周面24の全体が位置している。本体11は、第1の開口14aの周縁部に沿って連続した、他方主面14から突出した環状突部19を備えている。被覆部32は環状突部19も含んでいる。被覆部32は、凹部領域貫通孔22の内周面24から環状突部19まで連続している。本実施形態では、アルミナを主成分とする多結晶体からなる被覆部32は、凹部領域貫通孔22の内周面24から環状突部19に至る一部分のみに配置されており、本体11の一方主面12Aは単結晶サファイアからなる基体部30の表面となっている。
凹部領域貫通孔20に充填された導電体22の図中上側の端部は、第1の開口14aから凸状に突出した凸部21を有している。凸部21は環状突部19によって囲まれた範囲内に形成されており、環状突部19によって囲まれた範囲の外には凸部21ははみ出していない。
単結晶サファイアからなる一方主面12と、シリコン単結晶からなる表面52とは、原子間力による固相接合によって接合する技術を用いて、接着剤を用いずに接合されている。例えば、一方主面12と表面52とを、真空中でイオンビームを照射することによって活性化した後に、活性化された一方主面12と表面52とを常温下で直接当接させて貼り合わせている。なお、このように固相接合によって接合する技術を用いることなく、一方主面12と表面52とを接着剤等を用いて接合してもよいが、接着剤からのアウトガスに起因する機能素子部51の動作不良等を抑制する点で、接着剤を用いずに固相接合によって接合することが好ましい。
パッケージ用部材10を用いることで、図1に示すパッケージ体のように、機能素子部51と導電体22とを空間17内で電気的に接続することが可能であり、ベース部材50やパッケージ用部材10に余分な電気配線等を設ける必要がなく、パッケージ体1を安価に作製することができる。
本実施形態のパッケージ用部材10の本体11の一方主面12から他方主面14までの距離(すなわち、図1(b)および図2(b)中の上下方向の厚さ)は約100μmであり、凹部16の一方主面12からの深さは約5μm程度である。また、パッケージ用部材10を図1(a)および図2(a)の上側から見た際の外周面の各辺の長さは、約5mm〜5cm程度である。パッケージ用部材10は、凹部領域貫通孔20が機能素子部51に対応する領域に配置されており、図1(a)および図2(a)の上側から見た際の面積が比較的小さい。またパッケージ用部材10を用いたパッケージ体1も面積が比較的小さい。またパッケージ体1は、パッケージ用部材10の一方主面12とベース部材50の上側の主面52との接合部分に電気的接続状態を確保するための電極やバンプ等が配置されていないので、図1(b)および図2(b)中の上下方向の厚さも比較的薄い。
また、単結晶サファイアは比較的強度も高いので、本体11の基体部30を単結晶サファイアで構成することで、本体11を例えば100μm程度まで薄くした場合も、パッケージ用部材10は充分な機械的強度を確保できる。パッケージ用部材10を備えて構成されたパッケージ体1は、剛性が高く衝撃が加わった場合も割れや欠け等が発生し難い。また本体11が単結晶サファイアを主成分としているので、通気性および通水性が低く、機能素子部51に外気や水分が触れることを防止することができる。なお、パッケージ用部材10の図1(b)および図2(b)中の上下方向の厚さや凹部16の深さ等の各寸法は特に限定されず、例えばパッケージ用部材10の厚さを1cm以上とし、凹部16の深さを100μm以上としてもよい。
また凹部領域貫通孔20は、第2の開口18aから第1の開口14aに近づくにつれて径が拡がっている。凹部領域貫通孔20に配置された導電体22も、第2の開口18aから第1の開口14aに近づくにつれて径が拡がっている。凹部領域貫通孔20に配置された導電体22は、第2の開口18aの側で、機能素子部51の電極56と物理的かつ電気的に接続している。導電体22は例えばAu等からなる導体であり熱伝導率も比較的高いので、導電体22は機能素子部51の回路素子54が発生する熱の伝導経路としても機能
する。導電体22は第2の開口18aから第1の開口14aに近づくにつれて径が拡がっているので、導電体22は第1の開口14a側の表面積が比較的大きくなっている。すなわちパッケージ体1では、導電体22の放熱側の面積が比較的大きくなっており、機能素子部51の回路素子54で発生した熱を空間17の外側へ効率的に排出することができる。
図3は、本発明のパッケージ用部材の他の実施形態について説明する図であり、図3(
a)は概略斜視図、図3(b)は図3(a)に示すA−A´線で切断した場合の概略断面図
を示している。図3では図1および図2に示す実施形態と同様の構成については図1と同じ符号で示している。図3に示すパッケージ用部材2では、本体11は凹部16および凹部領域貫通孔20を複数備えている。パッケージ用部材2は、いわゆる半導体製造工程等を施すのに適した形状を持つ単結晶サファイアウエハが加工されて製造されており、本体11の一方主面12に複数の凹部16が形成されるとともに、各凹部16に凹部領域貫通孔20が配置されている。図3に示す実施形態でも、単結晶サファイアからなる基体部30と、基体部30の表面の一部を被覆するアルミナを主成分とする多結晶体からなる被覆部32とを備えるとともに、第1の開口14aの周縁部に沿って連続した、他方主面14から突出した環状突部19を備えている。例えばシリコン単結晶からなるベースウエハ50(図3では図示せず)の表面に、公知の半導体製造工程によって複数の機能素子部51(図3では図示せず)を形成した後、機能素子部51が形成されたベースウエハ50の表面に図3に示す第2の実施形態のパッケージ用部材2の一方主面12を接合してその後に導電体22(図3では図示せず)を形成し、機能素子部51を含む領域毎に複数に切り分けることで、図1に示すパッケージ体1を複数作製することができる。図3に示す第2の実施形態のパッケージ用部材は、このようないわゆるウエハレベルパッケージングに好適に用いることができる。図3に示すパッケージ用部材2を用いて、図1に示すパッケージ体1を複数作製する工程については、以下に詳しく記載する。
図4は本発明のパッケージ用部材の製造方法の一例について説明する概略断面図であり、図5はパッケージ体の製造方法の一例について説明する概略断面図である。図4および図5は、図1〜図3に示す各実施形態と同様の構成については図1〜図3に示す符号と同じ符号で示している。
まず図4(a)に示すように、ベース部材50の表面と当接する一方主面12を有する単結晶サファイア基板60を準備する。次に図4(b)に示すように、単結晶サファイア基板60の一方主面12およびベース部材50の反対側に位置する他方主面14に開口を有し単結晶サファイア基板60を貫通する基板貫通孔62を形成する。基板貫通孔62は、例えば短パルスレーザーの照射によって形成すればよい。例えばスポット系が0.1mm、パルス幅が0.2ms以下のYAGレーザーを他方主面14から連続照射することで、基板貫通孔62を形成することができる。他方主面14の側から短パルスレーザーを照射して基板貫通孔62を形成することで、一方主面12から他方主面14に近づくにつれて径が拡がった形状の基板貫通孔62を容易に形成することができる。
また、基板貫通孔62の内周面は、単結晶サファイアが単パルスレーザーによって一度溶融した後に比較的短時間で降温して固化することで形成された、アルミナを主成分とする多結晶体が現れた状態となっている。また、溶融したサファイアの一部が他方主面14の側に溢れ出ることで、基板貫通孔62の他方主面14側の開口14aの周縁部に沿って連続した、他方主面14から突出した環状突部19が形成される。この環状突部19もアルミナを主成分とする多結晶体からなる。このように基板貫通孔62をレーザーによって形成することで、アルミナを主成分とする多結晶体からなる被覆部32が形成される。被覆部32は基板貫通孔62の内周面が位置するとともに、環状突部19を含む。単結晶サファイアが一度溶融した後に比較的短時間で降温して固化することで形成された、アルミ
ナを主成分とする多結晶体からなる被覆部32は複数の結晶粒の集合体であり、表面全体に微細な凹凸が形成されている。
次に図4(c)〜(e)に示すように、単結晶サファイア基板60の基板貫通孔62を含む領域を、一方主面12の側から他方主面14に向かってエッチングすることで、機能素子部を収容する空間17を構成する内面18を備えた凹部16を一方主面12側に形成するとともに、他方主面14に開口した第1の開口14aから凹部16の内面18に開口した第2の開口18aまで貫通した、電気信号の経路となる導電体22を配置するための凹部領域貫通孔20を形成する。
具体的には、図4(c)に示すように、単結晶サファイア基板60の一方主面12にパターニングされたレジスト膜72を形成する。例えば一方主面12にフィルムレジストを貼り付けた後、このフィルムレジストを露光した後に現像して、所定部分が開口したレジスト膜72を形成する。その後、図4(d)に示すように、例えば公知のRIEドライエッチング装置を用いて、第1主面12の側から単結晶サファイア基板60を例えば5μm程度エッチングして複数の凹部16を形成する。これにより、他方主面14に開口した第1の開口14aから凹部16の内面18に開口した第2の開口18aまで貫通した凹部領域貫通孔20も形成される。その後、図4(e)に示すように、レジスト膜72を除去する。このように単結晶サファイア基板60に基板貫通孔62を形成した後、単結晶サファイア基板60の基板貫通孔62を含む領域をエッチングすることで、単結晶サフィア基板60の一方主面12に凹部16を形成するとともに凹部16の内面18に第2の開口18aを有する凹部領域貫通孔20を形成することで、比較的厚さが薄い凹部16に対応する領域に貫通孔を形成するための強度補強等の特別な処置を施すことなく凹部領域貫通孔20を形成することができ、パッケージ用部材2を少ない手間とコストで製造することができる。
図4(e)までの工程で、図3に示す実施形態のパッケージ用部材2が作製される。図4(e)に示す状態の後、例えばいわゆるダイシングによって、パッケージ用部材2を複数の領域に分割することで、例えば図2に示す実施形態のパッケージ用部材1を複数作製することができる。
以降、図4(e)に示す工程までで得られた図3に示す実施形態のパッケージ用部材2を用いて、図1に示すパッケージ体1を複数作製する工程について説明する。
まず、図5(a)に示すように、上面52に複数の機能素子部51が配置されたベース部材50を準備する。ベース部材50はいわゆるシリコン単結晶ウエハであり、厚み(図5中の上下方向の厚み)は250μmとなっている。公知の半導体製造技術によってこのベース部材50の上面52が加工されて、回路素子54および電極56を有する機能素子部51が複数形成されている。
次に、図4(e)までの工程で得られたパッケージ用部材2を用意し、図5(b)に示すように、パッケージ用部材2の一方主面12とベース用部材50の上面52とを接合する。接合には、上述の固相接合によって接合する技術を用いればよい。
次に、図5(c)に示すように、パッケージ用部材2の凹部領域貫通孔20に導電体22を配置する。導電体22は、例えば公知のボンディング技術を用いて凹部領域貫通孔20に配置することができる。
図6(a)〜(c)は、導電体22を配置する工程の一例について説明する断面図である。導電体22は、公知のボンディングマシンを用いて凹部領域貫通孔20内に配置する
ことができる。まず図6(a)に示すように、キャピラリ42に保持された例えば直径30μmのワイヤ44を、第1の開口14aから第2の開口18aに向けて凹部領域貫通孔20に通し入れて、機能素子部51の電極56にワイヤ44を当接させる。その後、図6(b)に示すように、公知の超音波併用による熱圧着ワイヤボンディング手法により、ワイヤ44の先端部分を電極56に押し付けて変形させながら、ワイヤ44の先端部分と電極56とを接合する。この際、ワイヤ44の先端が変形して凹部貫通孔20全体に充填されるように拡がる。この後、キャピラリ42の上部にあるクランパ(図示せず)でワイヤ44を挟み引っ張り上げて、凹部貫通孔20に充填された部分を残してワイヤ44を切断することで、図6(c)に示すような、凸部21を有する導電体22が形成される。導電体22の形成の際、このようにワイヤ44の先端を一部溶融して変形させながらワイヤ44を電極56に接合することで、凹部領域貫通孔20内にワイヤ44をしっかりと充填させることができる。
パッケージ用部材2は第1の開口14aの周縁部に沿って連続した環状突部19を備えているので、溶融して変形したワイヤ44はこの環状突部19によって堰き止められ、溶融したワイヤ44が他方主面14に必要以上に拡がり難い。また、アルミナを主成分とする多結晶体からなる被覆部32は、凹部領域貫通孔20の内周面24と環状突部19とを含んでいる。アルミナを主成分とする多結晶体は、単結晶サファイアに比べて溶融した金属との濡れ性がより高いことを本発明者は確認している。導電体22を形成する際、溶融したワイヤ44は内周面24および環状突部19にまず接触するので、溶融したワイヤ44はこの内周面24および環状突部19から外側には濡れ拡がり難く、溶融したワイヤ44が他方主面14に必要以上に拡がってしまうことがより確実に抑制されている。また、アルミナを主成分とする多結晶体からなる被覆部32は、複数の結晶粒の集合体であり、表面全体に微細な凹凸が形成されており、導電体22がこの凹凸に食い込むように形成されているので、導電体22とパッケージ用部材2とが比較的強固に接合されている。なお導電体22を配置する手法は、例えばスキージ等を用いて金属ペーストを凹部貫通孔20に充填させる公知の手法を用いてもよく、特に限定されない。
次に、ベース部材50の図中下側の面を研磨して厚みを薄くする。例えば図5(c)に示す状態の集合体を公知の研磨装置に設置し、ベース部材50の図中下側の面を研磨して、ベース部材50の厚みを250μmから約150μmとする(図5(c)を参照)。単結晶サファイアを主成分とする本体11を有するパッケージ用部材2は、厚さ100μmでも研磨に耐えられる充分な剛性を有しており、このパッケージ用部材2がベース部材10を支持することで、ベース部材50の厚みを150μm程度またはそれ以下の厚さまで薄くすることができる。
その後、例えば図5(e)に示すように、ダイシング技術を用いて回路素子54を含む領域毎に切り分けて、図1に示すようなパッケージ体1を複数得ることができる。このような工程を経ることで、比較的薄くコンパクトなパッケージ体1を少ない手間とコストで大量に作製することができる。
なお、本発明は前述した実施形態に限定されるものではない。図7(a)および(b)は、本発明の変形例について説明する概略断面図である。例えば図7(a)に示すように、凹部16の内面18が曲面であってもよい。例えば図5(d)に示すエッチングの際に、ウエットエッチングを用いた等方性エッチングを行なった場合など内面18が曲面となる場合があるが、内面18がこのように曲面となってもよい。また、図7(b)に示すように、第2の開口18aから第1の開口14aまで凹部領域貫通孔20の径が一様であってもよく、また被覆部32を有していなくともよい。例えば図4(b)に示す基板貫通孔62の形成の際、レーザーを用いずにドリル等を用いた機械加工を行なった場合など、図7(b)に示すような、第2の開口18aから第1の開口14aまで凹部領域貫通孔20の径が一様な凹部領域貫通孔20を形成することができ、かつ被覆部32が形成されていない基体11を得ることができる。また例えば、ベース部材50の材質や機能素子部の種類等も特に限定されない。例えばベース部材としてGaN基板を用い、機能素子部としてLED発光素子を用いてもよい。サファイアからなるパッケージ用部材10は光透過性が高いので、機能素子部をLED発光素子とした場合は、このLED発光素子からの発光を少ない光損失で、広い範囲にわたって効率的に出射することができる。またサファイアは熱伝導性も優れているので、LED発光素子から発した熱を効率的にパッケージ体1の外側に放熱することができる。
以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組合せ等が可能である。
1 パッケージ体
2、10 パッケージ用部材
11 本体
12 一方主面
14 他方主面
14a 第1の開口
16 凹部
18 内面
18a 第2の開口
19 環状突部
20 凹部領域貫通孔
21 凸部
22 導電体
24 内周面
30 基体部
32 被覆部
42 キャピラリ
44 ワイヤ
50 ベース部材
51 機能素子部
52 表面
54 半導体回路素子
56 電極
60 単結晶サファイア基板
62 基板貫通孔
72 レジスト膜

Claims (6)

  1. ベース部材の表面に配置された機能素子部を前記ベース部材との間に設ける空間に収容するとともに、前記空間内部の前記機能素子部と外部との間で電気信号を入力または出力するパッケージ用部材であって、
    単結晶サファイアを主成分とし前記ベース部材の前記表面に当接する一方主面および前記ベース部材の反対側に位置する他方主面を有する本体と、
    該本体の前記一方主面側に設けられた、前記空間を構成する内面を備えた凹部と、
    前記本体の前記他方主面に開口した第1の開口から前記内面に開口した第2の開口まで貫通した、前記電気信号の経路となる導電体を配置するための凹部領域貫通孔とを有し、
    前記本体は、単結晶サファイアからなる基体部と、該基体部の表面の一部を被覆するアルミナを主成分とする多結晶体からなる被覆部とを備え、
    該被覆部は、前記凹部領域貫通孔の内周面の一部が位置していることを特徴とするパッケージ用部材。
  2. 前記本体は、前記第1の開口の周縁に沿って連続した、前記他方主面から突出した環状突部を備えていることを特徴とする請求項1記載のパッケージ用部材。
  3. 前記本体は、単結晶サファイアからなる基体部と、該基体部の表面の一部を被覆するアルミナを主成分とする多結晶体からなる被覆部とを備え、
    該被覆部は、前記環状突部を含むことを特徴とする請求項2に記載のパッケージ用部材。
  4. 前記凹部領域貫通孔は、前記第2の開口から前記第1の開口に近づくにつれて径が広がっていることを特徴とする請求項1〜3のいずれかに記載のパッケージ用部材。
  5. 前記本体は、前記凹部および前記凹部領域貫通孔を複数備えていることを特徴とする請求項1〜4のいずれかに記載のパッケージ用部材。
  6. ベース部材と、該ベース部材の表面に配置された機能素子部と、該機能素子部を前記ベース部材との間に設ける空間に収容するとともに該空間内部の前記機能素子部と外部との間で電気信号を入力または出力する請求項1〜5のいずれかに記載のパッケージ用部材と、前記電気信号の経路となる導電体とを備え、
    前記導電体は、前記凹部領域貫通孔に配置されるとともに前記第2の開口から一部が突出して前記機能素子部に電気的に接続していることを特徴とするパッケージ体。
JP2013029834A 2013-02-19 2013-02-19 パッケージ用部材、およびパッケージ体 Active JP6166057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013029834A JP6166057B2 (ja) 2013-02-19 2013-02-19 パッケージ用部材、およびパッケージ体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029834A JP6166057B2 (ja) 2013-02-19 2013-02-19 パッケージ用部材、およびパッケージ体

Publications (2)

Publication Number Publication Date
JP2014160706A JP2014160706A (ja) 2014-09-04
JP6166057B2 true JP6166057B2 (ja) 2017-07-19

Family

ID=51612210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029834A Active JP6166057B2 (ja) 2013-02-19 2013-02-19 パッケージ用部材、およびパッケージ体

Country Status (1)

Country Link
JP (1) JP6166057B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084936A1 (ja) * 2014-11-28 2016-06-02 京セラ株式会社 Sawデバイスおよびsawデバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031861A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
JP2007307599A (ja) * 2006-05-20 2007-11-29 Sumitomo Electric Ind Ltd スルーホール成形体およびレーザー加工方法
JP2008060382A (ja) * 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
US8211751B2 (en) * 2007-12-25 2012-07-03 Fujikura Ltd. Semiconductor device and method of manufacturing the same
JP2010283124A (ja) * 2009-06-04 2010-12-16 Disco Abrasive Syst Ltd 発光ダイオード

Also Published As

Publication number Publication date
JP2014160706A (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP4528100B2 (ja) 半導体装置及びその製造方法
JP2014207430A (ja) 半導体装置
JP6470311B2 (ja) Sawデバイスおよびsawデバイスの製造方法
US9476949B2 (en) Semiconductor device provided with direction sensor elements
JP4828261B2 (ja) 半導体装置及びその製造方法
JPWO2014128796A1 (ja) 半導体装置
JP2010287726A (ja) 半導体装置
JP6166057B2 (ja) パッケージ用部材、およびパッケージ体
JP2008288327A (ja) 半導体装置及びその製造方法
KR101445766B1 (ko) 반도체 패키지 및 그 제조 방법
CN106684119B (zh) 一种芯片封装结构及其制备方法
JP2008277954A (ja) パッケージデバイス
JP4466497B2 (ja) センサモジュール
JP6864440B2 (ja) 半導体装置
JP5072555B2 (ja) 電子素子パッケージ
JP2010147348A (ja) 電子部品及びその製造方法
JP2009200771A (ja) 圧電デバイス
JP2007042702A (ja) 半導体装置
JP2004207291A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2022186234A (ja) 半導体装置およびその製造方法
US20040164384A1 (en) Surface excited device package including a substrate having a vibration-permitted cavity
JP2020129678A (ja) 半導体装置
JP5825854B2 (ja) 半導体装置
JP4423162B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170622

R150 Certificate of patent or registration of utility model

Ref document number: 6166057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150