CN117790316A - 一种mosfet器件及其制备方法 - Google Patents
一种mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN117790316A CN117790316A CN202311872580.9A CN202311872580A CN117790316A CN 117790316 A CN117790316 A CN 117790316A CN 202311872580 A CN202311872580 A CN 202311872580A CN 117790316 A CN117790316 A CN 117790316A
- Authority
- CN
- China
- Prior art keywords
- terminal
- layer
- substrate
- trench
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052796 boron Inorganic materials 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- -1 boron ions Chemical class 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000011282 treatment Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MOSFET器件及其制备方法,该制备方法包括:将衬底上终端区的HM层进行图案化刻蚀处理,以去除对应于终端沟槽区域的HM层;对终端区中去除HM层之后的位置刻蚀形成延伸至衬底内部的终端沟槽;对终端沟槽进行硼离子的注入;利用正性光刻胶对终端沟槽进行掩膜处理,并对衬底上的cell区刻蚀形成延伸至衬底内部的cell区沟槽。本申请中先制备形成终端沟槽,并在对终端沟槽中完成离子注入等加工过程之后,再加工形成cell区沟槽,由此在对终端沟槽进行离子注入过程中,无需对cell区沟槽进行各种复杂的掩膜处理,简化整个MOSFET器件的制备工艺,进而降低制备成本。
Description
技术领域
本发明涉及MOSFET器件领域,特别是涉及一种MOSFET器件及其制备方法。
背景技术
在高压沟槽型MOSFET器件的制备过程中,需要在cell区和终端区分别形成沟槽结构,但在形成沟槽结构之后,针对两个不同区域的沟槽结构需要进行的进一步地加工并不相同。在高压沟槽型MOSFET器件的制备过程中,需要在终端区的沟槽结构进行底部离子注入,以便提升mosfet终端耐压;这也就需要在对终端区的沟槽结构进行离子注入过程中,对cell区的沟槽结构采用正性光刻胶和负性光刻胶反复进行多次掩膜处理,程序复杂,在一定程度上导致整个MOSFET器件的工艺复杂,制备成本高。
发明内容
本发明的目的是提供一种MOSFET器件及其制备方法,能够在一定程度上简化MOSFET器件的制备工艺过程,并降低制备成本。
为解决上述技术问题,本发明提供一种MOSFET器件的制备方法,包括:
将衬底上终端区的HM层进行图案化刻蚀处理,以去除对应于终端沟槽区域的所述HM层;
对所述终端区中去除所述HM层之后的位置刻蚀形成延伸至所述衬底内部的终端沟槽;
对所述终端沟槽进行硼离子的注入;
利用正性光刻胶对所述终端沟槽进行掩膜处理,并对所述衬底上的cell区刻蚀形成延伸至衬底内部的cell区沟槽。
在本申请的一种可选地实施例中,所述终端沟槽的深度不等于所述cell区沟槽的深度。
在本申请的一种可选地实施例中,在对所述终端沟槽进行硼离子的注入之后,还包括:
在注入所述硼离子之后的所述终端沟槽的槽壁形成第一设定厚度的第一FOX层,再执行利用光刻胶对所述终端沟槽进行掩膜处理的操作;
在对所述衬底上的cell区刻蚀形成延伸至衬底内部的cell区沟槽之后,还包括:
在所述cell区沟槽的槽壁上形成第二设定厚度的第二FOX层;
其中,所述第一设定厚度不等于所述第二设定厚度。
在本申请的一种可选地实施例中,对所述终端沟槽进行硼离子的注入,包括:
在所述终端沟槽的槽壁上形成牺牲氧化层;
对所述终端沟槽中注入硼离子并进行热推进,激活注入的所述硼离子;
去除所述终端沟槽的槽壁上的所述牺牲氧化层。
在本申请的一种可选地实施例中,对所述终端区中去除所述HM层之后的位置刻蚀形成延伸至所述衬底内部的终端沟槽,包括:
在对所述cell区进行硬掩模的条件下,在所述终端区刻蚀形成所述终端沟槽。
一种MOSFET器件,所述MOSFET器件通过如上任一项所述的MOSFET器件的制备方法制备形成;所述所述MOSFET器件包括:
衬底;
设置在所述衬底上的HM层;
设置在所述衬底上的cell区,贯穿所述HM层且延伸至所述衬底内部的cell区沟槽;
设置在所述衬底上的终端区,贯穿所述HM层且延伸至所述衬底内部的终端沟槽;其中,所述终端沟槽的槽底部位注入有硼离子。
在本申请的一种可选地实施例中,所述cell区沟槽的深度不等于所述终端沟槽的深度。
在本申请的一种可选地实施例中,所述cell区沟槽的槽壁上设置有第二FOX层;所述终端沟槽的槽壁上设置有第一FOX层;所述第一FOX层的厚度不等于所述第二FOX层的厚度。
本发明所提供的一种MOSFET器件及其制备方法,该制备方法包括:将衬底上终端区的HM层进行图案化刻蚀处理,以去除对应于终端沟槽区域的HM层;对终端区中去除HM层之后的位置刻蚀形成延伸至衬底内部的终端沟槽;对终端沟槽进行硼离子的注入;利用正性光刻胶对终端沟槽进行掩膜处理,并对衬底上的cell区刻蚀形成延伸至衬底内部的cell区沟槽。
本申请中在制备MOSFET器件中的终端沟槽和cell区沟槽的过程中,区别于目前常规制备过程中将两个不同区域的沟槽同步制备,而是先制备形成终端沟槽,并在对终端沟槽中完成离子注入等加工过程之后,再加工形成cell区沟槽,由此使得在对终端沟槽进行离子注入过程中,无需特别针对cell区沟槽进行各种复杂的掩膜处理,不仅仅简化整个MOSFET器件的制备工艺,还在很大程度上简化整个制备过程中所需要进行的各种复杂的掩膜过程,进而降低制备成本。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种MOSFET器件的制备方法的流程示意图。
具体实施方式
在目前常规制备MOSFET器件中,对cell区和终端区的沟槽结构均是一次性同步加工形成的,由此避免沟槽结构的二次加工。但在对终端区的沟槽进行离子注入的过程中,需要cell区数量较多的沟槽结构采用正性光刻胶掩膜和负性光刻胶掩膜反复进行多次各种不同的掩膜处理;而正性光刻胶掩膜和负性光刻胶掩膜需要采用不同的光胶掩膜设备来完成,增加工艺复杂度,且负性光刻胶掩膜对掩膜设备成本更高,进而导致整个MOSFET器件加工工艺复杂且成本高。
为此,本申请中提供了一种能够简化MOSFET器件的制备过程,并降低制备成本的技术方案。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,图1为本申请实施例提供的一种MOSFET器件的制备方法的流程示意图。
在本申请的一种具体实施例中,该MOSFET器件的制备方法可以包括:
S11:将衬底上终端区的HM层进行图案化刻蚀处理,以去除对应于终端沟槽区域的HM层。
如图1所示,在实际加工MOSFET器件时,基于不同区域所要形成的功能结构不同,将衬底1划分为cell区(元胞区)和终端区两个不同的区域。在衬底1表面上设置有一层HM层2,该HM层2具体是二氧化硅层和氮化硅层交替设置形成的结构层,对此本实施例中不过多说明。
无论是在加工形成终端区的沟槽结构还是形成cell区的沟槽结构之前,都需要先将需要加工形成沟槽结构的区域的HM层2去除。
在去除特定位置区域的HM层2过程中可以采用正性光刻胶3曝光的方式去除;相应地,在形成终端区的沟槽结构之前,也即可以在HM层2的表面设置一层正性光刻胶3,并按照终端沟槽4分布的区域确定刻蚀图案,进而对需要设置终端沟槽4区域的HM层2刻蚀去除。
S12:对终端区中去除HM层之后的位置刻蚀形成延伸至衬底内部的终端沟槽。
在对终端区刻蚀形成终端凹槽的过程中,可以直接采用硬掩模的方式对cell区进行掩膜,进而仅仅只在终端区加工形成终端沟槽4。
S13:对终端沟槽进行硼离子的注入。
可以理解的是,在对终端沟槽4中注入硼离子的过程中,因为cell区尚未形成沟槽结构,由此cell区的HM层2也在一定程度上充当了避免硼离子注入到衬底1中的掩膜结构。也即是说本实施例中在对终端沟槽4中注入硼离子的过程中,无需对cell区进行任何特殊掩膜处理即可直接向终端沟槽4中注入硼离子。
而在常规制备MOSFET器件中,因为cell区的沟槽结构和终端沟槽4是同步制备形成的,在对终端沟槽4进行硼离子注入的过程中,就需要采用负胶对cell区的沟槽结构进行填充掩膜,并且相对于正胶掩膜而言,负胶掩膜的设备使用成本更高,这显然在很大程度上增大负胶掩膜的工艺成本。并且在完成终端沟槽4中的硼离子注入之后,还需要将整个cell区包括cell区的沟槽在内的所有负胶去除;而如图1所示,在MOSFET器件中cell区的覆盖面积要比终端区的覆盖面积大的多,且最终需要形成的沟槽结构的数量也比终端区的终端沟槽4数量要更多,这也就使得去除cell区的负胶的工艺过程更为繁琐。
由此可见,本实施例中因为在对终端沟槽4中注入硼离子时,衬底1上并未形成cell区的沟槽结构,从而可以在很大程度上简化整个加工工艺过程,并且免去负胶掩膜,进而极大的降低了整个制备过程所需的设备成本。
此外,在一种可选地实施例中,在对终端沟槽4中注入硼离子的过程中,还可以进一步地包括:
在终端沟槽4的槽壁上形成牺牲氧化层;
对终端沟槽4中注入硼离子并进行热推进,激活注入的硼离子;
去除终端沟槽4的槽壁上的牺牲氧化层。
本实施例中在向终端沟槽4内注入硼离子之前,先在终端沟槽4的槽壁上形成一层牺牲氧化层,一方面可以在一定程度上避免后续注入硼离子的过程中,对终端沟槽4的槽壁造成损伤,另一方面也可以对加工形成终端沟槽4过程中对终端沟槽4的槽壁造成的损伤进行修复。
S14:利用正性光刻胶对终端沟槽进行掩膜处理,并对衬底上的cell区刻蚀形成延伸至衬底内部的cell区沟槽。
在完成对终端沟槽4的加工处理之后即可进一步地对cell区进行cell区沟槽5的加工。可以理解的是,在加工形成cell区沟槽5的过程中,也同样需要对终端区的终端沟槽4进行掩膜处理。但和常规技术中对cell区的沟槽结构掩膜不同的是,本实施例中对终端沟槽4仅仅采用正性光刻胶3掩膜即可,由此并不会在很大程度上增大制备MOSFET器件的成本;并且即便需要后续去除该终端区的正性光刻胶3,也仅仅只需要去除较小覆盖面的正性光刻胶3,不至于过多的增加加工工艺的复杂度。
和加工形成终端沟槽4的过程类似,在加工形成cell区沟槽5的过程中,也同样需要对cell区的HM层2表面先设置一层正性光刻胶3,当然此时正性光刻胶3可以同时覆盖整个终端区包括覆盖填充终端沟槽4。在此基础上,再进一步地对cell区需要加工形成cell区沟槽5的位置的HM层2对应的正性光刻胶3进行曝光,进而实现cell区的HM层2的图案化刻蚀处理;由此即可进一步地将cell区上去除HM层2的位置加工形成cell区沟槽5。
需要说明的是,在常规加工形成终端沟槽4和cell区沟槽5的过程中,因为终端沟槽4和cell区沟槽5是同步加工形成的,因此加工形成的两种沟槽结构的深度和宽度等尺寸均是相同的。但在实际应用中,基于MOSFET器件的应用场景不同,往往对cell区沟槽5和终端沟槽4存在不同的深度尺寸的需求,显然在常规制备MOSFET器件的工艺中并不能满足这一需求。
而本实施例中的cell区沟槽5和终端沟槽4并非同步加工形成的,由此在分别加工形成终端沟槽4和cell区沟槽5的过程中,可以分别加工形成不同深度尺寸的沟槽,也即是说最终形成的终端沟槽4和cell区沟槽5的沟槽深度并不相同。对于终端沟槽4和cell区沟槽5之间的深度差异,可以基于实际应用需求而设定,对此本实施例中不做具体限制。
在此基础上,无论是完成离子注入的终端沟槽4,还是cell区沟槽5,在槽壁表面上均需要形成一层FOX层(氧化硅层)。在实际应用中可以在加工形成cell沟槽之后,同步在cell区沟槽5和终端沟槽4中形成厚度相同的FOX层。但在本申请中的另一可选地实施例中,对于终端沟槽4,可以在注入硼离子之后的终端沟槽4的槽壁形成第一设定厚度的第一FOX层41;
而对于cell区沟槽5而言,则是在形成cell区沟槽5后,再在cell区沟槽5的槽壁上形成第二设定厚度的第二FOX层42。
和上述cell区沟槽5和在终端沟槽4的厚度可以并不相同类似,本实施例中cell区沟槽5的槽壁上FOX层的厚度同样也可以和终端沟槽4的槽壁上FOX层的厚度并不相同,也即是说第一设定厚度和第二设定厚度并不相同。由此在实际应用中即可根据实际的应用需求,将两种沟槽结构的槽壁上形成不同厚度的FOX层。
综上所述,本申请中在制备MOSFET器件中的终端沟槽和cell区沟槽的过程中,区别于目前常规制备过程中将两个不同区域的沟槽同步制备,而是先制备形成终端沟槽,并在对终端沟槽中完成离子注入等加工过程之后,再加工形成cell区沟槽,由此使得在对终端沟槽进行离子注入过程中,无需特别针对cell区沟槽进行各种复杂的掩膜处理,不仅仅简化整个MOSFET器件的制备工艺,还在很大程度上简化整个制备过程中所需要进行的各种复杂的掩膜过程,进而降低制备成本。
基于上述任意实施例,在本申请还进一步地提供了一种MOSFET器件的实施例,该MOSFET器件具体为按照上述任一项所述的MOSFET器件的制备方法制备形成的器件。该MOSFET器件具体可以包括:
衬底1;
设置在衬底1上的HM层2;
设置在衬底1上的cell区,贯穿HM层2且延伸至衬底1内部的cell区沟槽5;
设置在衬底1上的终端区,贯穿HM层2且延伸至衬底1内部的终端沟槽4;其中,终端沟槽4的槽底部位注入有硼离子。
在本申请的一种可选地实施例中,cell区沟槽5的深度不等于终端沟槽4的深度。
在本申请的一种可选地实施例中,cell区沟槽5的槽壁上设置有第二FOX层51;终端沟槽4的槽壁上设置有第一FOX层41;第一FOX层41的厚度不等于第二FOX层51的厚度。
本申请中按照上述MOSFET器件的制备方法的实施例制备形成MOSFET器件,能够在一定程度上简化MOSFET器件制备的工艺过程并在一定程度上降低MOSFET器件的制备成本。
可选地,因为本实施例中的cell区沟槽5和终端沟槽4并不是同步制备的,由此可以基于实际应用场景的应用需求不同,制备形成不同深度的cell区沟槽5和终端沟槽4,从而在一定程度上更好的满足MOSFET器件的实际应用需求。当然,本实施例中也并不排除cell区沟槽5和终端沟槽4的深度相同的实施例,具体可以基于实际应用需求而设定。
在另一可选地实施例中,设置在cell区沟槽5的槽壁上的第二FOX层51和设置在终端沟槽4的槽壁上的第一FOX层41同样可以根据具体的应用场景不同而厚度不同,以满足MOSFET器件的实际应用需求。可以理解的是,该第一FOX层41和第二FOX层51也可以是厚度相同的FOX层,具体可以基于实际应用需求设定,对此本申请中不做具体限制。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外,本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明,以免过多赘述。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (8)
1.一种MOSFET器件的制备方法,其特征在于,包括:
将衬底上终端区的HM层进行图案化刻蚀处理,以去除对应于终端沟槽区域的所述HM层;
对所述终端区中去除所述HM层之后的位置刻蚀形成延伸至所述衬底内部的终端沟槽;
对所述终端沟槽进行硼离子的注入;
利用正性光刻胶对所述终端沟槽进行掩膜处理,并对所述衬底上的cell区刻蚀形成延伸至衬底内部的cell区沟槽。
2.如权利要求1所述的MOSFET器件的制备方法,其特征在于,所述终端沟槽的深度不等于所述cell区沟槽的深度。
3.如权利要求1所述的MOSFET器件的制备方法,其特征在于,在对所述终端沟槽进行硼离子的注入之后,还包括:
在注入所述硼离子之后的所述终端沟槽的槽壁形成第一设定厚度的第一FOX层,再执行利用光刻胶对所述终端沟槽进行掩膜处理的操作;
在对所述衬底上的cell区刻蚀形成延伸至衬底内部的cell区沟槽之后,还包括:
在所述cell区沟槽的槽壁上形成第二设定厚度的第二FOX层;
其中,所述第一设定厚度不等于所述第二设定厚度。
4.如权利要求1所述的MOSFET器件的制备方法,其特征在于,对所述终端沟槽进行硼离子的注入,包括:
在所述终端沟槽的槽壁上形成牺牲氧化层;
对所述终端沟槽中注入硼离子并进行热推进,激活注入的所述硼离子;
去除所述终端沟槽的槽壁上的所述牺牲氧化层。
5.如权利要求1所述的MOSFET器件的制备方法,其特征在于,对所述终端区中去除所述HM层之后的位置刻蚀形成延伸至所述衬底内部的终端沟槽,包括:
在对所述cell区进行硬掩模的条件下,在所述终端区刻蚀形成所述终端沟槽。
6.一种MOSFET器件,其特征在于,所述MOSFET器件通过如权利要求1至5任一项所述的MOSFET器件的制备方法制备形成;所述MOSFET器件包括:
衬底;
设置在所述衬底上的HM层;
设置在所述衬底上的cell区,贯穿所述HM层且延伸至所述衬底内部的cell区沟槽;
设置在所述衬底上的终端区,贯穿所述HM层且延伸至所述衬底内部的终端沟槽;其中,所述终端沟槽的槽底部位注入有硼离子。
7.如权利要求6所述的MOSFET器件,其特征在于,所述cell区沟槽的深度不等于所述终端沟槽的深度。
8.如权利要求6所述的MOSFET器件,其特征在于,所述cell区沟槽的槽壁上设置有第二FOX层;所述终端沟槽的槽壁上设置有第一FOX层;所述第一FOX层的厚度不等于所述第二FOX层的厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311872580.9A CN117790316A (zh) | 2023-12-29 | 2023-12-29 | 一种mosfet器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311872580.9A CN117790316A (zh) | 2023-12-29 | 2023-12-29 | 一种mosfet器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117790316A true CN117790316A (zh) | 2024-03-29 |
Family
ID=90390835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311872580.9A Pending CN117790316A (zh) | 2023-12-29 | 2023-12-29 | 一种mosfet器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117790316A (zh) |
-
2023
- 2023-12-29 CN CN202311872580.9A patent/CN117790316A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6969686B2 (en) | Memory device having isolation trenches with different depths and the method for making the same | |
KR20000004553A (ko) | 반도체 소자의 소자분리방법 | |
KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
CN111599820B (zh) | 半导体工艺和半导体结构 | |
US20050037594A1 (en) | [method of doping sidewall of isolation trench] | |
CN117790316A (zh) | 一种mosfet器件及其制备方法 | |
CN114613667B (zh) | 一种半导体结构的制备方法 | |
KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
KR20030002709A (ko) | 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법 | |
KR100319631B1 (ko) | 반도체소자의 분리영역 형성방법 | |
KR100493012B1 (ko) | 트렌치 소자분리 방법 | |
KR100980260B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
KR100348305B1 (ko) | 반도체소자의 격리막 형성방법 | |
KR20040070828A (ko) | 소자 분리막 형성 방법과 이를 이용한 게이트 전극 형성방법 | |
CN115881619A (zh) | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 | |
KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
JP2004507110A (ja) | 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 | |
KR100588779B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN110739273A (zh) | 超薄栅极cmos器件的制造方法 | |
KR20010082901A (ko) | 반도체소자의 격리막 형성방법 | |
CN115910912A (zh) | 浅沟槽隔离结构的制备方法及浅沟槽隔离结构 | |
KR20000003647A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
KR100842507B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
KR950008247B1 (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |