CN115881619A - 浅沟槽隔离结构的制备方法及半导体结构的制备方法 - Google Patents
浅沟槽隔离结构的制备方法及半导体结构的制备方法 Download PDFInfo
- Publication number
- CN115881619A CN115881619A CN202211415178.3A CN202211415178A CN115881619A CN 115881619 A CN115881619 A CN 115881619A CN 202211415178 A CN202211415178 A CN 202211415178A CN 115881619 A CN115881619 A CN 115881619A
- Authority
- CN
- China
- Prior art keywords
- layer
- shallow trench
- trench isolation
- substrate
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 186
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims description 66
- 238000011049 filling Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000003475 lamination Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
本申请涉及一种浅沟槽隔离结构的制备方法及半导体结构的制备方法。浅沟槽隔离结构的制备方法包括：提供基底；于所述基底内形成初始浅沟槽隔离结构，所述初始浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区；于所述初始浅沟槽隔离结构的上表面和侧壁以及所述基底的上表面形成牺牲层；去除所述牺牲层，以得到浅沟槽隔离结构。通过在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面形成牺牲层，以对初始浅沟槽隔离结构进行保护，相较于常规的牺牲层只形成于基底的上表面的方式，本申请的牺牲层覆盖在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面，在去除牺牲层时，初始浅沟槽隔离结构的侧壁以及上表面的边缘位置不会形成凹坑。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种浅沟槽隔离结构的制备方法及半导体结构的制备方法。
背景技术
随着半导体工艺技术的不断改进，器件的尺寸也不断缩小。进入深亚微米尺寸后，传统的LOCOS(Local Oxidation of Silicon，局部硅氧化)隔离结构已经不能满足需求，STI(Shallow Trench Isolation，浅沟槽隔离)技术被广泛关注和应用。
在半导体器件的生产工艺中，形成初始浅沟槽隔离结构之后，会在基底的上表面形成牺牲层，以便后续离子注入时对基底进行保护，并需要在离子注入完成后去除牺牲层，但牺牲层仅位于相邻浅沟槽隔离结构之间的基底的上表面，在对基底上表面的牺牲层去除的过程中，会在浅沟槽隔离结构上表面的边缘区域产生凹坑(Divot)。
发明内容
基于此，有必要针对上述的浅沟槽隔离结构上表面的边缘区域产生凹坑的问题提供一种浅沟槽隔离结构的制备方法及半导体结构的制备方法。
为了实现上述目的，一方面，本申请提供了一种浅沟槽隔离结构的制备方法，包括：
提供基底；
于所述基底内形成初始浅沟槽隔离结构，所述初始浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区；
于所述初始浅沟槽隔离结构的上表面和侧壁以及所述基底的上表面形成牺牲层；
去除所述牺牲层，以得到浅沟槽隔离结构。
本申请的浅沟槽隔离结构的制备方法，通过在基底内形成初始浅沟槽隔离结构，在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面形成牺牲层，以对初始浅沟槽隔离结构进行保护，相较于常规的牺牲层只形成于基底的上表面的方式，本申请的牺牲层覆盖在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面，在去除牺牲层时，初始浅沟槽隔离结构的侧壁以及上表面的边缘位置不会形成凹坑，以得到完整的浅沟槽隔离结构，避免凹坑的产生对器件造成不良影响。
在其中一个实施例中，所述于所述初始浅沟槽隔离结构的上表面和侧壁以及所述基底的上表面形成牺牲层包括：
采用原子层沉积工艺于所述初始浅沟槽隔离结构的上表面和侧壁以及所述基底的上表面形成氧化硅层作为所述牺牲层。
在其中一个实施例中，所述于所述基底内形成初始浅沟槽隔离结构包括：
于所述基底的上表面形成隔离叠层，所述隔离叠层具有开口；
基于所述开口刻蚀所述基底，以于所述基底内形成浅沟槽；
于所述浅沟槽内、所述开口内及所述隔离叠层的上表面形成填充介质层；
去除位于所述隔离叠层的上表面的填充介质层、部分位于所述开口内的填充介质层以及所述隔离叠层，以得到所述初始浅沟槽隔离结构。
在其中一个实施例中，所述隔离叠层包括衬垫层和图形化掩膜层；所述于所述基底的上表面形成隔离叠层，所述隔离叠层具有开口，包括：
于所述基底的上表面形成衬垫材料层；
于所述衬垫材料层的上表面形成掩膜层；
于所述掩膜层的上表面形成光阻层；
对所述光阻层进行曝光显影，以得到图形化光阻层，所述图形化光阻层具有第一开口；
基于所述图形化光阻层刻蚀所述掩膜层，以得到所述图形化掩膜层，所述图形化掩膜层具有第二开口；
基于所述图形化掩膜层刻蚀所述衬垫材料层，以得到所述衬垫层，所述衬垫层具有第三开口。
在其中一个实施例中，所述于所述基底的上表面形成衬垫材料层，包括：
于所述基底的上表面形成氧化硅层作为所述衬垫材料层。
在其中一个实施例中，所述于所述衬垫材料层的上表面形成掩膜层，包括：
于所述衬垫材料层的上表面形成氮化硅层作为所述掩膜层。
在其中一个实施例中，所述于所述浅沟槽内、所述开口内及所述隔离叠层的上表面形成填充介质层，包括：
采用高能等离子体工艺于所述浅沟槽内、所述开口内及所述隔离叠层的上表面形成氧化层作为所述填充介质层。
在其中一个实施例中，所述填充介质层具有凹槽；所述去除位于所述隔离叠层的上表面的填充介质层、部分位于所述开口内的填充介质层以及所述隔离叠层，以得到所述初始浅沟槽隔离结构，包括：
去除位于所述凹槽外的部分填充介质层；
去除位于所述隔离叠层的上表面的填充介质层以及部分位于所述开口内的填充介质层；
去除所述隔离叠层。
在其中一个实施例中，所述去除所述牺牲层，以得到浅沟槽隔离结构之前，所述方法还包括：
于所述牺牲层的上表面形成阻挡层，所述阻挡层具有第四开口；
基于所述第四开口，对所述基底进行离子注入，以于所述有源区内形成轻掺杂区。
本申请还提供一种半导体结构的制备方法，包括：
采用上述任一项方案所述的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构。
本申请的半导体结构的制备方法，采用本申请的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构，其中，通过在基底内形成初始浅沟槽隔离结构，在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面形成牺牲层，以对初始浅沟槽隔离结构进行保护，相较于常规的牺牲层只形成于基底的上表面的方式，本申请的牺牲层覆盖在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面，在去除牺牲层时，初始浅沟槽隔离结构的侧壁以及上表面的边缘位置不会形成凹坑，得到的浅沟槽隔离结构也没有凹坑形成，这样可以避免因相关技术中的凹坑带来的栅极漏电问题等。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为常规半导体器件产生凹坑时的截面结构示意图；
图2为一实施例中提供的浅沟槽隔离结构的制备方法的流程图；
图3为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S11所得结构的截面结构示意图；
图4为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S12的步骤流程图；
图5为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1211所得结构的截面结构示意图；
图6为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1212所得结构的截面结构示意图；
图7为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1213所得结构的截面结构示意图；
图8为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1214所得结构的截面结构示意图；
图9为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1215所得结构的截面结构示意图；
图10为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1216所得结构的截面结构示意图；
图11为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S122所得结构的截面结构示意图；
图12为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S123所得结构的截面结构示意图；
图13为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1241所得结构的截面结构示意图；
图14为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1242所得结构的截面结构示意图；
图15为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1243所得结构的截面结构示意图；
图16为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S13所得结构的截面结构示意图；
图17为一实施例中提供的浅沟槽隔离结构的制备方法中于牺牲层的上表面形成阻挡层所得结构的截面结构示意图；
图18为一实施例中提供的浅沟槽隔离结构的制备方法中基于第四开口，对基底进行离子注入，以于有源区内形成轻掺杂区所得结构的截面结构示意图；
图19为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S14所得结构的截面结构示意图。
附图标记说明：
1-基底；11-有源区；12-轻掺杂区；2-隔离叠层；20-开口；21-衬垫层；211-衬垫材料层；212-第三开口；22-图形化掩膜层；221-掩膜层；222-第二开口；3-图形化光阻层；31-光阻层；32-第一开口；4-浅沟槽隔离结构；41-浅沟槽；42-初始浅沟槽隔离结构；43-填充介质层；431-凹槽；44-凹坑；5-牺牲层；6-阻挡层；61-第四开口。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
随着半导体工艺技术的不断改进，器件的尺寸也不断缩小。进入深亚微米尺寸后，传统的LOCOS(Local Oxidation of Silicon，局部硅氧化)隔离结构已经不能满足需求。STI(Shallow Trench Isolation，浅沟槽隔离)技术被广泛关注和应用。
常规的半导体器件的生产工艺中，在半导体器件的生产工艺中，形成初始浅沟槽隔离结构之后，会在基底的上表面形成牺牲层，以便后续离子注入时对基底进行保护，并需要在离子注入完成后去除牺牲层，但牺牲层仅位于相邻浅沟槽隔离结构之间的基底的上表面，如图1所示，在对基底上表面的牺牲层去除的过程中，会在浅沟槽隔离结构上表面的边缘区域产生凹坑44(Divot)，凹坑44会对半导体器件的栅极电场造成不良影响，例如造成栅极漏电问题，导致半导体器件的电性能变差。
基于此，有必要针对上述浅沟槽隔离结构上表面的边缘区域产生凹坑的问题提供一种浅沟槽隔离结构的制备方法、浅沟槽隔离结构及半导体结构的制备方法。
如图2所示，本申请提供了一种浅沟槽隔离结构的制备方法，包括：
S11：提供基底；
S12：于基底内形成初始浅沟槽隔离结构，初始浅沟槽隔离结构于基底内隔离出多个间隔排布的有源区；
S13：于初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面形成牺牲层5；
S14：去除牺牲层，以得到浅沟槽隔离结构。
上述实施例中的浅沟槽隔离结构的制备方法，通过在基底内形成初始浅沟槽隔离结构，在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面形成牺牲层，以对初始浅沟槽隔离结构进行保护，相较于常规的牺牲层只形成于基底的上表面的方式，本申请的牺牲层覆盖在初始浅沟槽隔离结构的上表面和侧壁以及基底的上表面，在去除牺牲层时，初始浅沟槽隔离结构的侧壁以及上表面的边缘位置不会形成凹坑，以得到完整的浅沟槽隔离结构，避免凹坑产生对器件造成不良影响。
在步骤S11中，请参阅图3，提供基底1。
其中，基底1的材料可以包括但不仅限于碳化硅或硅，也可以为其他材料，不受上述例举所限制。
在步骤S12中，请参阅图4至图15，于基底1内形成初始浅沟槽隔离结构42，初始浅沟槽隔离结构42于基底1内隔离出多个间隔排布的有源区11。
在一个实施例中，如图4所示，于基底1内形成初始浅沟槽隔离结构42可以包括：
S121：于基底1的上表面形成隔离叠层2，隔离叠层2具有开口20；
S122：基于开口20刻蚀基底1，以于基底1内形成浅沟槽41；
S123：于浅沟槽41内、开口20内及隔离叠层2的上表面形成填充介质层43；
S124：去除位于隔离叠层2的上表面的填充介质层43、部分位于开口20内的填充介质层43以及隔离叠层2，以得到初始浅沟槽隔离结构42。
在步骤S121中，请参阅图5至图10，于基底1的上表面形成隔离叠层2，隔离叠层2具有开口20。
在一个实施例中，隔离叠层2包括衬垫层21和图形化掩膜层22；于基底1的上表面形成隔离叠层2，隔离叠层2具有开口20，可以包括：
S1211：于基底1的上表面形成衬垫材料层211，所得结构如图5所示；其中，可以采用化学气相沉积或原子层沉积的方式于基底1的上表面形成衬垫材料层211。
S1212：于衬垫材料层211的上表面形成掩膜层221，所得结构如图6所示；其中，可以采用化学气相沉积或原子层沉积的方式于衬垫材料层211的上表面形成掩膜层221。
S1213：于掩膜层221的上表面形成光阻层31，所得结构如图7所示；其中，可以采用涂布法于掩膜层221的上表面形成光阻层31，光阻层31可以包括正性光阻层31，也可以包括负性光阻层31。
S1214：对光阻层31进行曝光显影，以得到图形化光阻层3，图形化光阻层3具有第一开口32，所得结构如图8所示。
S1215：基于图形化光阻层3刻蚀掩膜层221，以得到图形化掩膜层22，图形化掩膜层22具有第二开口222，所得结构如图9所示；其中，可以采用干法刻蚀或湿法刻蚀的方法基于图形化光阻层3刻蚀掩膜层221，以得到图形化掩膜层22，图形化掩膜层22可以是但不仅限于氮化硅层；基于图形化光阻层3刻蚀掩膜层221之后可采用湿法剥离工艺去除图形化光阻层3。
S1216：基于图形化掩膜层22刻蚀衬垫材料层211，以得到衬垫层21，衬垫层21具有第三开口212，所得结构如图10所示；其中，可以采用干法刻蚀或湿法刻蚀的方法基于图形化掩膜层22刻蚀衬垫材料层211，以得到衬垫层21，衬垫层21可以是但不仅限于二氧化硅层。
其中，可以采用涂布法中的旋涂法于掩膜层221的上表面形成光阻层31。
上述实施例中，基于图形化光阻层3得到图形化掩膜层22，图形化光阻层3中第一开口32具有精确的形状和尺寸，因此得到的图形化掩膜层22中的第二开口222也具备精确的形状和尺寸；基于图形化掩膜层22刻蚀衬垫材料层211，以得到衬垫层21，因此得到的第三开口212也具备精确的形状和尺寸。
在一个实施例中，于基底1的上表面形成衬垫材料层211，可以包括：于基底1的上表面形成氧化硅层作为衬垫材料层211；即衬垫材料层211可以是但不仅限于二氧化硅层。
在一个实施例中，于所述衬垫材料层211的上表面形成掩膜层221，可以包括：于衬垫材料层211的上表面形成氮化硅层作为掩膜层221；即掩膜层221可以是但不仅限于氮化硅层。
上述实施例中，若直接在基底1的上表面形成氮化硅掩膜层，氮化硅的应力很大，直接淀积到基底1的上表面会在基底1表面造成位错，所以需要衬垫材料层211作为缓冲层。另外，基于衬垫材料层211得到的衬垫层21也作为后续去除图形化掩膜层22时的刻蚀阻挡层。
在步骤S122中，请参阅图10和图11，基于开口20刻蚀基底1，以于基底1内形成浅沟槽41。
其中，隔离叠层2包括衬垫层21和图形化掩膜层22，图形化掩膜层22中的第二开口222和衬垫层21的第三开口212共同形成隔离叠层2的开口20，图形化掩膜层22中的第二开口222和衬垫层21的第三开口212具备精确的形状和尺寸，基于隔离叠层2的开口20刻蚀基底1，以于基底1内形成浅沟槽41，因此得到的浅沟槽41也具备精确的形状和尺寸。
在步骤S123中，请参阅图12，于浅沟槽41内、开口20内及隔离叠层2的上表面形成填充介质层43。
在一个实施例中，于浅沟槽41内、开口20内及隔离叠层2的上表面形成填充介质层43，可以包括：采用高能等离子体工艺于浅沟槽41内、开口20内及隔离叠层2的上表面形成氧化层作为填充介质层43。
其中，填充介质层43可以是但不仅限于氧化硅层。
在步骤S124中，请参阅图13至图15，去除位于隔离叠层2的上表面的填充介质层43、部分位于开口20内的填充介质层43以及隔离叠层2，以得到初始浅沟槽隔离结构42。
在一个实施例中，参阅图12，填充介质层43具有凹槽431；参阅图13至图15，去除位于隔离叠层2的上表面的填充介质层43、部分位于开口20内的填充介质层43以及隔离叠层2，以得到初始浅沟槽隔离结构42，包括：
S1241：去除位于凹槽431外的部分填充介质层43，所得结构如图13所示；其中，可以采用干法刻蚀去除位于凹槽431外的部分填充介质层43。
S1242：去除位于隔离叠层2的上表面的填充介质层43以及部分位于开口20内的填充介质层43，所得结构如图14所示；其中，可以采用化学机械研磨工艺去除位于隔离叠层2的上表面的填充介质层43以及部分位于开口20内的填充介质层43。
S1243：去除隔离叠层2，所得结构如图15所示；其中，可以采用湿法刻蚀工艺去除隔离叠层2。
在步骤S13中，请参阅图16，于初始浅沟槽隔离结构42的上表面和侧壁以及基底1的上表面形成牺牲层5。
其中，牺牲层5可以是但不仅限于二氧化硅层。
在一个实施例中，于初始浅沟槽隔离结构42的上表面和侧壁以及基底1的上表面形成牺牲层5，可以包括：采用原子层沉积工艺于初始浅沟槽隔离结构42的上表面和侧壁以及基底1的上表面形成氧化硅层作为牺牲层5。
其中，原子层沉积工艺的成膜均匀性好，采用原子层沉积工艺形成的牺牲层5的膜层均匀、膜质较好。在制备过程中，可以根据采用的刻蚀液和设定的刻蚀速率等参数，对应计算好需要的牺牲层5的预设膜厚，再通过原子层沉积工艺精确形成预设膜厚的厚度的牺牲层5，便于后续精准刻蚀去除牺牲层5，而不会刻蚀到浅沟槽隔离结构4。
在一个实施例中，去除牺牲层5，以得到浅沟槽隔离结构4之前，方法还包括：
于牺牲层5的上表面形成阻挡层6，阻挡层6具有第四开口61，所得结构如图17所示；
基于第四开口61，对基底1进行离子注入，以于有源区11内形成轻掺杂区12，所得结构如图18所示。
其中，离子注入完成后，可以去除阻挡层6；阻挡层6可以是但不仅限于光阻层，若光阻层直接与基底1接触，会对基底1造成污染，在去除牺牲层5前进行离子注入，因此牺牲层5可以将阻挡层6与基底1进行隔离，以对基底1进行隔离保护。
在一些示例中，可以采用涂布法中的旋涂法于牺牲层5的上表面形成光阻层，再基于光刻技术形成阻挡层6，因此阻挡层6的第四开口61便具有精确的图形，即第四开口61具备精确的形状和尺寸，在后续基于第四开口61对基底1进行离子注入时，使得注入离子可以精准进入基底1中需要离子注入的位置。
上述实施例中，在形成阻挡层6后进行离子注入，阻挡层6的第四开口61可以具备精确的尺寸和形状，以便对基底1进行精准注入，不会影响到其他不需要进行离子注入的区域。
在其他实施例中，阻挡层6也可以是氧化物层，不仅限于上述的光阻层。
在步骤S14中，请参阅图19，去除牺牲层5，以得到浅沟槽隔离结构4。
其中，由于牺牲层5覆盖浅沟槽隔离结构4的侧壁和上表面，浅沟槽隔离结构4侧壁和上表面的牺牲层在刻蚀过程中对浅沟槽隔离结构4进行保护，且牺牲层5的厚度为事先计算好的与所使用的蚀刻液和蚀刻速率对应的厚度，因此可以精准去除牺牲层5而不影响浅沟槽隔离结构4与基底1上表面的交界处的形貌，即不会在浅沟槽隔离结构4与基底1上表面的交界处产生凹坑。
参阅图19，本申请还提供一种浅沟槽隔离结构4，采用本申请的浅沟槽隔离结构4的制备方法制备得到。
上述实施例中的浅沟槽隔离结构4，采用本申请的浅沟槽隔离结构的制备方法制备得到，其中，通过在基底1内形成初始浅沟槽隔离结构42，在初始浅沟槽隔离结构42的上表面和侧壁以及基底1的上表面形成牺牲层5，以对初始浅沟槽隔离结构42进行保护，相较于常规的牺牲层5只形成于基底1的上表面的方式，本申请的牺牲层5覆盖在初始浅沟槽隔离结构42的上表面和侧壁以及基底1的上表面，在去除牺牲层5时，初始浅沟槽隔离结构42的侧壁以及上表面的边缘位置不会形成凹坑，得到的浅沟槽隔离结构4也没有凹坑形成。
本申请还提供一种半导体结构的制备方法，包括：采用本申请的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构。
上述实施例中的半导体结构的制备方法，采用本申请的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构，其中，通过在基底1内形成初始浅沟槽隔离结构42，在初始浅沟槽隔离结构42的上表面和侧壁以及基底1的上表面形成牺牲层5，以对初始浅沟槽隔离结构42进行保护，相较于常规的牺牲层5只形成于基底1的上表面的方式，本申请的牺牲层5覆盖在初始浅沟槽隔离结构42的上表面和侧壁以及基底1的上表面，在去除牺牲层5时，初始浅沟槽隔离结构42的侧壁以及上表面的边缘位置不会形成凹坑，得到的浅沟槽隔离结构4也没有凹坑形成，基于此制备的半导体结构也可以免于凹坑带来的栅极漏电问题等。
应该理解的是，虽然各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：
提供基底；
于所述基底内形成初始浅沟槽隔离结构，所述初始浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区；
于所述初始浅沟槽隔离结构的上表面和侧壁以及所述基底的上表面形成牺牲层；
去除所述牺牲层，以得到浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述初始浅沟槽隔离结构的上表面和侧壁以及所述基底的上表面形成牺牲层包括：
采用原子层沉积工艺于所述初始浅沟槽隔离结构的上表面和侧壁以及所述基底的上表面形成氧化硅层作为所述牺牲层。
3.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述基底内形成初始浅沟槽隔离结构包括：
于所述基底的上表面形成隔离叠层，所述隔离叠层具有开口；
基于所述开口刻蚀所述基底，以于所述基底内形成浅沟槽；
于所述浅沟槽内、所述开口内及所述隔离叠层的上表面形成填充介质层；
去除位于所述隔离叠层的上表面的填充介质层、部分位于所述开口内的填充介质层以及所述隔离叠层，以得到所述初始浅沟槽隔离结构。
4.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，所述隔离叠层包括衬垫层和图形化掩膜层；所述于所述基底的上表面形成隔离叠层，所述隔离叠层具有开口，包括：
于所述基底的上表面形成衬垫材料层；
于所述衬垫材料层的上表面形成掩膜层；
于所述掩膜层的上表面形成光阻层；
对所述光阻层进行曝光显影，以得到图形化光阻层，所述图形化光阻层具有第一开口；
基于所述图形化光阻层刻蚀所述掩膜层，以得到所述图形化掩膜层，所述图形化掩膜层具有第二开口；
基于所述图形化掩膜层刻蚀所述衬垫材料层，以得到所述衬垫层，所述衬垫层具有第三开口。
5.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述基底的上表面形成衬垫材料层，包括：
于所述基底的上表面形成氧化硅层作为所述衬垫材料层。
6.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述衬垫材料层的上表面形成掩膜层，包括：
于所述衬垫材料层的上表面形成氮化硅层作为所述掩膜层。
7.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述浅沟槽内、所述开口内及所述隔离叠层的上表面形成填充介质层，包括：
采用高能等离子体工艺于所述浅沟槽内、所述开口内及所述隔离叠层的上表面形成氧化层作为所述填充介质层。
8.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，所述填充介质层具有凹槽；所述去除位于所述隔离叠层的上表面的填充介质层、部分位于所述开口内的填充介质层以及所述隔离叠层，以得到所述初始浅沟槽隔离结构，包括：
去除位于所述凹槽外的部分填充介质层；
去除位于所述隔离叠层的上表面的填充介质层以及部分位于所述开口内的填充介质层；
去除所述隔离叠层。
9.根据权利要求1至8中任一项所述的浅沟槽隔离结构的制备方法，其特征在于，所述去除所述牺牲层，以得到浅沟槽隔离结构之前，所述方法还包括：
于所述牺牲层的上表面形成阻挡层，所述阻挡层具有第四开口；
基于所述第四开口，对所述基底进行离子注入，以于所述有源区内形成轻掺杂区。
10.一种半导体结构的制备方法，其特征在于，包括：
采用如权利要求1至9中任一项所述的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211415178.3A CN115881619A (zh) | 2022-11-11 | 2022-11-11 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211415178.3A CN115881619A (zh) | 2022-11-11 | 2022-11-11 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881619A true CN115881619A (zh) | 2023-03-31 |
Family
ID=85759790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211415178.3A Pending CN115881619A (zh) | 2022-11-11 | 2022-11-11 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881619A (zh) |
-
2022
- 2022-11-11 CN CN202211415178.3A patent/CN115881619A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI476861B (zh) | 多重深度淺渠槽隔離製程 | |
| EP1487011B1 (en) | Integrated circuits having adjacent regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| US7029997B2 (en) | Method of doping sidewall of isolation trench | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| CN115881619A (zh) | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 | |
| KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
| JP4158621B2 (ja) | 半導体装置の製造方法 | |
| KR100561519B1 (ko) | 반도체 제조 공정에 있어서의 웰 형성 방법 | |
| KR100967673B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN115497869B (zh) | 半导体结构的制备方法及半导体结构 | |
| CN116364658B (zh) | 半导体结构的制作方法以及半导体结构 | |
| KR100212006B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR0147629B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR100493012B1 (ko) | 트렌치 소자분리 방법 | |
| CN115132648A (zh) | 半导体结构的制作方法以及半导体结构 | |
| KR100348305B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| KR100215698B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN115424977A (zh) | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 | |
| KR100595858B1 (ko) | 반도체 소자 제조방법 | |
| KR100345522B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR100508865B1 (ko) | 반도체 소자의 트렌치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |