CN1175425C - 具有存储单元和参考单元的集成式存储器 - Google Patents

具有存储单元和参考单元的集成式存储器 Download PDF

Info

Publication number
CN1175425C
CN1175425C CNB001373722A CN00137372A CN1175425C CN 1175425 C CN1175425 C CN 1175425C CN B001373722 A CNB001373722 A CN B001373722A CN 00137372 A CN00137372 A CN 00137372A CN 1175425 C CN1175425 C CN 1175425C
Authority
CN
China
Prior art keywords
word line
wlref
redundant
unit
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001373722A
Other languages
English (en)
Other versions
CN1319847A (zh
Inventor
P
P·佩赫米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1319847A publication Critical patent/CN1319847A/zh
Application granted granted Critical
Publication of CN1175425C publication Critical patent/CN1175425C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

集成式存储器，包括参考字线(WLREF，/WLREF)、字线(WLi)和冗余字线(RWL1，RWL2)。该存储器包括一个可编程的激活单元(AKT)，与其编程状态相关的是，冗余字线(RWL1，RWL2)和与其相连的冗余存储单元(RC)是否在存储器工作期间代替所述字线(WLi)之一以及与其相连的存储单元(MC)，或者代替参考字线(WLREF，/WLREF)以及与其相连的参考单元(CREF)。

Description

具有存储单元和参考单元的集成式存储器
技术领域
本发明涉及一种具有存储单元和参考单元的集成式存储器。
背景技术
在美国专利文献US 5844832 A中公开了这样一种集成式存储器，其形式为FRAMs(铁电式随机存取存储器)。所述参考单元在对所述存储器之一进行存取之前，在存储器的位线上产生一个参考电位。对存储单元的选择是通过与其相连的字线进行的，而对参考单元的选择是通过与其相连的参考字线进行的。
一般公知的是，在集成式存储器中为修复缺陷设置有冗余存储单元，该单元与冗余字线相连。通过对一个对应的逻辑电路编程可以实现在存储器工作过程中，用冗余的字线以及与其相连的冗余存储单元按地址代替普通的字线以及与其相连的存储单元。
发明内容
本发明的任务是，提供一种集成式存储器，它不仅具有普通的存储单元，而且具有参考单元，并且可通过冗余存储单元对缺陷进行修复，其中的冗余单元所使用的位置应当尽量减少。
以上任务通过以下的集成式存储器得到解决。
根据本发明的一种集成式存储器，包括：设置在字线和位线交叉点上的存储单元；设置在至少一个参考字线和位线交叉点上的参考单元，并且该参考单元在对所述存储单元之一进行存取前，用于在所述位线中产生一个参考电位；设置在冗余字线和位线交叉点上的冗余存储单元；一个可编程的激活单元，其编程状态取决于冗余字线和与其相连的冗余存储单元在存储器工作期间是代替所述字线之一以及与其相连的存储单元，还是代替参考字线以及与其相连的参考单元。
在根据本发明的集成式存储器中，所述激活单元具有一个第一子单元和一个第二子单元，第一子单元用于区分所述冗余字线在存储器工作期间是代替所述字线之一，还是代替所述参考字线，第二子单元通过激活单元确定所述冗余字线的激活时刻，激活的方式是对所述存储单元之一进行一次存取，在由所述冗余字线代替所述参考字线的情况下，所述冗余字线被激活，以在字线之一被激活之前产生参考电位，在由所述冗余字线代替所述字线之一的情况下，先激活参考字线，以产生参考电位，随后所述冗余字线被激活。
本发明所述的集成式存储器具有冗余的存储单元，它设置在存储器的冗余字线和位线的交叉点上。此外，所述存储器包括一个可编程的激活单元，与其编程状态相关的是，冗余字线和与其相连的冗余存储单元是否在存储器工作期间代替所述字线之一以及与其相连的存储单元，或者代替参考字线以及与其相连的参考单元。
在公知的字线冗余方案中，一个冗余的字线仅仅能够为在地址上代替一个普通的字线而编程，但是本发明所述集成式存储器则提供了选择的可能性，即冗余字线是否为此目的或者为替换参考字线而应当投入使用。所以本发明利用冗余字线以及与其相连的冗余存储单元不仅可以修复普通存储单元的缺陷，而且可以修复参考单元的缺陷，或者修复与其相连的普通字线或参考字线的缺陷。这相当于明显提高了字线冗余的使用灵活性。如果与其相反而设置独立的冗余字线用于一方面修复损坏的普通字线，另一方面修复损坏的参考字线之一，则集成时存储器必须具有大量的冗余字线，其数量要多余本发明所述的存储器。本发明是基于以下认识作出的，即一个存储器虽然具有大量的普通字线，但是只需要很少数量的参考字线即可，例如每个存储块具有一个或两个参考字线。所述参考字线之一损坏的概率大大小于普通字线之一出现损坏的概率。所以设置独立的冗余字线用于修复普通字线以及修复参考字线是不经济的。因此在本发明中，通过设置一个共用的冗余字线用于选择性地修复普通字线之一或者参考字线之一，可以将冗余字线保持在相对较少的数量上，所以其空间需求也同样减小。
按照本发明的另一种改进方案，所述集成式存储器的激活单元具有一个第一子单元，它用于区分所述冗余字线是否在存储器工作期间代替所述字线之一，或者代替所述参考字线。所述激活单元还具有第二子单元，它通过激活单元确定所述冗余字线的激活时刻，为此目的，所述第二子单元在对所述存储单元之一进行一次存取时，在所述冗余字线代替参考字线的情况下，将冗余字线激活，以在字线之一被激活之前产生参考电位。在由所述冗余字线代替所述字线之一的情况下，先激活参考字线，以产生参考电位，随后所述第二子单元将冗余字线激活。
附图说明
下面对照附图所示集成式存储器的实施例对本发明作进一步的说明。
图1表示本发明所述集成式存储器的单元阵列，
图2表示图1所示存储器的一个激活单元，
图3表示图1所示存储器的电位曲线图。
具体实施方式
图1表示的是集成式存储器的存储单元MC，它设置在位线BLi、/BLi和字线WLi的交叉点上。所述存储器具有多个字线WLi，但是在图1中仅表示出了其中的3个，此外所述存储器还具有多个位线，在图1中仅表示出了其中的两对位线。每对位线均与一个读放大器SA相连，它用于放大位线对上产生的差分信号。每个位线对的两个位线BL1、/BL1，BL2、/BL2经一个短路晶体管SH相互连接。所述短路晶体管SH的栅极与短路信号EQ相连。
此外，图1中的存储器具有参考单元CREF，它位于位线BLi、/BLi和参考字线WLREF、/WLREF的交叉点上。该参考单元CREF用于在位线上产生参考电位，见后面的说明所述。所述存储器还具有冗余存储单元RC，它位于所述位线BLi、/BLi和冗余字线RWL1、RWL2的交叉点上。
所述存储单元MC、参考单元CREF和冗余存储单元RC的结构分别是相同的。在图1中仅具体表示出了两个参考单元CREF，而其余的参考单元CREF、存储单元MC和冗余存储单元RC均是通过位于相应存储单元阵列交叉点上的方框表示的。每个单元均具有一个选择晶体管T和一个存储器电容C。这里所涉及的存储器电容C具有铁电介质。所以该存储器是一种FRAM类型的铁电存储器。所述存储器电容C的一个电极经所述选择晶体管T的可控线段与所属的位线BLi、/BLi相连。所述存储器电容C的另一个电极与一个极板电位VP相连。所述选择晶体管T的栅极与所属的字线WLi或参考字线WLREF、/WLREF或冗余字线RWL1、RWL2相连。
所述字线WLi与一个行解码器RDEC的输出端相连。所述参考字线WLREF、/WLREF与一个控制电路CTR的输出端相连。所述冗余字线RWL1、RWL2与一个激活单元AKT的输出端相连。从所述激活单元AKT和行解码器RDEC的输入端输入行地址RADR。
下面对照图3说明图1所示电路在以下情况中的工作原理，此时所述存储单元MC或参考单元CREF之一没有出现损坏，所以没有通过激活单元AKT激活冗余字线RWL1、RWL2之一。下面以存取位于字线WL1和位线BL1交叉点上的存储单元MC为例加以说明。首先，两个位线BL1、/BL1对地放电。此前在与位线BL1相连的参考单元CREF中已经存储了一个逻辑“1”，并且在与位线/BL1相连的参考单元CREF中存储了一个逻辑“0”。一旦两个参考字线WLREF1、/WLREF1获得了一个高电平，则来自两个与第一对位线BL1、/BL1相连的参考单元CREF的内容被读到两个位线上。在两个参考字线重新获得了一个低电平后，两个位线BL1、/BL1通过加在短路晶体管SH栅极上的短路信号EQ的一个高电平的作用发生短路。此时在两个位线上可得到所要求的参考电位VREF，它等于事先位于两个位线BL1、/BL1上的电位的平均值。
当短路晶体管SH由于短路信号EQ处在一个低电平上而重新截止后，第一字线WL1根据加在行解码器RDEC之一上的行地址RADR被带到一个高电平上，从而使位于第一位线BL1交叉点上的被读取的存储单元MC的选择晶体管T进入导通状态。如图3所示，设定所述存储单元MC中存储了一个逻辑“1”。此时在第一位线BL1上的电位相对参考电位VREF升高，而该参考电位首先还保持在第二位线/BL1上。随后在一个时间点tSA，到此为止一直保持截止的读放大器SA被激励，使得该放大器将处在这对位线BL1、/BL1上的差分信号放大到完整的供电电位VDD、地电位。
如图3所示，每次对存储单元MC之一进行读操作时，首先必须激活两个参考字线WLREF、/WLREF，从而在与存储单元MC相连的字线WLi被激励前，产生参考电位VREF。
在图1中标出的冗余字线RWL1、RWL2和与其相连的冗余存储单元RC用于在冗余情况中分别以选择方式替换字线WLi之一已经与其相连的存储单元MC，或者替换参考字线WLREF、/WLREF之一以及与其相连的参考单元CREF。其中第一冗余字线RWL1仅仅用于替换同种字线WL1、WL3或者其存储单元位于位线BL1、BL2交叉点上的参考字线WLREF。而第二冗余字线RWL2仅仅用于替换损坏的字线WL2或者其存储单元位于位线/BL1、/BL2交叉点上的参考字线/WLREF。
如果所述字线WLi之一通过所述冗余字线RWL1、RWL2之一被“修复”，则后者代替前者的地址。这就是说，加上相应的行地址RADR时，待替换的冗余字线在被替换的字线WLi的位置上被激活。
如果所述参考字线WLREF、/WLREF之一通过所述冗余字线RWL1、RWL2之一被“修复”，则后者在所述字线WLi之一的每次激活之前，为产生参考电位VREF，在位线的被替换参考字线的位置上被激活。
如果经所述激活单元AKT将所述冗余字线RWL1、RWL2之一激活(对此还将在后面对照图2加以说明)，则所述激活单元AKT将通过一个控制信号DAKT对控制单元CTR或行解码器RDEC进行控制，其方式是，停止对被替换的字线WLi或者参考字线WLREF、/WLREF的激活。
根据是否通过冗余字线替换普通字线WLi之一或者替换参考字线WLREF、/WLREF之一，可经所述激活单元AKT采用图3所示的时间曲线激活冗余字线。此时可保证在替换所述字线WLi之一的情况中，只有当所述参考字线WLREF、/WLREF被激活，而且与其相连的参考电位VREF产生后，所述冗余字线才被激活，而且在替换所述参考字线WLREF、/WLREF之一的情况中，在所述字线WLi之一被激活之前，所述冗余字线就已经被激活，所以借助于该冗余字线可以在位线上产生参考电位VREF。
图2表示图1所示激活单元AKT的结构。该激活单元AKT在每个冗余字线RWL1、RWL2上具有图2所示的器件。图中仅表示出第一冗余字线RWL1所对应的器件。所述激活单元AKT具有一个第一复用器MUX1、一个第二复用器MUX2、一个第一子单元U1和一个第二子单元U2。所述第一子单元U1是可编程的，所以可以确认是否将所述冗余字线RWL1用于替换所述字线WLi之一或者所述参考字线WLREF、/WLREF之一。所述第一子单元U1控制所述复用器MUX1、MUX2的开关状态。如果所述冗余字线RWL1代替了普通字线WLi之一，则位于两个复用器MUX1、MUX2的第一输入端IN1上的信号被作为其输出信号。但是，如果所述冗余字线RWL1代替了参考字线WLREF、/WLREF之一，则位于两个复用器MUX1、MUX2的第二输入端IN2上的信号被作为该复用器的输出信号。
所述第一复用器MUX1的第一输入端IN1与一个比较器CMP的输出端相连。其一个输入端与可编程的器件F以电熔丝的形式相连，该熔丝用于设定一个被替换的字线WLi的地址。所述比较器CMP的第二输入端获得行地址RADR。如果所述比较器CMP确认其两个输入信号是一致的，则其输出端进入一个高电平。所述复用器MUX1然后执行冗余字线RWL1的激活，只要该复用器经晶体管T与供电电位VDD相连。所述晶体管T的导通时间点是通过第二复用器MUX2的输出信号确定的。如果通过冗余字线RWL1替换了所述字线WLi之一，则与第二复用器MUX2的第一输入端IN1相连的第一时间单元T1有效。所述第一时间单元T1使得晶体管T导通，并且通过与供电电位VDD连接激活第一复用器MUX1，在此之前如图3所示，通过参考字线WLREF、/WLREF产生参考电位VREF。
所述第一复用器MUX1的第二输入端IN2与供电电位VDD相连。所述第二复用器MUX2的第二输入端IN2与第二时间单元T2相连，该单元经晶体管T以图3所示的参考字线WLREF、/WLREF的时间曲线激活第一复用器MUX1。如果通过冗余字线RWL1替换了所述参考字线WLREF、/WLREF之一，则由于第一复用器MUX1的第二输入端IN2上的供电电位VDD的作用，将冗余字线RWL1激活，其前提是晶体管T根据第二时间单元U2导通。
图2中的第一时间单元U1的另一个作用是产生控制信号DAKT，根据该信号的不同，图1中的行解码器RDEC或控制单元CTR按以下方式受到控制，即相应停止通过冗余字线RWL1对所要替换的字线WLi或参考字线WLREF的激活。

Claims (2)

1.一种集成式存储器，包括：
设置在字线(WLi)和位线(BLi、/BLi)交叉点上的存储单元(MC)；
设置在至少一个参考字线(WLREF，/WLREF)和位线(BLi、/BLi)交叉点上的参考单元(CREF)，并且该参考单元在对所述存储单元(MC)之一进行存取前，用于在所述位线中产生一个参考电位(VREF)；
设置在冗余字线(RWL1，RWL2)和位线(BLi、/BLi)交叉点上的冗余存储单元(RC)；
一个可编程的激活单元(AKT)，其编程状态取决于冗余字线(RWL1，RWL2)和与其相连的冗余存储单元(RC)在存储器工作期间是代替所述字线(WLi)之一以及与其相连的存储单元(MC)，还是代替参考字线(WLREF，/WLREF)以及与其相连的参考单元(CREF)。
2.如权利要求1所述的集成式存储器，其特征在于，
所述激活单元(AKT)具有一个第一子单元(U1)和一个第二子单元(U2)，
第一子单元(U1)用于区分所述冗余字线(RWL1，RWL2)在存储器工作期间是代替所述字线(WLi)之一，还是代替所述参考字线(WLREF，/WLREF)，
第二子单元(U2)通过激活单元确定所述冗余字线(RWL1，RWL2)的激活时刻，激活的方式是对所述存储单元(MC)之一进行一次存取，
在由所述冗余字线(RWL1，RWL2)代替所述参考字线(WLREF，/WLREF)的情况下，所述冗余字线被激活，以在字线(WLi)之一被激活之前产生参考电位(VREF)，
在由所述冗余字线(RWL1，RWL2)代替所述字线(WLi)之一的情况下，先激活参考字线(WLREF，/WLREF)，以产生参考电位(VREF)，随后所述冗余字线被激活。
CNB001373722A 1999-11-22 2000-11-22 具有存储单元和参考单元的集成式存储器 Expired - Fee Related CN1175425C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19956069A DE19956069A1 (de) 1999-11-22 1999-11-22 Integrierter Speicher mit Speicherzellen und Referenzzellen
DE19956069.2 1999-11-22

Publications (2)

Publication Number Publication Date
CN1319847A CN1319847A (zh) 2001-10-31
CN1175425C true CN1175425C (zh) 2004-11-10

Family

ID=7929869

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001373722A Expired - Fee Related CN1175425C (zh) 1999-11-22 2000-11-22 具有存储单元和参考单元的集成式存储器

Country Status (7)

Country Link
US (1) US6438053B1 (zh)
EP (1) EP1102168B1 (zh)
JP (1) JP4541530B2 (zh)
KR (1) KR100697441B1 (zh)
CN (1) CN1175425C (zh)
DE (2) DE19956069A1 (zh)
TW (1) TW484136B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510093B1 (en) * 2001-10-18 2003-01-21 International Business Machines Corporation Method and apparatus for cycle time reduction in a memory system using alternating reference cells and isolated sense lines
JP2004013961A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP3851856B2 (ja) 2002-09-06 2006-11-29 株式会社東芝 半導体記憶装置
JP2005285281A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置及び半導体記憶装置の製造方法
US8724414B2 (en) * 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
US8605520B2 (en) * 2010-09-22 2013-12-10 Magic Technologies, Inc. Replaceable, precise-tracking reference lines for memory products
US9147457B2 (en) * 2012-09-13 2015-09-29 Qualcomm Incorporated Reference cell repair scheme

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031151A (en) * 1988-04-01 1991-07-09 International Business Machines Corporation Wordline drive inhibit circuit implementing worldline redundancy without an access time penalty
US5022006A (en) * 1988-04-01 1991-06-04 International Business Machines Corporation Semiconductor memory having bit lines with isolation circuits connected between redundant and normal memory cells
JP3202042B2 (ja) * 1991-07-29 2001-08-27 株式会社日立製作所 半導体記憶装置
US5343429A (en) * 1991-12-06 1994-08-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundant circuit and method of testing to see whether or not redundant circuit is used therein
FR2716566B1 (fr) * 1994-02-23 1996-04-19 Sgs Thomson Microelectronics Circuit de sélection d'éléments de mémoire redondants et mémoire "Flash Eeprom" comportant ledit circuit.
JPH10209387A (ja) * 1996-08-22 1998-08-07 Samsung Electron Co Ltd 強誘電体メモリのセルアレイ構造及びデータ感知方法
KR100268444B1 (ko) * 1997-08-30 2000-10-16 윤종용 강유전체 랜덤 액세스 메모리 장치
JP3194368B2 (ja) * 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5963489A (en) * 1998-03-24 1999-10-05 International Business Machines Corporation Method and apparatus for redundancy word line replacement in a repairable semiconductor memory device

Also Published As

Publication number Publication date
KR100697441B1 (ko) 2007-03-20
CN1319847A (zh) 2001-10-31
TW484136B (en) 2002-04-21
JP2001184858A (ja) 2001-07-06
KR20010051873A (ko) 2001-06-25
EP1102168A2 (de) 2001-05-23
EP1102168A3 (de) 2004-02-11
US6438053B1 (en) 2002-08-20
DE50010660D1 (de) 2005-08-11
JP4541530B2 (ja) 2010-09-08
DE19956069A1 (de) 2001-05-31
EP1102168B1 (de) 2005-07-06

Similar Documents

Publication Publication Date Title
DE60306510T2 (de) Verfahren zum Speichern von Daten in nicht-flüchtigen Speichern
US6707700B2 (en) Nonovolatile ferroelectric memory device and driving method thereof
CN1096080C (zh) 具有双字线结构的半导体存储器件
US8054678B2 (en) Stuck-at defect condition repair for a non-volatile memory cell
CN1175425C (zh) 具有存储单元和参考单元的集成式存储器
KR100336243B1 (ko) 메모리 디바이스 및 그 복구 방법
US5844915A (en) Method for testing word line leakage in a semiconductor memory device
KR20010113460A (ko) 용장 셀을 구비하는 메모리 디바이스
CN212230079U (zh) 铁电存储器存储阵列结构及铁电存储器
CN1160738C (zh) 带有存储单元和基准单元的集成式存储器
CN100349229C (zh) 包括扩展存储单元的铁电存储器件
KR100633426B1 (ko) 메모리용 플렉시블 리던던시
CN1150558C (zh) 具有存储单元和参考单元的集成存储器及其相应的运行方法
JP4641726B2 (ja) 半導体記憶装置
US6836439B1 (en) Ferroelectric memory device comprising redundancy circuit
CN1190796C (zh) 具有基准电位的集成存储器与这种存储器的运行方法
US6856560B2 (en) Redundancy in series grouped memory architecture
CN1093662C (zh) 用于多阵列存储器的重新编号阵列结构
CN102456414B (zh) 具有备援行的存储器装置及其修复方法
KR100416318B1 (ko) 리던던트 메모리를 구비한 집적 메모리
CN1048463A (zh) 在测试存贮器装置时写入数据的方法和测试存贮器装置的电路
DE10146931A1 (de) Verfahren zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen
JP2005182900A (ja) 半導体記憶装置
JP2001006390A (ja) 集積化ｉｃメモリ
KR20050014175A (ko) 불휘발성 강유전체 메모리 장치 및 그 리페어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041110

Termination date: 20091222