JP2005285281A - 半導体記憶装置及び半導体記憶装置の製造方法 - Google Patents
半導体記憶装置及び半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2005285281A JP2005285281A JP2004101199A JP2004101199A JP2005285281A JP 2005285281 A JP2005285281 A JP 2005285281A JP 2004101199 A JP2004101199 A JP 2004101199A JP 2004101199 A JP2004101199 A JP 2004101199A JP 2005285281 A JP2005285281 A JP 2005285281A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- spare
- storage unit
- reference cell
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【課題】
リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制する。
【解決手段】
複数の記憶部9と複数の予備記憶部19とを具備する半導体記憶装置を用いる。記憶部9は、複数の不揮発性メモリセル29を有するメインセルアレイ7と、基準となる不揮発性第1リファレンスセル3と、メモリセル29の出力と第1リファレンスセル3の出力とに基づいてメモリセル29のデータを読み出す第1センスアンプ5とを備える。予備記憶部19は、メインセルアレイ7の予備として設けられ複数の不揮発性スペアセル39を有するスペアセルアレイ17と、基準となる不揮発性第2リファレンスセル13と、スペアセル39の出力と第2リファレンスセル13の出力とに基づいてスペアセル39のデータを読み出す第2センスアンプ15とを備える。予備記憶部19は、第1リファレンスセル5に不具合がある記憶部9としての不良記憶部9を置換する。
【選択図】 図5
リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制する。
【解決手段】
複数の記憶部9と複数の予備記憶部19とを具備する半導体記憶装置を用いる。記憶部9は、複数の不揮発性メモリセル29を有するメインセルアレイ7と、基準となる不揮発性第1リファレンスセル3と、メモリセル29の出力と第1リファレンスセル3の出力とに基づいてメモリセル29のデータを読み出す第1センスアンプ5とを備える。予備記憶部19は、メインセルアレイ7の予備として設けられ複数の不揮発性スペアセル39を有するスペアセルアレイ17と、基準となる不揮発性第2リファレンスセル13と、スペアセル39の出力と第2リファレンスセル13の出力とに基づいてスペアセル39のデータを読み出す第2センスアンプ15とを備える。予備記憶部19は、第1リファレンスセル5に不具合がある記憶部9としての不良記憶部9を置換する。
【選択図】 図5
Description
本発明は、半導体記憶装置に関し、特に製造歩留まりを向上した半導体記憶装置に関する。
一度記憶された情報は電源を切っても、消去や書き込みをしない限りそのデータが消えないという不揮発性の特性を有する不揮発性メモリ(フラッシュメモリ)が知られている。不揮発性メモリは、読み出し動作の際、読み出そうとするメモリセル及びリファレンスセルの各端子に所定の電圧を印加し、そのときの両セルからの出力に基づいてセンスアンプを用いてデータを読み出す。
図1は、従来の不揮発性メモリの構成の一例を示す概略図である。不揮発性メモリ101は、複数のメインセルアレイ107−1〜107−m(mは2以上の整数、以下同様)、複数のセンスアンプ105−1〜105−m、複数のスペアセルアレイ117−1〜117−2、複数のスペアセンスアンプ115−1〜115−2、リファレンスセル113を具備する。本発明とは直接関連しない従来知られたその他の構成は省略している。以下、特に区別の必要が無いときは、各構成の符号のうち、−数字、の部分を省略する。
複数のメインセルアレイ107−1〜107−mの各々は、不揮発な状態でデータを記憶する複数のメモリセルを有する。例えば、複数のビット線とその各々に沿って設けられた複数のフラッシュメモリを含む。複数のセンスアンプ105−1〜105−mの各々は、複数のメインセルアレイ107−1〜107−mの各々に対応して設けられている。
複数のスペアセルアレイ117−1〜117−2の各々は、メインセルアレイ107(1〜m)の予備として設けられている。複数のメモリセルの予備としての複数のスペアセルを有する。複数のスペアセンスアンプ115−1〜115−2の各々は、複数のスペアセルアレイ117−1〜117−2の各々に対応して設けられている。
リファレンスセル113は、メインセルアレイ107及びスペアセルアレイ117の共用として、一つ設けられている。不揮発な状態で、基準となるデータを記憶する。メインセル又はスペアセルのデータの読み出し動作時に、基準として用いられる。
複数のスペアセルアレイ117−1〜117−2の各々は、メインセルアレイ107(1〜m)の予備として設けられている。複数のメモリセルの予備としての複数のスペアセルを有する。複数のスペアセンスアンプ115−1〜115−2の各々は、複数のスペアセルアレイ117−1〜117−2の各々に対応して設けられている。
リファレンスセル113は、メインセルアレイ107及びスペアセルアレイ117の共用として、一つ設けられている。不揮発な状態で、基準となるデータを記憶する。メインセル又はスペアセルのデータの読み出し動作時に、基準として用いられる。
製造過程における検査において、メインセルアレイ107内のメモリセルの一つに不良が発生した場合、メインセルアレイ107を不良とする。そして、そのメインセルアレイ107をスペアセルアレイ117と置換する。その際、メインセルアレイ107とセンスアンプ105との組を、スペアセルアレイ117とスペアセンスアンプ115との組と置換する。これにより、メインセルアレイ107の不良が発生しても、半導体記憶装置全体を不良とせずに済む。
出力ビット幅が少ない場合、ビット幅分のセンスアンプ105を有することで、読み出し動作に対応している。このとき、メモリセルのデータをセンスするためのリファレンスデータ用に、メモリセルと同様のフラッシュメモリをリファレンスセル113として使用する。このリファレンスセル113は、各センスアンプ105に接続され、複数のメインセルアレイ107により共用されている。
しかし、ページリード、バーストリード製品のような高速読み出しが必要になると、データ転送時間に必要な分だけセルデータを予め読み出しておく必要が生じる。それにより、センスアンプ105の台数を増加させる必要がある。すなわち、メインセルアレイ107中のメモリセルの数を減少させ(メインセル107の数を増加させ)、それらメインセルアレイ107にセンスアンプ105を対応させる。このとき、高速読み出し対応のため、リファレンスセル113もセンスアンプ105の数に対応して増加させる必要がある。
図2は、従来の不揮発性メモリの構成の他の一例を示す概略図である。不揮発性メモリ101aは、複数のメインセルアレイ107−1〜107−n(nは2以上の整数、n>m、以下同様)、複数のセンスアンプ105−1〜105−n、複数のリファレンスセル103−1〜103−n、複数のスペアセルアレイ117−1〜117−2、複数のスペアセンスアンプ115−1〜115−2、複数のリファレンスセル113−1〜113−2を具備する。リファレンスセル本発明とは直接関連しない従来知られたその他の構成は省略している。
複数のリファレンスセル103−1〜103−nの各々は、複数のセンスアンプ105−1〜105−nの各々に対応して設けられている。複数のリファレンスセル113−1〜113−2の各々は、複数のスペアセンスアンプセルアレイ115−1〜115−2の各々に対応して設けられている。その他の構成については、図1と同様である。
図2では、一つのメインセルアレイ107のメモリセルの数が減少し、メインセルアレイ107の数が増加している。すなわち、一つのセンスアンプ105が担当するメモリセルの数が減少している。加えて、リファレンスセル(103、113)も、セルアレイ(107、117)に対応して設けられている。このような構成にすることにより、高速読み出しに対応することができる。
図3は、従来の不揮発性メモリの製造過程における検査及び置換方法の概略を示すフロー図である。
ステップS101において、リファレンスセル103の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、リファレンスセル103に問題が無い場合(ステップS101:OK)、ステップS102へ進む。ステップS102において、全てのメインセルアレイ107について、その評価を行う。ただし、各メインセルアレイ107において、メインセルアレイ107内の全てのメモリセルの評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、全てのメインセルアレイ107内の全てのメモリセルにおいて問題が無い場合(ステップS102:OK)、検査がPASSとなる。メインセルアレイ107内のメモリセルの一つ以上に不良が発生した場合、そのメインセルアレイ107を不良とする(ステップS102:NG)。この場合、ステップS103において、その不良なメインセルアレイ107をスペアセルアレイ117と置換し、検査がPASSとなる。
ステップS101において、リファレンスセル103の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、リファレンスセル103に問題が無い場合(ステップS101:OK)、ステップS102へ進む。ステップS102において、全てのメインセルアレイ107について、その評価を行う。ただし、各メインセルアレイ107において、メインセルアレイ107内の全てのメモリセルの評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、全てのメインセルアレイ107内の全てのメモリセルにおいて問題が無い場合(ステップS102:OK)、検査がPASSとなる。メインセルアレイ107内のメモリセルの一つ以上に不良が発生した場合、そのメインセルアレイ107を不良とする(ステップS102:NG)。この場合、ステップS103において、その不良なメインセルアレイ107をスペアセルアレイ117と置換し、検査がPASSとなる。
ただし、ステップS101において、リファレンスセル103に問題が有る場合(ステップS101:NG)、検査はFailとなり、不揮発性メモリは不良品として使用できなくなる。すなわち、歩留まりが低下する。ここで、リファレンスセルの数が少ない不揮発性メモリの場合、確率論として数の少ないリファレンスセルが不良であれば、メインセルアレイ中のメインセルにも不良が発生しているであろうと推定することが出来る。したがって、図3のプロセスのようにリファレンスセルに問題があれば、不揮発性メモリそのものを不良品としても問題はない。
しかし、図2のような不揮発性メモリ101aでは、リファレンスセル103が多いため、リファレンスセル103の不良が必ずしもメインセルアレイ中のメインセルの不良に対応するとは限らなくなってきている。特に、近年、不揮発性メモリでは、一つのメモリセルに複数のデータを書き込む多値化のためにセンスアンプの数が増加している。それに伴いリファレンスセルの数も更に増加している。そのため、リファレンスセルの不良とメインセルアレイ中のメインセルの不良とが対応しなくなっている。そのような状況において、リファレンスセルの不良をそのまま不揮発性メモリ自体の不良とすることは、不揮発性メモリの歩留まりを著しく低下させることになる。リファレンスセル不良による不揮発性メモリの歩留まりの低下を抑制する技術が望まれる。
関連する技術として特開2001−184858号公報に集積メモリの技術が開示されている。この集積メモリは、メモリセルと、基準セルと、冗長なメモリセルと、プログラム可能なアクティブ化ユニットとを有している。メモリセルは、ワード線とビット線との交差点に配置されている。基準セルは、少なくとも1つの基準ワード線とビット線との交差点に配置され、かつメモリセルの1つへアクセスする前に、基準電位をビット線に形成するために使用される。冗長なメモリセルは、冗長なワード線とビット線との交差点に配置されており、アクティブ化ユニットのプログラム状態に依存して、冗長なワード線と該ワード線に接続された冗長なメモリセルとが、メモリの動作中に、ワード線の1つと該ワード線に接続されたメモリセルとに置き換わるか、または基準ワード線と該ワード線に接続された基準セルとに置き換わることを特徴とする。
従って、本発明の目的は、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することが可能な半導体記憶装置及び半導体記憶装置の製造方法を提供することにある。
また、本発明の他の目的は、追加の構成を最小限に抑えながらリファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することが可能な半導体記憶装置及び半導体記憶装置の製造方法を提供することにある。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
従って、上記課題を解決するために、本発明の半導体記憶装置は、複数の記憶部(9)と複数の予備記憶部(19)とを具備する。ここで、記憶部(9)は、メインセルアレイ(7)と第1リファレンスセル(3)と第1センスアンプ(5)とを備える。メインセルアレイ(7)は、不揮発な状態でデータを記憶する複数のメモリセル(29)を有する。第1リファレンスセル(3)は、不揮発な状態で基準となるデータを記憶する。第1センスアンプ(5)は、メモリセル(29)の状態と第1リファレンスセル(3)の状態とに基づいて、メモリセル(29)の状態を読み出す。予備記憶部(19)は、スペアセルアレイ(17)と第2リファレンスセル(13)と第2センスアンプ(15)とを備える。スペアセルアレイ(17)は、メインセルアレイ(7)の予備として設けられ、複数のメモリセル(29)の予備としての複数のスペアセル(39)を有する。第2リファレンスセル(13)は、不揮発な状態で基準となるデータを記憶する。第2センスアンプ(15)は、スペアセル(39)の状態と第2リファレンスセル(13)の状態とに基づいて、スペアセル(39)の状態を読み出す。予備記憶部(19)は、第1リファレンスセル(5)に不具合がある記憶部(9)としての不良記憶部(9)を置換する。
本発明では、リファレンスセル(3)に不具合がある場合、その記憶部(9)を予備記憶部(19)に置換することができるので、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することができる。ここで、置換は、記憶部(9)の機能を予備記憶部(19)に代替させることであり、実際の回路を付け替えることではない。
本発明では、リファレンスセル(3)に不具合がある場合、その記憶部(9)を予備記憶部(19)に置換することができるので、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することができる。ここで、置換は、記憶部(9)の機能を予備記憶部(19)に代替させることであり、実際の回路を付け替えることではない。
上記の半導体記憶装置において、制御部(10)と切換部(20)とを更に具備する。制御部(10)は、置換機構(33−1)を含み、動作時に不良記憶部(9)を選択する第1信号の入力と置換機構(33−1)の状態とに基づいて、第1切換信号を出力する。切換部(20)は、その第1切換信号に基づいて、不良記憶部(9)を置換する予備記憶部(19)の出力を選択して出力する。
本発明では、制御部(10)及び切換部(20)との構成の変更と、既にある予備記憶部(19)を用いるので、追加回路を最小限に抑えて、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することができる。置換機構(33−1)は、置換フューズに例示される。置換フューズ(33−1)は、アンチフューズやメタルフューズに例示される。
本発明では、制御部(10)及び切換部(20)との構成の変更と、既にある予備記憶部(19)を用いるので、追加回路を最小限に抑えて、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することができる。置換機構(33−1)は、置換フューズに例示される。置換フューズ(33−1)は、アンチフューズやメタルフューズに例示される。
上記の半導体記憶装置において、置換機構(33−1)は、制御部(10)が動作時に不良記憶部(9)を選択するその第1信号の入力に基づいてその第1切換信号を出力するように設定されている。
上記課題を解決するために、本発明の半導体記憶装置の製造方法は、(a)半導体記憶装置(1)を形成するステップと、(b)複数の記憶部(9)の各々について、第1リファレンスセル(3)を評価するステップと、(c)第1リファレンスセル(3)に不具合がある場合、第1リファレンスセル(3)に不具合がある記憶部(9)としての第1不良記憶部(9)を、予備記憶部(19)としての第1予備記憶部(19)に置換するステップとを具備する。ここで、半導体記憶装置は、複数の記憶部(9)と複数の予備記憶部(19)とを備える。ここで、記憶部(9)は、メインセルアレイ(7)と第1リファレンスセル(3)と第1センスアンプ(5)とを含む。メインセルアレイ(7)は、不揮発な状態でデータを記憶する複数のメモリセル(29)を有する。第1リファレンスセル(3)は、不揮発な状態で基準となるデータを記憶する。第1センスアンプ(5)は、メモリセル(29)の出力と第1リファレンスセル(3)の出力とに基づいて、メモリセル(29)のデータを読み出す。予備記憶部(19)は、スペアセルアレイ(17)と第2リファレンスセル(13)と第2センスアンプ(15)とを含む。スペアセルアレイ(17)は、メインセルアレイ(7)の予備として設けられ、複数のメモリセル(29)の予備としての複数のスペアセル(39)を有する。第2リファレンスセル(13)は、不揮発な状態で基準となるデータを記憶する。第2センスアンプ(15)は、スペアセル(39)の出力と第2リファレンスセル(13)の出力とに基づいて、スペアセル(39)のデータを読み出す。
上記の半導体記憶装置の製造方法において、(a)ステップにおいて、半導体記憶装置は、制御部(10)と切換部(20)とを更に具備する。制御部(10)は、置換機構(33−1)を含み、動作時に記憶部(9)を選択する信号の入力と置換機構(33−1)の状態に基づいて、切換信号を出力する。切換部(20)は、その切換信号に基づいて、複数の記憶部(9)及び複数の予備記憶部(19)のうちの一つの出力を選択して出力する。(c)ステップは、(c1)不第1良記憶部(9)を選択する第1信号の入力に基づいて制御部(10)が第1切換信号を出力するように置換機構(33−1)を設定するステップを備える。その第1切換信号は、切換部(20)が第1予備記憶部(19)の出力を選択するその切換信号である。
上記の半導体装置の製造方法において、(d)第1不良記憶部(9)以外の複数の記憶部(9)の各々について、複数のメモリセル(29)の各々を評価するステップと、(e)複数のメモリセル(29)のうちの少なくとも一つに不具合がある場合、複数のメモリセル(29)のうちの少なくとも一つに不具合がある記憶部(9)としての第2不良記憶部(9)を、予備記憶部(19)としての第2予備記憶部(19)に置換するステップとを更に具備する。
上記課題を解決するために本発明の半導体記憶装置は、複数の記憶部(9)と、複数の予備記憶部(19)と、制御部(31)とを具備する。前記記憶部(9)は、複数のメモリセル(29)と、第1リファレンスセル(3)とを備える。前記予備記憶部(19)は、複数のスペアセル(93)と、第2リファレンスセル(13)とを備える。前記制御部(31)は、第1制御部(33−2)と、第2制御部(33−1)とを備える。前記第1制御部(33−2)は、前記記憶部(9)と前記予備記憶部(19)との置換情報を蓄える。前記第2制御部(33−1)は、前記第1リファレンスセル(3)と第2リファレンスセル(13−1)との置換情報を蓄える。
上記の半導体記憶装置において、前記制御部(31)は前記メモリセル(29)と前記第1リファレンスセル(3)のいづれか一方が不良であるときに、前記記憶部(9)と前記予備記憶部(19)とを置換する。
上記の半導体記憶装置において、前記予備記憶部(19)は、さらに、第3リファレンスセル(13−2)を備える。前記第2制御部(33−1)は、さらに、前記スペアセル(29)と第2リファレンスセル(13−1)のいづれか一方が不良であるときに前記第2リファレンスセル(13−1)を第3リファレンスセル(13−2)に置換する。
上記の半導体記憶装置において、前記メモリセル(29)と前記スペアセル(39)とは不揮発性メモリである。
上記の半導体記憶装置において、前記第1リファレンスセル(3)と前記第2リファレンスセル(13−1)とは不揮発性メモリである。
本発明により、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することができる。追加回路を最小限に抑えて、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することができる。
以下、本発明の半導体記憶装置及び半導体記憶装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
まず、本発明の半導体記憶装置の実施の形態の構成について説明する。図4は、本発明の半導体記憶装置の実施の形態の構成を示す概略図である。半導体記憶装置としての不揮発性メモリ1は、複数のメインセルアレイ7−1〜7−n(nは2以上の整数、以下同様)、複数のセンスアンプ5−1〜5−n、複数のリファレンスセル3−1〜3−n、複数のスペアセルアレイ17−1〜17−2、複数のスペアセンスアンプ15−1〜15−2、複数のリファレンスセル13−1〜13−2を具備する。本発明とは直接関連しない従来知られたその他の構成は省略している。
複数のメインセルアレイ7−1〜7−nの各々は、不揮発な状態でデータを記憶する複数のメモリセルを有する。例えば、複数のビット線と、複数のワード線と、複数のフラッシュメモリとを含む。複数のセンスアンプ5−1〜5−nの各々は、複数のメインセルアレイ7−1〜7−nの各々に対応して設けられている。複数のリファレンスセル3−1〜3−nの各々は、複数のセンスアンプ5−1〜5−nの各々に対応して設けられている。基準となるデータを不揮発な状態で記憶する。メモリセルのデータの読み出し動作時に、基準として用いられる。例えばフラッシュメモリである。以下、特に区別の必要が無いときは、各構成の符号のうち、−数字、の部分を省略する。
複数のスペアセルアレイ(リダンダンシセルアレイ)17−1〜17−2の各々は、メインセルアレイ7(1〜n)の予備として設けられている。複数のメモリセルの予備としての複数のスペアセルを有する。例えば、複数のビット線と、複数のワード線と、複数のスペア用フラッシュメモリ(リダンダンシセル)とを含む。複数のスペアセンスアンプ15−1〜115−2の各々は、複数のスペアセルアレイ17−1〜17−2の各々に対応して設けられている。複数のリファレンスセル13−1〜13−2の各々は、複数のスペアセンスアンプ15−1〜15−2の各々に対応して設けられている。基準となるデータ不揮発な状態で記憶する。スペアセルのデータの読み出し動作時に、基準として用いられる。例えばフラッシュメモリである。
ここで、リファレンスセル3とセンスアンプ5とメインセルアレイ7とは、一組の記憶部9を構成する。同様に、リファレンスセル13とスペアセンスアンプ15とスペアセルアレイ17とは、一組の予備記憶部19を構成する。すなわち、不揮発性メモリ1は、複数の記憶部9−1〜9−n、及び、複数の予備記憶部19−1〜19−2を具備する。ただし、予備記憶部19の数は、2に限定されるものではない。
本発明では、製造過程における検査において、メインセルアレイ7に不良がある場合、そのメインセルアレイ7を含む記憶部9を予備記憶部19と置換する。加えて、リファレンスセル3に不良がある場合、そのリファレンスセル3を含む記憶部9を予備記憶部19と置換する。これにより、リファレンスセル3の不良が発生しても、不揮発性メモリ(半導体記憶装置)全体を不良とせずに済む。すなわち、リファレンスセル不良による揮発性メモリ(半導体記憶装置)の歩留まりの低下を抑制することができる。
図4の構成をより詳細に説明する。図5は、本発明の半導体記憶装置の実施の形態の構成を示すブロック図である。半導体記憶装置としての不揮発性メモリ1は、複数の記憶部9−1〜9−n(図中、9−2まで表示)、Yデコーダ21、Xデコーダ23、複数の予備記憶部19−1〜19−2、Yデコーダ31、Xデコーダ33、制御部10、切換部20を具備する。本発明とは直接関連しない従来知られたその他の構成は省略している。
複数の記憶部9は、メインセルアレイ7、センスアンプ5、リファレンスセル3を備える。これらは、既述の通りである。メインセルアレイ7は、複数のビット線25、複数のワード線27、複数のメモリセル29を備える。
複数のビット線25の各々は、Y方向に延伸し、その一端をYデコーダ21に接続されている。複数のワード線27の各々は、X方向に延伸し、その一端をXデコーダ23に接続されている。複数のメモリセル29の各々は、複数のビット線25と複数のワード線27の交点の各々に対応して設けられている。メモリセル29は、不揮発な状態でデータを格納し、フラッシュメモリに例示される。
Xデコーダ23は、制御信号(Xアドレス信号)の入力に基づいて、複数のワード線27から選択ワード線27sを選択する。Xデコーダ23側では、スペアセル制御部31のような構成を省略し、Xデコーダ23とXデコーダ33とに同じ信号が入力される。ただし、スペアセル制御部31のような構成を設けても良い。Yデコーダ21は、制御信号(Yアドレス信号)の入力に基づいて、複数のビット線25から選択ビット線25sを選択する。ここでは、一つのXデコーダやYデコーダを示しているが、Xデコーダ23及びYデコーダ21は、それぞれ階層を持った構造(例示:グローバルデコーダ、ローカルデコーダ)を有していても良い。
予備記憶部19は、スペアセルアレイ17、スペアセンスアンプ15、リファレンスセル13を備える。これらは、既述の通りである。スペアセルアレイ17は、複数のビット線35、複数のワード線37、複数のスペアセル39を備える。
複数のビット線35の各々は、Y方向に延伸し、その一端をYデコーダ31に接続されている。複数のワード線37の各々は、X方向に延伸し、その一端をXデコーダ33に接続されている。複数のスペアセル39の各々は、複数のビット線35と複数のワード線37の交点の各々に対応して設けられている。スペアセル39は、不揮発な状態でデータを格納し、フラッシュメモリに例示される。
Xデコーダ33は、制御信号(Xアドレス信号)の入力に基づいて、複数のワード線37から選択ワード線37sを選択する。Xデコーダ33側では、スペアセル制御部31のような構成を省略し、Xデコーダ23とXデコーダ33とに同じ信号が入力される。ただし、スペアセル制御部31のような構成を設けても良い。Yデコーダ31は、制御信号(Yアドレス信号)の入力に基づいて、複数のビット線35から選択ビット線35sを選択する。ここでは、一つのXデコーダやYデコーダを示しているが、Xデコーダ33及びYデコーダ31は、それぞれ階層を持った構造(例示:グローバルデコーダ、ローカルデコーダ)を有していても良い。
スペアセル制御部31は、所定の入力信号(Yアドレス信号を含む)とリファレンスセル用置換フューズ33−1及びメモリセル用置換フューズの状態とに基づいて、Yデコーダ21及びYデコーダ31のいずれか一方へ制御信号(Yアドレス信号)を出力する。ただし、同時に出力していても良い。それと共に、所定の入力信号(Yアドレス信号を含む)とリファレンスセル用置換フューズ33−1及びメモリセル用置換フューズの状態とに基づいて、複数の記憶部9(センスアンプ5)及び複数の予備記憶部19(スペアセンスアンプ15)のうちのどれから出力信号が出力されるかを示す切換信号を切換部20へ出力する。
スペアセル制御部31は、不揮発性メモリ1の検査時に、あるメインセルアレイ7に不良がある場合、そのメインセルアレイ7を含む記憶部9を予備記憶部19と置換するために、欠陥のあるメモリセルの属するメインセルアレイ7及び欠陥のあるメモリセルの属する記憶部9のいずれかのアドレスを、所定のメモリセル用置換フューズ33−2にプログラムする。加えて、あるリファレンスセル3に不良がある場合、そのリファレンスセル3を含む記憶部9を予備記憶部19と置換するために、欠陥のあるリファレンスセル3に対応するメインセルアレイ7及び欠陥のあるリファレンスセル3の属する記憶部9のいずれかのアドレスを、所定のリファレンスセル用置換フューズ33−1にプログラムする。更に、必要に応じて、あるリファレンスセル13に不良がある場合、そのリファレンスセル13を含む予備記憶部19を他の予備記憶部19と置換するために、欠陥のあるリファレンスセル13に対応するスペアセルアレイ17及び欠陥のあるリファレンスセル13の属する予備記憶部19のいずれかのアドレスを、所定のリファレンスセル用置換フューズ33−1にプログラムする。
リファレンスセル用置換フューズ33−1及びメモリセル用置換フューズ33−2は、アンチフューズやメタルフューズに例示される。記憶部9等のアドレスをプログラムすることにより、いずれかの予備記憶部19等が対応する(置換する)ようにすることができる。リファレンスセル用置換フューズ33−1及びメモリセル用置換フューズ33−2は、それぞれ複数の置換フューズを含む。
スペアセル制御部31は、不揮発性メモリ1の通常動作時に、正常なメインセルアレイ7(のメモリセル29)を示すYアドレス信号を受信した場合、Yデコーダ21へ制御信号(Yアドレス信号)を出力する。同時にYデコーダ31へ出力していても良い。それと共に、複数の記憶部9(センスアンプ5)のうちのどれから出力信号が出力されるかを示す切換信号を切換部20へ出力する。
スペアセル制御部31は、通常動作時に、不良なリファレンスセル3を含む記憶部9のメインセルアレイ7(のメモリセル29)を示すYアドレス信号を受信した場合、Yデコーダ31へ制御信号(Yアドレス信号)を出力する。同時にYデコーダ21へ出力していても良い。それと共に、複数の予備記憶部19(スペアセンスアンプ15)のうちのどれから出力信号が出力されるかを示す切換信号を切換部20へ出力する。この動作は、リファレンスセル用置換フューズ33−1にプログラムされたアドレスが受信したアドレス信号に一致する場合に行われる。
スペアセル制御部31は、通常動作時に、不良なメインセルアレイ7(のメモリセル29)を示すアドレス信号を受信した場合、Yデコーダ31へ制御信号(Yアドレス信号)を出力する。同時にYデコーダ21へ出力していても良い。それと共に、複数の予備記憶部19(スペアセンスアンプ15)のうちのどれから出力信号が出力されるかを示す切換信号を切換部20へ出力する。この動作は、メモリセル用置換フューズ33−2にプログラムされたアドレスが、受信したアドレス信号にに一致する場合に行われる。
Xデコーダ側にも同様の機構をもたせることも可能であるが、本実施の形態では省略する。
切換部20は、制御部10からの切換信号の入力に基づいて、複数のセンスアンプ5及び複数のスペアセンスアンプ15のうちの出力信号を出力するものに接続する配線に、スイッチを切り換える。
次に、本発明の半導体記憶装置の製造方法の実施の形態について説明する。図6は、本発明の半導体記憶装置の製造方法における記憶部の検査及び置換方法を示すフロー図である。各記憶部9において、図6のフローを実施する。
(1)ステップS01
記憶部9において、リファレンスセル3の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、リファレンスセル3に問題が無い場合(ステップS01:OK)、ステップS04へ進む。評価方法は、従来知られた方法を用いることができる。
(2)ステップS02
リファレンスセル3に不良がある場合(ステップS01:NG)、不良がある記憶部9を、複数の予備記憶部19のうちの未使用のものに置換する。すなわち、不良がある記憶部9に含まれるメインセルアレイ7(又はメモリセル29又は記憶部9)のアドレスに対しては、置換された予備記憶部19に含まれるスペアセルアレイ17(又はスペアセル39又は予備記憶部19)を選択するように、リファレンスセル用置換フューズ33−1をプログラムする。これにより、不良がある記憶部9は、一つの予備記憶部19に置換される(ステップS02:OK)。その後、ステップS03へ進む。ただし、置換すべき予備記憶部19が全て使用済みの場合(ステップS02:NG)、検査はFailとなる。
同様に、リファレンスセル13に不良がある場合(ステップS03:NG)、不良がある予備記憶部9を、複数の予備記憶部19のうちの未使用のものに置換する。すなわち、不良がある記憶部9に含まれるメインセルアレイ7(又はメモリセル29又は記憶部9)のアドレスに対しては、更に置換された予備記憶部19に含まれるスペアセルアレイ17(又はスペアセル39又は予備記憶部19)を選択するように、リファレンスセル用置換フューズ33−1をプログラムする。これにより、不良がある記憶部9は、他の一つの予備記憶部19に置換される(ステップS02:OK)。その後、ステップS03へ進む。ただし、置換すべき予備記憶部19が全て使用済みの場合(ステップS02:NG)、検査はFailとなる。
(3)ステップS03
不良のある記憶部9を置換した予備記憶部9において、リファレンスセル13の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、リファレンスセル13に問題が無い場合(ステップS03:OK)、ステップS04へ進む。リファレンスセル13に問題がある場合(ステップS03:NO)、ステップS02へ戻る。評価方法は、従来知られた方法を用いることができる。
(4)ステップS04
メインセルアレイ7において、全てのメモリセル29の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、メインセルアレイ7に問題が無い場合(ステップS04:OK)、検査がPASSとなる。評価方法は、従来知られた方法を用いることができる。
(5)ステップS05
メインセルアレイ7のメモリセル29に不良がある場合(ステップS04:NG)、不良がある記憶部9を、複数の予備記憶部19のうちの未使用のものに置換する。すなわち、不良がある記憶部9に含まれるメインセルアレイ7(又はメモリセル29又は記憶部9)のアドレスに対しては、置換された予備記憶部19に含まれるスペアセルアレイ17(又はスペアセル39又は予備記憶部19)を選択するように、メモリセル用置換フューズ33−2をプログラムする。これにより、不良がある記憶部9は、一つの予備記憶部19に置換され(ステップS05:OK)、検査がPASSとなる。ただし、置換すべき予備記憶部19が全て使用済みの場合(ステップS04:NG)、検査はFailとなる。
この後、更にステップS04へ戻って置換された予備記憶部19について全てのメモリセル29の評価を行っても良い。
(1)ステップS01
記憶部9において、リファレンスセル3の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、リファレンスセル3に問題が無い場合(ステップS01:OK)、ステップS04へ進む。評価方法は、従来知られた方法を用いることができる。
(2)ステップS02
リファレンスセル3に不良がある場合(ステップS01:NG)、不良がある記憶部9を、複数の予備記憶部19のうちの未使用のものに置換する。すなわち、不良がある記憶部9に含まれるメインセルアレイ7(又はメモリセル29又は記憶部9)のアドレスに対しては、置換された予備記憶部19に含まれるスペアセルアレイ17(又はスペアセル39又は予備記憶部19)を選択するように、リファレンスセル用置換フューズ33−1をプログラムする。これにより、不良がある記憶部9は、一つの予備記憶部19に置換される(ステップS02:OK)。その後、ステップS03へ進む。ただし、置換すべき予備記憶部19が全て使用済みの場合(ステップS02:NG)、検査はFailとなる。
同様に、リファレンスセル13に不良がある場合(ステップS03:NG)、不良がある予備記憶部9を、複数の予備記憶部19のうちの未使用のものに置換する。すなわち、不良がある記憶部9に含まれるメインセルアレイ7(又はメモリセル29又は記憶部9)のアドレスに対しては、更に置換された予備記憶部19に含まれるスペアセルアレイ17(又はスペアセル39又は予備記憶部19)を選択するように、リファレンスセル用置換フューズ33−1をプログラムする。これにより、不良がある記憶部9は、他の一つの予備記憶部19に置換される(ステップS02:OK)。その後、ステップS03へ進む。ただし、置換すべき予備記憶部19が全て使用済みの場合(ステップS02:NG)、検査はFailとなる。
(3)ステップS03
不良のある記憶部9を置換した予備記憶部9において、リファレンスセル13の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、リファレンスセル13に問題が無い場合(ステップS03:OK)、ステップS04へ進む。リファレンスセル13に問題がある場合(ステップS03:NO)、ステップS02へ戻る。評価方法は、従来知られた方法を用いることができる。
(4)ステップS04
メインセルアレイ7において、全てのメモリセル29の評価を行う。評価は、所定の書き込み動作、読み出し動作及び消去動作の可否で行う。評価の結果、メインセルアレイ7に問題が無い場合(ステップS04:OK)、検査がPASSとなる。評価方法は、従来知られた方法を用いることができる。
(5)ステップS05
メインセルアレイ7のメモリセル29に不良がある場合(ステップS04:NG)、不良がある記憶部9を、複数の予備記憶部19のうちの未使用のものに置換する。すなわち、不良がある記憶部9に含まれるメインセルアレイ7(又はメモリセル29又は記憶部9)のアドレスに対しては、置換された予備記憶部19に含まれるスペアセルアレイ17(又はスペアセル39又は予備記憶部19)を選択するように、メモリセル用置換フューズ33−2をプログラムする。これにより、不良がある記憶部9は、一つの予備記憶部19に置換され(ステップS05:OK)、検査がPASSとなる。ただし、置換すべき予備記憶部19が全て使用済みの場合(ステップS04:NG)、検査はFailとなる。
この後、更にステップS04へ戻って置換された予備記憶部19について全てのメモリセル29の評価を行っても良い。
上記プロセスにより、記憶部の検査及び置換方法が行われる。
不揮発性メモリ1の書き込み動作、読み出し動作及び消去動作において、置換されたスペアセル39を選択する動作は以下のようにして行う。ここでは、記憶部9−1が不具合のため予備記憶部19−1へ置換された場合を示す。
すなわち、制御部10(スペアセル制御部31)は、不良なリファレンスセル3を含む記憶部9のメモリセル29、又は、不良なメモリセル29を含むメインセルアレイ7のメモリセル29を示すアドレス信号を受信して、置換フューズ(33−1又は33−2)のプログラムされた状態に対応して、Xデコーダ33及びYデコーダ31へ制御信号(アドレス信号)を出力する。同時にXデコーダ23及びYデコーダ21へ出力していても良い。制御信号に基づいて、Xデコーダ33は選択ワード線37sを選択し、Yデコーダ31は選択ビット線35sを選択する。選択ワード線37sと選択ビット線35sとにより、制御信号で示されるアドレスのスペアセルアレイ17−1のスペアセル39が選択される。
読み出し動作の場合、制御部10(スペアセル制御部31)は、制御信号の出力と共に、複数の予備記憶部19(スペアセンスアンプ15)のうちの予備記憶部19−1(センスアンプ15−1)から出力信号が出力されることを示す切換信号を切換部20へ出力する。スペアセンスアンプ15−1は、選択されたスペアセル39と対応するリファレンスセル13−1との出力を比較して、その結果を切換部20へ出力する。このとき、切換部20は、制御部10からの切換信号により、スペアセンスアンプ15−1の出力を選択し、出力する。
書き込み動作、消去動作については、スペアセル39が選択される以外は、従来と同様である。
不揮発性メモリ1の書き込み動作、読み出し動作及び消去動作において、通常のメモリセル29を選択する動作は以下のようにして行う。ここでは、記憶部9−1のメモリセル29を選択する場合を示す。
すなわち、制御部10(スペアセル制御部31)は、正常なメインセルアレイ7(のメモリセル29)を示すアドレス信号を受信して、Xデコーダ23及びYデコーダ21へ制御信号(アドレス信号)を出力する。同時にXデコーダ33及びYデコーダ31へ出力していても良い。制御信号に基づいて、Xデコーダ23は選択ワード線27sを選択し、Yデコーダ21は選択ビット線25sを選択する。選択ワード線27sと選択ビット線25sとにより、制御信号で示されるアドレスのメインセルアレイ7−1のメモリセル29が選択される。
すなわち、制御部10(スペアセル制御部31)は、正常なメインセルアレイ7(のメモリセル29)を示すアドレス信号を受信して、Xデコーダ23及びYデコーダ21へ制御信号(アドレス信号)を出力する。同時にXデコーダ33及びYデコーダ31へ出力していても良い。制御信号に基づいて、Xデコーダ23は選択ワード線27sを選択し、Yデコーダ21は選択ビット線25sを選択する。選択ワード線27sと選択ビット線25sとにより、制御信号で示されるアドレスのメインセルアレイ7−1のメモリセル29が選択される。
読み出し動作の場合、制御部10(スペアセル制御部31)は、制御信号の出力と共に、複数の記憶部9(センスアンプ5)のうちの記憶部9−1(センスアンプ5−1)から出力信号が出力されることを示す切換信号を切換部20へ出力する。センスアンプ5−1は、選択されたメモリセル29と対応するリファレンスセル3−1との出力を比較して、その結果を切換部20へ出力する。このとき、切換部20は、制御部10からの切換信号により、センスアンプ5−1の出力を選択し、出力する。
書き込み動作、消去動作についても、従来と同様である。
本発明により、リファレンスセル3に不良が発生した場合でも、記憶部9を予備記憶部19に変更することができる。それにより、不揮発性メモリ(半導体記憶装置)の歩留まりの低下を抑制することができる。その際、追加する回路としては、リファレンスセル用の置換フューズ33−1だけである。すなわち、追加回路を最小限に抑えて、リファレンスセル不良による半導体記憶装置の歩留まりの低下を抑制することができる。
1、101、101a 不揮発性メモリ
3、3−1〜3−n、103−1〜103−n リファレンスセル
5、5−1〜5−n、105−1〜105−m(n) センスアンプ
7、7−1〜7−n、107−1〜107−m(n) メインセルアレイ
9、9−1〜9−n 記憶部
10 制御部
13、13−1〜13−2、113、113−1〜113−2 リファレンスセル
15、15−1〜15−2、115−1〜115−2 スペアセンスアンプ
17、17−1〜17−2、117−1〜117−2 スペアセルアレイ
19、19−1〜19−2 予備記憶部
20 切換部
21 Yデコーダ
23 Xデコーダ
25 ビット線
27 ワード線
29 メモリセル
31 Yデコーダ
33 Xデコーダ
35 ビット線
37 ワード線
39 スペアセル
3、3−1〜3−n、103−1〜103−n リファレンスセル
5、5−1〜5−n、105−1〜105−m(n) センスアンプ
7、7−1〜7−n、107−1〜107−m(n) メインセルアレイ
9、9−1〜9−n 記憶部
10 制御部
13、13−1〜13−2、113、113−1〜113−2 リファレンスセル
15、15−1〜15−2、115−1〜115−2 スペアセンスアンプ
17、17−1〜17−2、117−1〜117−2 スペアセルアレイ
19、19−1〜19−2 予備記憶部
20 切換部
21 Yデコーダ
23 Xデコーダ
25 ビット線
27 ワード線
29 メモリセル
31 Yデコーダ
33 Xデコーダ
35 ビット線
37 ワード線
39 スペアセル
Claims (11)
- 複数の記憶部と、
複数の予備記憶部と
を具備し、
ここで、前記記憶部は、
不揮発な状態でデータを記憶する複数のメモリセルを有するメインセルアレイと、
不揮発な状態で基準となるデータを記憶する第1リファレンスセルと、
前記メモリセルの状態と前記第1リファレンスセルの状態とに基づいて、前記メモリセルの状態を読み出す第1センスアンプと
を備え、
前記予備記憶部は、
前記メインセルアレイの予備として設けられ、前記複数のメモリセルの予備としての複数のスペアセルを有するスペアセルアレイと、
不揮発な状態で基準となるデータを記憶する第2リファレンスセルと、
前記スペアセルの状態と前記第2リファレンスセルの状態とに基づいて、前記スペアセルの状態を読み出す第2センスアンプと
を備え、
前記予備記憶部は、前記第1リファレンスセルに不具合がある前記記憶部としての不良記憶部を置換する
半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
置換機構を含み、動作時に前記不良記憶部を選択する第1信号の入力と前記置換機構の状態とに基づいて、第1切換信号を出力する制御部と、
前記第1切換信号に基づいて、前記不良記憶部を置換する前記予備記憶部の出力を選択して出力する切換部と
を更に具備する
半導体記憶装置。 - 請求項2に記載の半導体記憶装置において、
前記置換機構は、前記制御部が動作時に前記第1信号に基づいて前記第1切換信号を出力するように設定されている
半導体記憶装置。 - (a)半導体記憶装置を形成するステップと、
ここで、前記半導体記憶装置は、
複数の記憶部と、
複数の予備記憶部と
を備え、
前記記憶部は、
不揮発な状態でデータを記憶する複数のメモリセルを有するメインセルアレイと、
不揮発な状態で基準となるデータを記憶する第1リファレンスセルと、
前記メモリセルの出力と前記第1リファレンスセルの出力とに基づいて、前記メモリセルのデータを読み出す第1センスアンプと
を含み、
前記予備記憶部は、
前記メインセルアレイの予備として設けられ、前記複数のメモリセルの予備としての複数のスペアセルを有するスペアセルアレイと、
不揮発な状態で基準となるデータを記憶する第2リファレンスセルと、
前記スペアセルの出力と前記第2リファレンスセルの出力とに基づいて、前記スペアセルのデータを読み出す第2センスアンプと
を含み、
(b)前記複数の記憶部の各々について、前記第1リファレンスセルを評価するステップと、
(c)前記第1リファレンスセルに不具合がある場合、前記第1リファレンスセルに不具合がある前記記憶部としての第1不良記憶部を、前記予備記憶部としての第1予備記憶部に置換するステップと
を具備する
半導体記憶装置の製造方法。 - 請求項4に記載の半導体記憶装置の製造方法において、
前記(a)ステップにおいて、
前記半導体記憶装置は、
置換機構を含み、動作時に前記記憶部を選択する信号の入力と前記置換機構の状態に基づいて、切換信号を出力する制御部と、
前記切換信号に基づいて、前記複数の記憶部及び前記複数の予備記憶部のうちの一つの出力を選択して出力する切換部と
を更に具備し、
前記(c)ステップは、
(c1)前記不第1良記憶部を選択する第1信号の入力に基づいて前記制御部が第1切換信号を出力するように前記置換機構を設定するステップ
を備え、
前記第1切換信号は、前記切換部が前記第1予備記憶部の出力を選択する前記切換信号である
半導体記憶装置。 - 請求項4又は5に記載の半導体装置の製造方法において、
(d)前記第1不良記憶部以外の前記複数の記憶部の各々について、前記複数のメモリセルの各々を評価するステップと、
(e)前記複数のメモリセルのうちの少なくとも一つに不具合がある場合、前記複数のメモリセルのうちの少なくとも一つに不具合がある前記記憶部としての第2不良記憶部を、前記予備記憶部としての第2予備記憶部に置換するステップと
を更に具備する
半導体装置の製造方法。 - 複数の記憶部と、
複数の予備記憶部と、
制御部と
を具備し、
前記記憶部は、
複数のメモリセルと、
第1リファレンスセルと
を備え、
前記予備記憶部は、
複数のスペアセルと、
第2リファレンスセルと
を備え、
前記制御部は、
第1制御部と、
第2制御部と
を備え、
前記第1制御部は、前記記憶部と前記予備記憶部との置換情報を蓄え、
前記第2制御部は、前記第1リファレンスセルと第2リファレンスセルとの置換情報を蓄える
半導体記憶装置。 - 請求項7に記載の半導体記憶装置において、
前記制御部は前記メモリセルと前記第1リファレンスセルのいづれか一方が不良であるときに、前記記憶部と前記予備記憶部とを置換する
半導体記憶装置。 - 請求項7又は8に記載の半導体記憶装置において、
前記予備記憶部は、さらに、第3リファレンスセルを備え、
前記第2制御部は、更に、前記スペアセルと第2リファレンスセルのいづれか一方が不良であるときに前記第2リファレンスセルを第3リファレンスセルに置換する
半導体記憶装置。 - 請求項7乃至9のいずれか一項に記載の半導体記憶装置において、
前記メモリセルと前記スペアセルとは不揮発性メモリである
半導体記憶装置。 - 請求項7乃至10のいずれか一項に記載の半導体記憶装置において、
前記第1リファレンスセルと前記第2リファレンスセルとは不揮発性メモリである
半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101199A JP2005285281A (ja) | 2004-03-30 | 2004-03-30 | 半導体記憶装置及び半導体記憶装置の製造方法 |
US11/091,523 US7319628B2 (en) | 2004-03-30 | 2005-03-29 | Semiconductor memory and method for manufacturing the same |
CN200510062530.XA CN1677573A (zh) | 2004-03-30 | 2005-03-29 | 半导体存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101199A JP2005285281A (ja) | 2004-03-30 | 2004-03-30 | 半導体記憶装置及び半導体記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005285281A true JP2005285281A (ja) | 2005-10-13 |
Family
ID=35050010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101199A Pending JP2005285281A (ja) | 2004-03-30 | 2004-03-30 | 半導体記憶装置及び半導体記憶装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7319628B2 (ja) |
JP (1) | JP2005285281A (ja) |
CN (1) | CN1677573A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007265589A (ja) * | 2006-03-30 | 2007-10-11 | Fujitsu Ltd | 不揮発性半導体メモリ |
JP2012119058A (ja) * | 2012-02-13 | 2012-06-21 | Fujitsu Semiconductor Ltd | 不揮発性半導体メモリ |
JP2013519183A (ja) * | 2010-02-09 | 2013-05-23 | クアルコム,インコーポレイテッド | 参照セルを選択するためのシステムおよび方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1911317B1 (en) | 2005-08-05 | 2017-08-02 | Nokia Technologies Oy | Dynamic uplink control channel gating to increase capacity |
KR101303177B1 (ko) * | 2007-06-22 | 2013-09-17 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 동작 방법 |
JP5801049B2 (ja) * | 2010-12-28 | 2015-10-28 | ラピスセミコンダクタ株式会社 | 半導体記憶装置へのデータの書込み方法及び半導体記憶装置 |
WO2013163243A2 (en) * | 2012-04-24 | 2013-10-31 | Being Advanced Memory Corporation | Robust initialization with phase change memory cells in both configuration and array |
US9595565B1 (en) * | 2016-04-18 | 2017-03-14 | Chang Gung University | Memory structure |
ES2891378T3 (es) | 2017-12-29 | 2022-01-27 | Philip Morris Products Sa | Método para la preparación de una lámina que incluye un material homogeneizado que contiene alcaloides y artículo formador de aerosol que comprende un componente preparado a partir de este |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6337899A (ja) * | 1986-07-30 | 1988-02-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2577724B2 (ja) * | 1986-07-31 | 1997-02-05 | 三菱電機株式会社 | 半導体記憶装置 |
DE19956069A1 (de) | 1999-11-22 | 2001-05-31 | Infineon Technologies Ag | Integrierter Speicher mit Speicherzellen und Referenzzellen |
US6469945B2 (en) * | 2000-05-25 | 2002-10-22 | Tachyon Semiconductor Corp. | Dynamically configurated storage array with improved data access |
US6243306B1 (en) * | 2000-07-19 | 2001-06-05 | International Business Machines Corporation | Defect management engine for generating a unified address to access memory cells in a primary and a redundancy memory array |
JP2004062922A (ja) * | 2002-07-25 | 2004-02-26 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2004079138A (ja) * | 2002-08-22 | 2004-03-11 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP4170108B2 (ja) * | 2003-02-20 | 2008-10-22 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
-
2004
- 2004-03-30 JP JP2004101199A patent/JP2005285281A/ja active Pending
-
2005
- 2005-03-29 CN CN200510062530.XA patent/CN1677573A/zh active Pending
- 2005-03-29 US US11/091,523 patent/US7319628B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007265589A (ja) * | 2006-03-30 | 2007-10-11 | Fujitsu Ltd | 不揮発性半導体メモリ |
JP2013519183A (ja) * | 2010-02-09 | 2013-05-23 | クアルコム,インコーポレイテッド | 参照セルを選択するためのシステムおよび方法 |
US8724414B2 (en) | 2010-02-09 | 2014-05-13 | Qualcomm Incorporated | System and method to select a reference cell |
JP2012119058A (ja) * | 2012-02-13 | 2012-06-21 | Fujitsu Semiconductor Ltd | 不揮発性半導体メモリ |
Also Published As
Publication number | Publication date |
---|---|
US20050219920A1 (en) | 2005-10-06 |
US7319628B2 (en) | 2008-01-15 |
CN1677573A (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7974125B2 (en) | Flash memory device and method of controlling flash memory device | |
US7224596B2 (en) | Apparatus and method for repairing semiconductor memory device | |
US5764577A (en) | Fusleless memory repair system and method of operation | |
CN110277130B (zh) | 涉及冗余区域的修复的半导体装置 | |
US7286399B2 (en) | Dedicated redundancy circuits for different operations in a flash memory device | |
JP2007257791A (ja) | 半導体記憶装置 | |
US7319628B2 (en) | Semiconductor memory and method for manufacturing the same | |
US7177209B2 (en) | Semiconductor memory device and method of driving the same | |
JP3967704B2 (ja) | 半導体記憶装置とそのテスト方法 | |
WO2005076283A1 (ja) | 不揮発性半導体記憶装置及びブロック冗長救済方法 | |
JP4891748B2 (ja) | 半導体集積回路およびそのテスト方法 | |
JP4351649B2 (ja) | 半導体記憶装置 | |
JP3930446B2 (ja) | 半導体装置 | |
US7813207B2 (en) | Fuse box and semiconductor memory device including the same | |
KR100502130B1 (ko) | 반도체 기억 장치 및 그 설정 방법 | |
US7826295B2 (en) | Semiconductor memory device including a repair circuit which includes mode fuses | |
US20140068241A1 (en) | Memory device, memory system including the same, and method for operating the memory system | |
JP2009099165A (ja) | 半導体記憶装置 | |
KR19990063448A (ko) | 반도체 기억장치 | |
JP2010198694A (ja) | 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法 | |
JP4519786B2 (ja) | 半導体記憶装置 | |
KR100400771B1 (ko) | 워드라인 리던던시 회로 | |
KR20030058256A (ko) | 플래시 메모리 소자 및 그의 리페어 방법 | |
JP2003288794A (ja) | 半導体集積回路 | |
JPH0831190A (ja) | 不揮発性半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080814 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090904 |