CN102456414B - 具有备援行的存储器装置及其修复方法 - Google Patents

Abstract

本发明公开了一种具有备援行来取代存储装置中瑕疵的存储器装置及其修复方法。该存储装置包含一存储单元阵列及控制电路。该第一备援行修复该阵列中的第一多个瑕疵，该第一多个瑕疵包括一第一瑕疵及一第二瑕疵于该多个主要行中的不同主要行。然而，由此第一备援行进行修复的所有多个瑕疵并不需要是位于不同的主要行中。此存储单元阵列安排成多列是由列地址以及多个主要行由行地址来进行存取。

Description

具有备援行的存储器装置及其修复方法

技术领域

本发明是关于一种存储装置，特别是关于一种具有备援行来取代存储装置中瑕疵的存储器装置及其修复方法。

背景技术

在存储阵列中的备援行可以用来改善一存储集成电路的制造良率。此存储阵列中的瑕疵，可以通过，例如，利用合适的行地址程序，将此存储阵列中具有瑕疵的典型行挑出，而利用一备援行来取代此具有瑕疵的行。

不幸的是，存储阵列中的瑕疵并无法隔离在存储阵列中的一相同行之内。此利用一备援行来取代此具有瑕疵的行的技术，无法使用在存储阵列中的瑕疵是发生在不同行的情况下。

存储阵列中的瑕疵发生在不同行的问题的一个解决方式为，包括更多的备援行。在如此的情况下，每一个发生在存储阵列中不同行的瑕疵可以通过利用一备援行来取代每一个具有瑕疵的行而被寻址。但是，如此解决方案会因为需要增加许多备援行而耗费甚多。此外，在存储阵列中的瑕疵行的数目超过备援行数目的情况下，此技术也无法使用。

发明内容

工艺瑕疵会造成存储器的良率损失。虽然制造良率可以通过备援行来取代损坏的行来改善，整体位线、区域位线及接触窗的瑕疵，皆可以使用备援行来修复。因此，若是不使用整条备援行来修复的话可以提升修复效率。

本发明的一个目的为提供一种存储装置，包含一存储单元阵列及控制电路。

此存储单元阵列安排成多列、多个主要行及第一备援行。该多列中的特定列是由列地址辨别。该多个主要行中的特定主要行是由行地址辨别。该第一备援行修复该阵列中的第一多个瑕疵，该第一多个瑕疵包括一第一瑕疵及一第二瑕疵于该多个主要行中的不同主要行。

该控制电路利用该第一备援行修复该阵列中的该第一多个瑕疵。

在一实施例中，该多列分割成多个列区块，且该第一瑕疵及一第二瑕疵于该多个列区块中的不同列区块。

在一实施例中，该多列分割成多个列区块，且该第一瑕疵及该第二瑕疵于该多个列区块中的不同列区块，且该多个列区块的一数目与分割该多列的擦除区段的一数目对应。

在一实施例中，该多列分割成多个列区块，且该第一瑕疵及该第二瑕疵于该多个列区块中的不同列区块，且该多个列区块中的特定列区块由列区块地址辨别。在一实施例中，该存储装置更包含一存储器储存关于该阵列中的该第一多个瑕疵的信息，该存储器由该第一多个瑕疵的该行地址及该列区块地址进行存取。一实施例更包含此存储器、多个主要感测放大器及第一备援感测放大器。该多个主要感测放大器与该多个主要行耦接，而该第一备援感测放大器与该第一备援行耦接。该存储器指示是否选择该多个主要感测放大器或是该第一备援感测放大器作为该阵列的输出。

在一实施例中，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与至少该第一瑕疵及该第二瑕疵之一相同的主要行中。因此，虽然此技术使用阵列中的一备援行来修复该存储单元阵列中不同主要行的多个瑕疵，这些所有的多个瑕疵并不需要是位于不同的主要行中。

在一实施例中，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与该第一瑕疵及该第二瑕疵不同的主要行中。

在一实施例中，该多行分割成多个行区块，其由行区块地址辨别。该存储装置更包含一存储器储存关于该阵列中的该第一多个瑕疵的信息，该存储器由该第一多个瑕疵的该行区块地址及该列区块地址进行存取。

在一实施例中更包含一第二备援行修复该阵列中的第二多个瑕疵，该第二多个瑕疵包括一第三瑕疵及一第四瑕疵，该第三瑕疵及该第四瑕疵于该多个主要行的不同主要行中。

本发明的再一目的为提供一种修复存储装置的方法。

此方法利用一第一备援行修复一阵列存储单元中的第一多个瑕疵，该第一多个瑕疵包括一第一瑕疵及一第二瑕疵，该第一瑕疵及该第二瑕疵于该阵列中多个主要行的不同主要行，其中该阵列安排成多列由列进行存取及该多个主要行由行地址进行存取。

在一实施例中，该第一瑕疵及该第二瑕疵于分割该多列为多个列区块的不同的列区块中。在一实施例中，该多个列区块的一数目与分割该多列的擦除区段的一数目对应。在一实施例中，该多个列区块中的特定列区块由列区块地址辨别。一实施例更包含通过该第一多个瑕疵的该行地址及该列区块地址存取一存储器，该存储器储存关于该阵列中的该第一多个瑕疵的信息。在一实施例中，该存储器指示是否选择与该多个主要行耦接的多个主要感测放大器或是与该第一备援行耦接的第一备援感测放大器作为该阵列的输出。

在一实施例中，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与至少该第一瑕疵及该第二瑕疵之一相同的主要行中。因此，虽然此技术使用阵列中的一备援行来修复该存储单元阵列中不同主要行的多个瑕疵，这些所有的多个瑕疵并不需要是位于不同的主要行中。

在一实施例中，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与该第一瑕疵及该第二瑕疵不同的主要行中。

一实施例更包含通过该第一多个瑕疵的行区块地址及该列区块地址存取一存储器，该存储器储存关于该阵列中的该第一多个瑕疵的信息。该多个主要行分割成多个具有行区块地址的行区块。

一实施例更包含利用一第二备援行修复一阵列存储单元中的第二多个瑕疵，该第二多个瑕疵包括一第三瑕疵及一第四瑕疵，该第三瑕疵及该第四瑕疵于该阵列中多个主要行的不同主要行。

附图说明

图1显示一具有一个或多个备援行的存储器阵列的简要示意图，其可以修复存储器阵列中不同列区块的存储器瑕疵。

图2显示一具有如图1所示的存储阵列的存储电路的一简化整体架构示意图，此存储阵列具有可以修复存储器阵列中不同列区块的存储器瑕疵的备援行。

图3显示一具有如图2所示的储存存储阵列中瑕疵数据的存储器的一方块示意图，此存储阵列分割成与此存储器阵列的列区块对应的许多列区块。

图4显示一存储器的一部分方块示意图，其储存存储阵列中对应一列区块的瑕疵数据，例如图3所示的存储器的许多部份中。

图5显示一存储电路的另一简化整体架构方块示意图。

【主要元件符号说明】

100：存储电路

110：存储阵列

120：X预译码器

111～114：备援行

130：Y方向译码器

140：系统感测放大器

150：系统输入输出端口

160：数据输出缓冲器

170：输出垫

180：Y备援系统熔丝

550：集成电路

510：具有备援行的存储阵列

501：列译码器

502：字线

503：行译码器

504：位线

505、507：总线

506：感测放大器/数据输入结构

540：备援行逻辑和存储器

508：偏压调整供应电压

509：具有读取、编程及擦除模式的偏压调整状态机构

511：数据输入线

515：数据输出线

具体实施方式

图1显示一具有一个或多个备援行的存储器阵列的简要示意图，其可以修复存储器阵列中不同列区块的存储器瑕疵。

此存储器阵列包括主要行211、212、213、214、215、216、217和218，其每一个延伸通过所有的行区块。图中显示每一半行区块两侧的这些主要行，其省略填充每一半行区块中间区域的主要行。此存储器阵列也包括备援行111、112、113和114，其每一个延伸通过所有的行区块。这些备援行用来修复主要行中的错误。

此技术的实施例中提供一个行修复方法及具有高度修复率的算法。每一个备援行被分割为N区(N＝2，3...至Y方向上最大的区段数目)。修复信息储存于一非易失存储器中，且于开启电源后会提取至例如是缓存器(或熔丝)的一存储器中。假设，此修复率与相对于取代整个整体位线GBL的较无效率修复率比较，可以增加最高达N倍的参数。

在图1中，每一个行区块具有其各自的备援行111/112/113/114。每一个备援行在Y方向上被分割为N区。如图所示，N＝4，但是N现实上是由Y方向上最大的区段数目所限制。相同的备援行可以修复最高达N个主要行的瑕疵，只要这些瑕疵是在存储阵列中不同的列区块。

图1显示主要行的一部份列区块具有瑕疵311、312、313、314、315、316、317和318，显示可取代的单元是由一部份列区块为之。

在不同主要行及不同列区块中的瑕疵可以由相同备援行或是不同备援行来修复。在不同主要行及相同列区块中的瑕疵可以由不同备援行来修复。

图2显示一具有如图1所示的存储阵列的存储电路100的一简化整体架构示意图，此存储阵列具有可以修复存储器阵列中不同列区块的存储器瑕疵的备援行。

每一个行区块-BLK0、BLK1、BLK2、BLK3-具有两个或以上的备援行。其它的实施例中具有不同数目的行区块。不同的实施例中在每一区块具有不同数目的行。其它的实施例中在每一行区块具有不同数目的备援行。每一个备援行被分割为N区(例如如图中所示，N＝4)，但是N现实上是由Y方向上最大的区段数目所限制。一备援行中的每一个部分-其中一备援行中通过列区块分割成许多部分-可以在各自对应的列区块中修复其瑕疵。

SASYS 140是一感测放大器系统其具有128个感测放大器，在此实施例中具有合适数目的存储阵列行。可以理解的是对一不同大小的存储阵列可以具有不同数目的感测放大器。

RSA 190是一备援感测放大器系统，包括于此感测放大器系统SASYS140中，其具有2个感测放大器，以供每一行区块中提供两个备援行之用。可以理解的是对一具有不同数目的备援感测放大器可以具有不同数目的备援行。

IOSYS 150是具有一根据自YREDFUSESYS 180所得到的修复信息以选取将SASYS 140中的正常感测放大器与此主要存储器行耦接或是将RSA 190中的备援感测放大器与备援存储器行耦接的多任务器。此修复信息包括此存储阵列110中损坏存储单元的位置及一致能位。

在一实施例中，修复信息包括9个位，如ENABLE、A3、A2、A2、A1、IOBIT[3:0]。

于修复分析时，x预译码器XPRED 120产生ROWXS[1:0]以选取阵列110中对应的列区块。此外，信号ROWXS[1:0]自XPRED 120送至YREDFUSESYS 180以执行备援数据分析。备援数据储存于备援行中，作为存储阵列中损坏存储单元的备援存储单元。当一失效情况发生时，此对应地址被栓锁或是储存于YREDFUSESYS 180中。

于一读取操作时，此损坏行及备援行被平行感测。损坏行的感测结果被栓锁于对应的感测放大器中，且备援行的感测结果被栓锁于一备援感测放大器中。当此地址与具有修复信息的YREDFUSESYS匹配时，此YREDFUSESYS产生即将被传送至IOSYS 150的YREDEN[1:0]、IOD1ST[6:0]及IOD2ND[6:0]。之后此感测数据自此感测放大器中送出且此主要感测放大器被抑制使用。

每一个区块具有自己的备援行，有着在闪存擦除操作时可以同时对正常区段和备援行执行的优点。

主要感测放大器以外的备援感测放大器的优点为更快速的读取，因为主要阵列与备援行是平行地感测。举例而言，当使用一具有页面读取的范例平行或非门快闪时，其页面存取时间大约为25纳秒。如此，其优点是提供对备援行的预感测。

DOBUFSYS 160是介于IOSYS 150与OOUTPAD 170之间的数据输出缓冲器。

图3显示一具有如图2所示的储存存储阵列中瑕疵数据的存储器的一方块示意图，此存储阵列分割成与此存储器阵列的列区块对应的许多列区块。

存储器YREDFUSEROW 181中的阵列存储单元具有四个区块，且每一区块具有两组行备援。在其它的实施例中区块的数目及备援行的数目也可以是其它大小。

此存储器YREDFUSEROW被分割成四列-181a、181b、181c和181d-由ROWXS[1:0]解码。在具有其它大小的其它实施例中，则由合适数目的信号译码。

由BKX[1:0]、IOBIT0[5:0]、IOBIT1[5:0]、A0及A3解码的区块是备援行的信息。(A0，A3)是输入地址。A0、A1、A2、A3决定备援行的单元中哪一条GBL是整体位线。于修复分析时，指示一失效位置(失效GBL)的A0、A1、A2、A3的信息储存于YREDFUSESYS中。

A1与IOBIT#[4]连接而A2与IOBIT#[5]连接，其中#可为1或2。

IOBIT#[5]是为修复分析决定存储器(例如缓存器或熔丝)指示失效位置的栓锁数据。

此范例中具有16个输出，使用IOBIT[3:0]以解码输出。于修复分析当一失效被指示时，A0、A3、IOBIT[5:0]的信息储存于YREDFUSESYS中。

图4显示一存储器的一部分方块示意图，其储存存储阵列中对应一列区块的瑕疵数据，例如图3所示的存储器的许多部份中。

当此地址及输入输出IO与此修多据匹配时，YREDFUSEBLK 182产生YREDEN[1:0]、IOD1ST[6:0]及IOD2ND[6:0]而送至IOSYS以利用自一备援行的感测数据取代一主要行的瑕疵部分。IOD1ST[6:0]是存储器中的栓锁数据，A0、A2、A1、IOBIT[3:0]储存第一备援行的数据。而IOD2ND[6:0]是第二备援行的对应数据。IOD1ST[6:0]及IOD2ND[6:0]是当一使用者读取到一失效位置时的匹配结果，且用来指示于IOSYS中使用一特定RSA来取代一特定的感测放大器SA。

IOBIT0[5:0]包括第一修复行的失效位置。IOBIT0[3:0]指示16个I/O范例中的失效I/O。IOBIT0[5:4]指示A2及A1的失效地址。IOBIT1[5:0]包括第二修复行对应的失效位置。地址A[3:0]译码出备援行单元的整体位线GBL。

每一个区块中有着两个备援行。这些备援行具有两个感测放大器。当输入地址A3与储存于YREDFUSESYS中的失效位置匹配时，YREDEN[1:0]会变成高电平。YREDEN[1:0]及IOD1ST[6:0]/IOD2ND[6:0]决定于IOSYS中使用一RSA的感测数据来取代感测放大器SA的损坏感测数据。

在不同的实施例中，此阵列的列区块具有其它数目。其最大值可以是Y方向上的区段数目。在不同的实施例中，每一个区块中的备援行可以为其它数目。

在不同的实施例中，FUSESYS可以是通过但不局限于使用e熔丝或是缓存器或是其它非易失存储器来实施。

图5显示一存储电路的另一简化整体架构方块示意图。

图5显示一集成电路集成电路550包括存储阵列500。一字线及区块选择译码器501与沿着存储阵列500列方向安排的多条字线502耦接且电性沟通。位线译码器及驱动器503与沿着存储阵列500行方向安排的多条位线504电性沟通以对自存储阵列500的存储单元读取数据，或写入数据于其中。地址是由总线505提供给字线译码及驱动器501与位线译码器503。方块506中的感测放大器与数据输入结构，包括读取、编程及擦除模式的电流源经由总线507与位线译码器503耦接。数据由集成电路550上的输入/输出端口提供给数据输入线511，或者由集成电路550其它内部/外部的数据源，输入至方块506中的数据输入结构。数据由方块506中的感测放大器，经由数据输出线515，提供至集成电路550，或提供至集成电路550内部/外部的其它数据终端。电路509中的一偏压调整状态机构用来控制偏压调整供应电压508。此状态机构修复具有备援行的阵列中的多重瑕疵，其中瑕疵包括至少一第一瑕疵及一第二瑕疵于此阵列中的不同主要行。然而，所有由相同备援行修复的多重瑕疵并不需要在不同的主要行。备援行逻辑和存储器540储存此阵列502中瑕疵的修多据，且包括选取方块506中的一主要感测放大器或是备援感测放大器的控制逻辑。

本发明的较佳实施例与范例详细揭露如上，但应了解为上述范例仅作为范例，非用以限制权利要求的范围。就本领域技术人员而言，自可轻易依据随附权利要求范围对相关技术进行修改与组合。

Claims (16)

1.一种存储装置，其特征在于，包含：

一存储单元阵列安排成：

多列，其中该多列中的某一列是由列地址辨别；以及

多行，其中该多行中的某一行是由行地址辨别；

一第一备援行，其修复该阵列中的第一多个瑕疵，该第一多个瑕疵包括一第一瑕疵及一第二瑕疵于该多行中的不同行；以及

控制电路，其利用该第一备援行修复该阵列中的该第一多个瑕疵；

其中，该多列分割成多个列区块，且该第一瑕疵及该第二瑕疵于该多个列区块中的不同列区块，且该多个列区块的一数目与分割该多列的擦除区段的一数目对应。

2.根据权利要求1所述的存储装置，其特征在于，该多列分割成多个列区块，且该第一瑕疵及该第二瑕疵于该多个列区块中的不同列区块，且该多个列区块中的某一列区块由列区块地址辨别。

3.根据权利要求1所述的存储装置，其特征在于，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与至少该第一瑕疵及该第二瑕疵之一相同的行中。

4.根据权利要求1所述的存储装置，其特征在于，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与该第一瑕疵及该第二瑕疵不同的行中。

5.根据权利要求2所述的存储装置，其特征在于，该多列分割成多个列区块，且该第一瑕疵及该第二瑕疵于该多个列区块中的不同列区块，且该多个列区块中的某一列区块由列区块地址辨别，以及该存储装置更包含：

一存储器储存关于该阵列中的该第一多个瑕疵的信息，该存储器由该第一多个瑕疵的该行地址及该列区块地址进行存取。

6.根据权利要求2所述的存储装置，其特征在于，该多行分割成多个行区块具有行区块地址，且该存储装置更包含：

一存储器储存关于该阵列中的该第一多个瑕疵的信息，该存储器由该第一多个瑕疵的该行地址及该列区块地址进行存取。

7.根据权利要求1所述的存储装置，其特征在于，该多列分割成多个列区块，且该第一瑕疵及该第二瑕疵于该多个列区块中的不同列区块，且该多个列区块中的某一列区块由列区块地址辨别，以及该存储装置更包含：

多个主要感测放大器与该多行耦接；

一第一备援感测放大器与该第一备援行耦接；以及

一存储器储存关于该阵列中的该第一多个瑕疵的信息，该存储器由该第一多个瑕疵的该行地址及该列区块地址进行存取，且该存储器指示是否选择该多个主要感测放大器或是该第一备援感测放大器作为该阵列的输出。

8.根据权利要求1所述的存储装置，其特征在于，更包含：

一第二备援行修复该阵列中的第二多个瑕疵，该第二多个瑕疵包括一第三瑕疵及一第四瑕疵，该第三瑕疵及该第四瑕疵于该多行的不同行中。

9.一种修复存储装置的方法，其特征在于，包含：

利用一第一备援行修复一阵列存储单元中的第一多个瑕疵，该第一多个瑕疵包括一第一瑕疵及一第二瑕疵，该第一瑕疵及该第二瑕疵于该阵列中多行的不同行，其中该阵列安排成多列由列进行存取及该多行由行地址进行存取；其中，该第一瑕疵及该第二瑕疵于分割该多列为多个列区块的不同的列区块中，且该多个列区块的一数目与分割该多列的擦除区段的一数目对应。

10.根据权利要求9所述的方法，其特征在于，该第一瑕疵及该第二瑕疵于分割该多列为多个列区块的不同的列区块中，且该多个列区块中的某一列区块由列区块地址辨别。

11.根据权利要求9所述的方法，其特征在于，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与至少该第一瑕疵及该第二瑕疵之一相同的行中。

12.根据权利要求9所述的方法，其特征在于，该第一多个瑕疵包括一第三瑕疵，该第三瑕疵于与该第一瑕疵及该第二瑕疵不同的行中。

13.根据权利要求9所述的方法，其特征在于，该第一瑕疵及该第二瑕疵于该多个列区块中的不同列区块，且该多个列区块中的某一列区块由列区块地址辨别，且更包含：

通过该第一多个瑕疵的该行地址及该列区块地址存取一存储器，该存储器储存关于该阵列中的该第一多个瑕疵的信息。

14.根据权利要求9所述的方法，其特征在于，更包含：

通过该第一多个瑕疵的该行地址及列区块地址存取一存储器，该存储器储存关于该阵列中的该第一多个瑕疵的信息；

其中该多行分割成多个具有行区块地址的行区块。

15.根据权利要求9所述的方法，其特征在于，该第一瑕疵及该第二瑕疵于分割该多列为多个列区块的不同的列区块中，且该多个列区块中的某一列区块由列区块地址辨别，以及该方法更包含：

通过该第一多个瑕疵的该行地址及该列区块地址存取一存储器，该存储器储存关于该阵列中的该第一多个瑕疵的信息，且该存储器指示是否选择与该多行耦接的多个主要感测放大器或是与该第一备援行耦接的第一备援感测放大器作为该阵列的输出。

16.根据权利要求9所述的方法，其特征在于，更包含：

利用一第二备援行修复一阵列存储单元中的第二多个瑕疵，该第二多个瑕疵包括一第三瑕疵及一第四瑕疵，该第三瑕疵及该第四瑕疵于该阵列中多行的不同行。