CN117461226A - 光半导体元件及其制造方法 - Google Patents

光半导体元件及其制造方法 Download PDF

Info

Publication number
CN117461226A
CN117461226A CN202180099189.2A CN202180099189A CN117461226A CN 117461226 A CN117461226 A CN 117461226A CN 202180099189 A CN202180099189 A CN 202180099189A CN 117461226 A CN117461226 A CN 117461226A
Authority
CN
China
Prior art keywords
layer
type
semi
conductivity type
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180099189.2A
Other languages
English (en)
Inventor
河原弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117461226A publication Critical patent/CN117461226A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3072—Diffusion blocking layer, i.e. a special layer blocking diffusion of dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本公开的光半导体元件具备：第一导电型的半导体基板(1)；条纹状的台面构造(6)，由层叠于第一导电型的半导体基板(1)之上的第一导电型的包层(2)、活性层(4)以及第二导电型的第一包层(5)的层叠体构成；以及台面埋入层(7)，由在第一导电型的半导体基板(1)之上依次设置于台面构造(6)的两侧面的半绝缘性的第一埋入层(7a)、第一导电型的第二埋入层(7b)以及掺杂有过渡金属的半绝缘性的第三埋入层(7c)构成。

Description

光半导体元件及其制造方法
技术领域
本申请涉及光半导体元件及其制造方法。
背景技术
在以半导体激光器为代表的光半导体元件中，大多使用以向活性层的电流狭窄和从活性层的散热为目的而用半导体埋入活性层的两侧面的构造即所谓的埋入型半导体激光器。在作为光通信用途所使用的InP(铟磷，Indium Phosphide)系的埋入型半导体激光器中，为了应对通信的大容量化，而要求半导体激光器元件单体的调制频率的宽频带化且发光效率的提高。
为了以调制频率的宽频带化为目的而降低半导体激光器的电容，且以发光效率的提高为目的而谋求从活性层的散热性的提高，使用n型InP基板和掺杂了铁(Ferrum：Fe)等半绝缘性材料的InP埋入层的组合。
Fe在InP中作为捕获电子的受主(acceptor)发挥作用，另一方面对空穴没有捕获效果，因此一般使用在埋入层的上部与p型包层接触的部分配置有n型InP埋入层的元件构造。在该元件构造中，通过设置n型InP埋入层，而形成针对p型InP的空穴的势垒。
专利文献1：日本特开2004-047743号公报
然而，在上述的元件构造中，由于在n型InP埋入层与p型InP包层的界面存在面积大的pn结区域，所以CR时间常数因pn结电容而变大，因此产生半导体激光器的截止频率降低的不良情况。在如光通信等那样要求高速动作的用途中，因截止频率的降低而产生半导体激光器的动作频带被限制的问题。另外，由于在pn结区域的载流子复合而导致电流泄漏增大，还产生半导体激光器的发光效率降低的问题。
作为减少pn结区域的面积的手段，考虑缩窄半导体激光器的包含活性层的台面构造的台面宽度的方法、或者缩短半导体激光器的谐振器的方法等。然而，若缩窄台面构造的台面宽度，则产生半导体激光器的散热性恶化的新问题。
另一方面，若缩短半导体激光器的谐振器，则还产生由元件电阻的增大引起的截止频率的降低、或者由活性层的体积减少引起的发光效率的降低，因此无法消除动作频带与发光效率的折衷的关系。若假定50Gbps以上的光通信用途，则存在包含上述的pn结界面的元件构造难以应对的课题。
虽然专利文献1所记载的构成光集成设备的一部分的电场吸收型调制器与半导体激光器的用途不同，但是如专利文献1的图2(b)所示，在台面构造的两侧面形成有由半绝缘性Fe掺杂InP电子捕获层、n型InP空穴阻挡层、以及未掺杂InP层构成的三层构造的埋入层。
即，在n型InP空穴阻挡层与p型InP包层之间设置有未掺杂InP层。若将该层叠构造用作半导体激光器的埋入层，则由于未掺杂InP层的存在而使pn结电容降低。然而，由于该层叠构造为pin构造，所以无法抑制该部位处的载流子复合，发光效率降低的问题依然未解决。
发明内容
本公开是为了消除上述那样的问题点而做出的，其目的在于，提供通过降低由形成于埋入层与第二导电型的包层之间的pn结区域引起的pn结电容，能够实现高速调制，并且通过抑制在埋入层与第二导电型的包层的界面处的载流子复合，能够实现发光效率的高效率化的光半导体元件及其制造方法。
本申请所公开的光半导体元件具备：
第一导电型的半导体基板；
条纹状的台面构造，由层叠于上述第一导电型的半导体基板之上的第一导电型的包层、活性层以及第二导电型的第一包层的层叠体构成；以及
台面埋入层，由在上述第一导电型的半导体基板之上依次设置于上述台面构造的两侧面的半绝缘性的第一埋入层、第一导电型的第二埋入层以及掺杂有过渡金属的半绝缘性的第三埋入层构成。
本申请所公开的光半导体元件的制造方法包括：
第一结晶生长工序，在第一导电型的半导体基板，通过MOCVD法，使第一导电型的包层、活性层以及第二导电型的第一包层依次结晶生长；
台面构造形成工序，将上述第一导电型的包层、上述活性层、上述第二导电型的第一包层以及上述第一导电型的半导体基板的一部分蚀刻成条纹状的台面构造；
第二结晶生长工序，在上述第一导电型的半导体基板之上且在上述台面构造的两侧面，通过MOCVD法，使由半绝缘性的第一埋入层、第一导电型的第二埋入层以及掺杂有一种以上的过渡金属的半绝缘性的第三埋入层构成的台面埋入层依次结晶生长；以及
第三结晶生长工序，在上述台面构造的顶面和上述台面埋入层的表面以及侧面的一部分，通过MOCVD法，依次层叠第二导电型的第二包层以及第二导电型的接触层。
根据本申请所公开的光半导体元件及其制造方法，能够降低由形成于台面埋入层与第二导电型的包层之间的pn结引起的pn结电容，并且能够抑制在台面埋入层与第二导电型的包层的界面处的载流子复合，因此起到能够实现光半导体元件的高速调制以及光效率的高效率化的效果。另外，起到能够容易地制造该光半导体元件的效果。
附图说明
图1是表示实施方式1所涉及的光半导体元件的元件构造的剖视图。
图2是表示实施方式1所涉及的光半导体元件的制造方法的剖视图。
图3是表示实施方式1所涉及的光半导体元件的制造方法的剖视图。
图4是表示实施方式1所涉及的光半导体元件的制造方法的剖视图。
图5是表示实施方式1所涉及的光半导体元件的制造方法的剖视图。
图6是表示实施方式1所涉及的光半导体元件的制造方法的剖视图。
图7是表示基于比较例的光半导体元件的元件构造的剖视图。
图8是表示实施方式2所涉及的光半导体元件的元件构造的剖视图。
图9是表示实施方式2所涉及的光半导体元件的制造方法的剖视图。
图10是表示实施方式2所涉及的光半导体元件的制造方法的剖视图。
图11是表示实施方式2所涉及的光半导体元件的制造方法的剖视图。
图12是表示实施方式2所涉及的光半导体元件的制造方法的剖视图。
图13是表示实施方式3所涉及的光半导体元件的元件构造的剖视图。
图14是表示实施方式3所涉及的光半导体元件的制造方法的剖视图。
图15是表示实施方式3所涉及的光半导体元件的制造方法的剖视图。
图16是表示实施方式4所涉及的光半导体元件的元件构造的剖视图。
图17是表示实施方式4所涉及的光半导体元件的制造方法的剖视图。
图18是表示实施方式4所涉及的光半导体元件的制造方法的剖视图。
图19是表示实施方式4所涉及的光半导体元件的制造方法的剖视图。
具体实施方式
实施方式1
在图1示出了实施方式1所涉及的光半导体元件100的元件构造的剖视图。实施方式1所涉及的光半导体元件100由如下部分构成：n型InP基板1(第一导电型的半导体基板)；条纹状的台面构造6，由依次层叠于n型InP基板1的n型InP包层2(第一导电型的包层)、第一光限制层3a、活性层4、第二光限制层3b、p型InP第一包层5(第二导电型的第一包层)的层叠体以及n型InP基板1的一部分构成；台面埋入层7，由形成于台面构造6的两侧面的n型InP基板1上的半绝缘性InP第一埋入层7a(半绝缘性的第一埋入层)、n型InP第二埋入层7b(第一导电型的第二埋入层)以及半绝缘性InP第三埋入层7c(半绝缘性的第三埋入层)构成；p型InP第二包层8(第二导电型的第二包层)以及p型InGaAs接触层9(第二导电型的接触层)，形成为覆盖台面构造6的顶面和台面埋入层7的表面以及侧面的一部分；p侧电极31(第二导电型侧电极)，在设置于p型InGaAs接触层9的表面的绝缘膜21的开口部与p型InGaAs接触层9接触；以及n侧电极32(第一导电型侧电极)，设置于n型InP基板1的背面侧。
n型InP基板1掺杂有硫(Sulfur：S)，表面为＜100＞面。n型InP包层2掺杂有S，典型的层厚为1.0μm，S的典型的掺杂浓度为1.0×1018cm-3。
活性层4由AlGaInAs(Aluminum Gallium Indium Arsenide，砷化铝镓铟)构成且未掺杂。活性层4的典型的层厚为0.3μm。上下夹着活性层4设置的第一光限制层3a以及第二光限制层3b由AlGaInAs构成且未掺杂。
在p型InP第一包层5掺杂有锌(Zinc：Zn)。p型InP第一包层5的典型的层厚为0.3μm，Zn的典型的掺杂浓度为1.0×1018cm-3。
在半绝缘性InP第一埋入层7a掺杂有过渡金属。其中，过渡金属是指周期表中存在于第三族元素至第十一族元素之间的元素的统称。作为过渡金属的具体例，可列举Fe、钌(Ruthenium：Ru)、钛(Titanium：Ti)等。半绝缘性InP第一埋入层7a的典型的层厚为1.8μm，Fe的典型的掺杂浓度为5.0×1016cm-3。
在n型InP第二埋入层7b掺杂有S。n型InP第二埋入层7b的典型的层厚为0.2μm，S的典型的掺杂浓度为5.0×1018cm-3。
在半绝缘性InP第三埋入层7c掺杂有过渡金属。作为过渡金属的具体例，可列举Fe、Ru、Ti等。半绝缘性InP第三埋入层7c的典型的层厚为0.5μm，过渡金属的典型的掺杂浓度为5.0×1016cm-3。
在p型InP第二包层8掺杂有Zn。p型InP第二包层8的典型的层厚为2.0μm，Zn的典型的掺杂浓度为1.0×1018cm-3。
在p型InGaAs(Indium Gallium Arsenide)接触层9掺杂有Zn。p型InGaAs接触层9的典型的层厚为0.3μm，Zn的典型的掺杂浓度为1.0×1019cm-3。
以下，对实施方式1所涉及的光半导体元件100的动作进行说明。
为了在光半导体元件100中射出激光，而将激光驱动电路与p侧电极31以及n侧电极32电连接，对光半导体元件100施加正向偏压。通过正向偏压而从光半导体元件100的p侧电极31注入的电流，经由p型InGaAs接触层9向台面构造6流动，而在活性层4中产生激光。
另一方面，对于台面埋入层7，即使施加正偏压，由于半绝缘性InP第一埋入层7a以及半绝缘性InP第三埋入层7c为高电阻层，所以电流也不会向台面埋入层7流动。即，台面埋入层7作为电流阻挡层发挥功能。其结果，注入到光半导体元件100的电流通过设置于台面构造6的两侧并作为电流阻挡层发挥功能的台面埋入层7所带来的电流狭窄作用，而集中向台面构造6流动。因此，光半导体元件100通过台面埋入层7所带来的电流狭窄作用，能够相对于注入电流以高的效率射出激光。
接下来，对实施方式1所涉及的光半导体元件100的元件构造上的特征进行说明。
在实施方式1所涉及的光半导体元件100中，在S掺杂n型InP第二埋入层7b与Zn掺杂p型InP第二包层8之间，设置有Fe掺杂半绝缘性InP第三埋入层7c。因此，在实施方式1所涉及的光半导体元件100中，能够防止由于如后述比较例的光半导体元件200那样的S掺杂n型InP第二埋入层7b与Zn掺杂p型InP第二包层8接触的元件构造而在两者的界面处不可避免地产生的pn结所带来的pn结电容的产生。这是因为在Fe掺杂半绝缘性InP第三埋入层7c与p型InP第二包层8的界面未形成pn结。
另外，在实施方式1所涉及的光半导体元件100中，由于掺杂于半绝缘性InP第三埋入层7c中的Fe作为对电子具有深的捕获能级的受主发挥功能，所以在Fe掺杂半绝缘性InP第三埋入层7c与p型InP第二包层8的界面，还能够抑制载流子复合。
因此，即使是专利文献1所记载的元件构造中成为问题的在n型InP空穴阻挡层与p型InP包层之间设置有未掺杂InP层的情况下所产生的pin结区域中无法抑制载流子复合的不良情况，在实施方式1所涉及的光半导体元件100中，通过应用掺杂有作为过渡金属的一种的例如Fe的半绝缘性InP第三埋入层7c，也能够防止该不良情况。
在实施方式1所涉及的光半导体元件100中，若将半绝缘性InP第三埋入层7c的层厚设定得比由和在n型InP基板1侧邻接的n型InP第二埋入层7b形成的耗尽层的层厚更厚，则能够更有效地利用Fe对电子的捕获效果，因此在抑制载流子复合方面有利。另外，若将半绝缘性InP第三埋入层7c的层厚设定得比由半绝缘性InP第三埋入层7c和p型InP第二包层8形成的耗尽层的层厚更厚，则能够进一步抑制载流子复合。若使半绝缘性InP第三埋入层7c的层厚比两个耗尽层的层厚中的任一个厚，则更有效果。
另外，即使是代替Fe而掺杂有作为过渡金属的一种的Ru或Ti的半绝缘性InP第三埋入层7c，也与掺杂有Fe的情况同样地，形成捕获空穴的深的能级，因此产生与掺杂有Fe的情况同样的作用。并且，若将Ru或Ti用作掺杂剂，则与掺杂有Fe的情况相比较，能够降低Ru或Ti本身与p型掺杂剂的相互扩散。因此，在将Ru或Ti用作掺杂剂的情况下，与掺杂有Fe的情况相比，在电容降低以及载流子复合的抑制方面起到进一步的效果。
另外，由于通过在半绝缘性InP第三埋入层7c共掺杂Fe、Ru以及Ti中的任意两种以上，由此能够捕获电子和空穴这两者，因此能够进一步抑制在半绝缘性InP第三埋入层7c与p型InP第二包层8的界面处的载流子复合。并且，通过应用将半绝缘性InP第三埋入层7c设为两层构造，且在n型InP第二埋入层7b侧设置Fe掺杂层，并在p型InP第二包层8侧设置Ru或Ti掺杂层的构造，也能够进一步提高对在半绝缘性InP第三埋入层7c与p型InP第二包层8的界面处产生的载流子复合的抑制效果。
＜实施方式1所涉及的光半导体元件100的制造方法＞
以下，说明实施方式1所涉及的光半导体元件100的制造方法。
在表面为＜100＞面的S掺杂n型InP基板1之上，通过有机金属气相生长法(MetalOrganic Chemical Vapor Deposition：MOCVD)等结晶生长方法，使S掺杂n型InP包层2、上下面被AlGaInAs第一光限制层3a以及AlGaInAs第二光限制层3b夹住的未掺杂AlGaInAs活性层4、以及Zn掺杂p型InP第一包层5依次结晶生长(第一结晶生长工序)。在图2示出了各层的结晶生长后的剖视图。
在第一结晶生长工序之后，在p型InP第一包层5的表面进行SiO2膜的成膜。作为SiO2的成膜方法，例如可列举CVD(Chemical Vapor Deposition，化学气相淀积)法等。在SiO2膜的成膜后，如图3的剖视图所示，使用光刻技术以及蚀刻技术，将SiO2膜图案化为＜011＞方向的条纹状的SiO2掩模22。作为SiO2掩模22的掩模宽度的一个例子，可列举1.5μm。
接下来，将条纹状的SiO2掩模22用作蚀刻掩模，如图4的剖视图所示，从p型InP第一包层5干式蚀刻到n型InP基板1的中途为止，由此形成条纹状的台面构造6(台面构造形成工序)。台面构造6的从n型InP基板1的表面起的典型的高度为2.0μm。这里，蚀刻掩模并不局限于SiO2掩模22，也可以为SiN掩模。另外，蚀刻并不局限于干式蚀刻，也可以使用湿式蚀刻。
在形成条纹状的台面构造6后，如图5的剖视图所示，通过MOCVD法，以覆盖台面构造6的两侧面的方式，使由Fe掺杂半绝缘性InP第一埋入层7a、n型InP第二埋入层7b以及Fe掺杂半绝缘性InP第三埋入层7c构成的台面埋入层7埋入生长(第二结晶生长工序)。
在台面埋入层7的结晶生长后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模22。
在台面构造6的顶面和台面埋入层7的表面以及侧面的一部分之上，通过MOCVD法，使p型InP第二包层8以及p型InGaAs接触层9依次结晶生长(第三结晶生长工序)。在图6示出了上述各层的结晶生长后的剖视图。
在第三结晶生长工序之后，通过光刻技术以及蚀刻技术，在包含台面构造6的5μm宽度区域，形成＜011＞方向的条纹状的SiO2掩模，并进行将溴化氢(Hydrogen Bromide：HBr)用作蚀刻剂的湿式蚀刻，由此对台面埋入层7中的对于激光器动作而言所不需要的部分的外延结晶生长层蚀刻至到达n型InP基板1为止。其后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模。
并且，在晶片的整个面形成SiO2绝缘膜，通过光刻技术和干式蚀刻技术，在p型InGaAs接触层9之上与台面构造6的上侧对应的位置的SiO2绝缘膜21形成开口宽度为3μm的开口部。以在该开口部与p型InGaAs接触层9的表面接触的方式形成p侧电极31，并且在n型InP基板1的背面侧形成n侧电极32(电极形成工序)。
经由以上各制造工序，完成作为光半导体元件100的一个例子的半导体激光器的基本构造。
＜实施方式1的效果＞
根据实施方式1所涉及的光半导体元件及其制造方法，由掺杂有过渡金属的半绝缘性InP层来构成由三层构成的台面埋入层7中的与p型InP第二包层8接触的第三埋入层7c，因此在半绝缘性InP第三埋入层7c与p型InP第二包层8之间不形成pn结，因此能够防止pn结电容，进而，通过抑制在半绝缘性InP第三埋入层7c与p型InP第二包层8的界面处的载流子复合，能够降低电流泄漏成分，因此起到光半导体元件的动作频带扩大且发光效率也提高的效果。另外，起到能够容易地制造动作频带宽且发光效率高的光半导体元件。
比较例
在图7示出了作为比较例的光半导体元件200的剖视图。与实施方式1所涉及的光半导体元件100的构造上的不同点如下：实施方式1所涉及的光半导体元件100的台面埋入层7由Fe掺杂半绝缘性InP第一埋入层7a、n型InP第二埋入层7b以及Fe掺杂半绝缘性InP第三埋入层7c这三层构成，相对于此，在比较例的光半导体元件200中是Fe掺杂半绝缘性InP第一埋入层7a和n型InP第二埋入层7b的两层构造，即没有Fe掺杂半绝缘性InP第三埋入层7c。
在作为比较例的光半导体元件200中，n型InP第二埋入层7b与p型InP第二包层8接触。因此，在两者的界面形成有pn结区域15。n型InP第二埋入层7b形成针对存在于p型InP第二包层8内的空穴的势垒。这是因为，虽然掺杂于Fe掺杂半绝缘性InP第一埋入层7a的Fe作为在InP中捕获电子的受主发挥作用，但是对空穴没有捕获效果，因此需要针对存在于p型InP第二包层8内的空穴的势垒。
在作为比较例的光半导体元件200的元件构造中，由于在n型InP第二埋入层7b与p型InP第二包层8的界面存在大面积的pn结区域15，所以CR时间常数因pn结电容而变大，因此产生截止频率降低这样的不良情况。若截止频率降低，则在如光通信等那样要求高速动作的用途中，存在光半导体元件200的动作频带被限制的问题。另外，由于在pn结区域15的载流子复合而导致电流泄漏增大，因此还产生发光效率降低的问题。
实施方式2
在图8示出了实施方式2所涉及的光半导体元件110的元件构造的剖视图。实施方式2所涉及的光半导体元件110由如下部分构成：n型InP基板1(第一导电型的半导体基板)；条纹状的台面构造6，由依次层叠于n型InP基板1的n型InP包层2(第一导电型的包层)、第一光限制层3a、活性层4、第二光限制层3b、p型InP包层5a(第二导电型的第一包层)、p型InGaAs接触层9(第二导电型的接触层)的层叠体以及n型InP基板1的一部分构成；台面埋入层7，由形成于台面构造6的两侧面的n型InP基板1上的半绝缘性InP第一埋入层7a(半绝缘性的第一埋入层)、n型InP第二埋入层7b(第一导电型的第二埋入层)以及半绝缘性InP第三埋入层7d(半绝缘性的第三埋入层)构成；p侧电极31(第二导电型侧电极)，在设置于台面构造6的顶面和台面埋入层7的表面的绝缘膜21的开口部与p型InGaAs接触层9接触；以及n侧电极32(第一导电型侧电极)，设置于n型InP基板1的背面侧。
n型InP包层2、第一光限制层3a、活性层4、第二光限制层3b、p型InGaAs接触层9、半绝缘性InP第一埋入层7a以及n型InP第二埋入层7b的层厚、掺杂剂、掺杂浓度的构成与实施方式1所涉及的光半导体元件100相同。
在p型InP包层5a掺杂有Zn。p型InP包层5a的典型的层厚为2.3μm，Zn的典型的掺杂浓度为1.0×1018cm-3。
在半绝缘性InP第三埋入层7d掺杂有过渡金属。作为过渡金属的具体例，可列举Fe、Ru、Ti等。半绝缘性InP第三埋入层7d的典型的层厚为2.0μm，过渡金属的典型的掺杂浓度为5.0×1016cm-3。
对实施方式2所涉及的光半导体元件110的元件构造上的特征进行说明。
在实施方式2所涉及的光半导体元件110中，半绝缘性InP第三埋入层7d仅与p型InP包层5a的台面构造6的两侧面接触。因此，半绝缘性InP第三埋入层7d与p型InP包层5a的接触面积与实施方式1所涉及的光半导体元件100中的半绝缘性InP第三埋入层7c与p型InP第二包层8的接触面积相比，格外地小。
若半绝缘性InP第三埋入层7d与p型InP包层5a的接触面积小，则还能够抑制因半绝缘性InP第三埋入层7d的结晶生长中的热处理而导致作为p型InP包层5a的掺杂剂的Zn向半绝缘性InP第三埋入层7d侧扩散而在半绝缘性InP第三埋入层7d中由半绝缘性进行p型化的区域的面积。
并且，由于存在设置于台面埋入层7内的n型InP第二埋入层7b，因此能够使通过了没有空穴捕获效果的半绝缘性InP第三埋入层7d的空穴向n侧区域泄漏的路径狭窄。
此外，由于p型InP包层5a的体积小于实施方式1所涉及的光半导体元件100的p型InP第二包层8的体积，所以某种程度上无法避免光半导体元件110的元件电阻的增大。
＜实施方式2所涉及的光半导体元件110的制造方法＞
以下，说明实施方式2所涉及的光半导体元件110的制造方法。
在表面为＜100＞面的S掺杂n型InP基板1之上，通过MOCVD法，使S掺杂n型InP包层2、上下面被AlGaInAs第一光限制层3a以及AlGaInAs第二光限制层3b夹住的未掺杂AlGaInAs活性层4、Zn掺杂p型InP包层5a以及Zn掺杂p型InGaAs接触层9依次结晶生长(第一结晶生长工序)。在图9示出了各层的结晶生长后的剖视图。
在第一结晶生长工序之后，在p型InGaAs接触层9的表面，进行SiO2膜的成膜。作为SiO2的成膜方法，例如可列举CVD法等。在SiO2膜的成膜后，如图10的剖视图所示，使用光刻技术以及蚀刻技术，将SiO2膜图案化为＜011＞方向的条纹状的SiO2掩模22。作为SiO2掩模22的宽度的一个例子，为1.5μm。
接下来，将条纹状的SiO2掩模22用作蚀刻掩模，如图11的剖视图所示，从p型InGaAs接触层9干式蚀刻到n型InP基板1的中途为止，由此形成条纹状的台面构造6(台面构造形成工序)。台面构造6的从n型InP基板1的表面起的典型的高度为4.0μm。这里，蚀刻掩模并不局限于SiO2掩模22，也可以为SiN掩模。另外，蚀刻并不局限于干式蚀刻，也可以使用湿式蚀刻。
在形成条纹状的台面构造6后，如图12的剖视图所示，通过MOCVD法，以覆盖台面构造6的两侧面的方式，使由Fe掺杂半绝缘性InP第一埋入层7a、S掺杂n型InP第二埋入层7b以及Fe掺杂半绝缘性InP第三埋入层7d构成的台面埋入层7埋入生长(第二结晶生长工序)。
在台面埋入层7的结晶生长后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模22。
在第二结晶生长工序之后，通过光刻技术以及蚀刻技术，在包含台面构造6的5μm宽度区域，形成＜011＞方向的条纹状的SiO2掩模，并进行将HBr用作蚀刻剂的湿式蚀刻，由此对台面埋入层7中的对于激光器动作而言所不需要的部分的外延结晶生长层蚀刻至到达n型InP基板1为止。其后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模。
并且，在晶片的整个面形成SiO2绝缘膜，通过光刻技术和干式蚀刻技术，在p型InGaAs接触层9以及Fe掺杂半绝缘性InP第三埋入层7d上与台面构造6的上侧对应的位置的SiO2绝缘膜21形成开口宽度为3μm的开口部。以在该开口部与p型InGaAs接触层9的表面接触的方式形成p侧电极31，并且在n型InP基板1的背面侧形成n侧电极32(电极形成工序)。
经由以上各制造工序，完成作为光半导体元件110的一个例子的半导体激光器的基本构造。
实施方式1所涉及的光半导体元件100的制造方法中的结晶生长次数需要3次。另一方面，在实施方式2所涉及的光半导体元件110的制造方法中，如上述那样，结晶生长次数为2次，比实施方式1的情况少1次。另外，基于形成Zn掺杂p型InP包层后的再结晶生长的热处理次数比实施方式1的情况少。
因此，根据实施方式2所涉及的光半导体元件110的制造方法，与实施方式1的情况相比，容易抑制由Zn掺杂p型InP包层5a中的Zn的扩散引起的Fe掺杂半绝缘性InP第三埋入层7d的p型化。
＜实施方式2的效果＞
根据实施方式2所涉及的光半导体元件及其制造方法，由于半绝缘性InP第三埋入层7d仅与p型InP包层5a的台面构造6的两侧面接触，所以能够格外地减小半绝缘性InP第三埋入层7d与p型InP包层5a的接触面积，能够更有效地防止载流子复合，因此起到光半导体元件的动作频带更加扩大且发光效率也更加提高的效果。另外，起到能够容易地制造该高性能的光半导体元件的效果。
实施方式3
在图13示出了实施方式3所涉及的光半导体元件120的元件构造的剖视图。实施方式3所涉及的光半导体元件120由如下部分构成：n型InP基板1(第一导电型的半导体基板)；条纹状的台面构造6，由依次层叠于n型InP基板1的n型InP包层2(第一导电型的包层)、第一光限制层3a、活性层4、第二光限制层3b、p型InP第一包层5(第二导电型的第一包层)的层叠体以及n型InP基板1的一部分构成；台面埋入层7，由形成于台面构造6的两侧面的n型InP基板1上的半绝缘性InP第一埋入层7a(半绝缘性的第一埋入层)、n型InP第二埋入层7b(第一导电型的第二埋入层)以及半绝缘性InP第三埋入层7e(半绝缘性的第三埋入层)构成，呈从台面构造6的顶面以锥状扩展的侧面形状；p型InP第二包层8(第二导电型的第二包层)以及p型InGaAs接触层9(第二导电型的接触层)，形成为埋入台面构造6的顶面和台面埋入层7的以锥状扩展的侧面；p侧电极31(第二导电型侧电极)，在设置于p型InGaAs接触层9的表面的绝缘膜21的开口部与p型InGaAs接触层9接触；以及n侧电极32(第一导电型侧电极)，设置于n型InP基板1的背面侧。
n型InP包层2、第一光限制层3a、活性层4、第二光限制层3b、p型InP第一包层5、p型InP第二包层8、p型InGaAs接触层9、半绝缘性InP第一埋入层7a以及n型InP第二埋入层7b的层厚、掺杂剂、掺杂浓度的构成与实施方式1所涉及的光半导体元件100相同。
在半绝缘性InP第三埋入层7e掺杂有过渡金属。作为过渡金属的具体例，可列举Fe、Ru、Ti等。半绝缘性InP第三埋入层7e的典型的层厚为2.0μm，过渡金属的典型的掺杂浓度为5.0×1016cm-3。
对实施方式3所涉及的光半导体元件120的元件构造上的特征进行说明。
在实施方式3所涉及的光半导体元件120中，半绝缘性InP第三埋入层7e的台面构造6侧的侧面，如图13的剖视图所示，呈从台面构造6的顶面以锥状扩展的侧面形状。p型InP第二包层8相对于半绝缘性InP第三埋入层7e仅在以锥状扩展的两侧面接触。因此，半绝缘性InP第三埋入层7e与p型InP第二包层8的接触面积与实施方式1所涉及的光半导体元件100中的半绝缘性InP第三埋入层7c与p型InP第二包层8的接触面积相比，格外地小。
若半绝缘性InP第三埋入层7e与p型InP第二包层8的接触面积小，则还能够抑制因半绝缘性InP第三埋入层7e的结晶生长中的热处理而导致作为p型InP第二包层8的掺杂剂的Zn向半绝缘性InP第三埋入层7e侧扩散而在半绝缘性InP第三埋入层7e中从半绝缘性进行p型化的区域的面积。
并且，由于存在设置于台面埋入层7内的n型InP第二埋入层7b，因此能够使通过了没有空穴捕获效果的半绝缘性InP第三埋入层7e的空穴向n侧区域泄漏的路径狭窄。
在实施方式3所涉及的光半导体元件120中，p型InP第二包层8形成为埋入呈从台面构造6的顶面以锥状扩展的侧面形状的半绝缘性InP第三埋入层7e，因此呈从台面构造6的顶面侧朝向表面以锥状扩展的形状。锥状的两侧面与n型InP基板1的表面所成的角度设定为50°以上且60°以下。
因此，实施方式3所涉及的光半导体元件120的p型InP第二包层8的体积大于实施方式2所涉及的光半导体元件110的p型InP包层5a的体积。因此，实施方式3所涉及的光半导体元件120的元件电阻比实施方式2所涉及的光半导体元件110的元件电阻降低。
＜实施方式3所涉及的光半导体元件120的制造方法＞
以下，说明实施方式3所涉及的光半导体元件120的制造方法。
直到形成台面构造6为止，由于与表示实施方式1所涉及的光半导体元件100的制造方法的图2至图4的制造工序相同，因此予以省略。
在形成条纹状的台面构造6后，如图14的剖视图所示，通过MOCVD法，以覆盖台面构造6的两侧面的方式，使由Fe掺杂半绝缘性InP第一埋入层7a、n型InP第二埋入层7b以及Fe掺杂半绝缘性InP第三埋入层7e构成的台面埋入层7埋入生长(第二结晶生长工序)。
若Fe掺杂半绝缘性InP第三埋入层7e的典型的层厚为2.0μm，则比实施方式1中的Fe掺杂半绝缘性InP第三埋入层7c的典型的层厚即0.5μm厚。另外，台面埋入层7整体的典型的层厚成为4.0μm，比台面构造6的从n型InP基板1的表面起的典型的高度即2.0μm还高2.0μm。因此，在使台面埋入层7中的Fe掺杂半绝缘性InP第三埋入层7e结晶生长的时刻，结晶生长面位于比台面构造6的顶面高的位置。
如上述那样，虽然将台面埋入层7设定得比台面构造6的高度厚，但若作为MOCVD的一般结晶生长条件的结晶生长温度为500℃至650℃，V/III比为30至200左右，则台面埋入层7以台面构造6的顶面为起点，以在两侧露出＜111＞B面的同时扩展开口的方式结晶生长。即，Fe掺杂半绝缘性InP第三埋入层7e的对置的两侧面，随着结晶生长的发展，呈图14的剖视图所示以锥状扩展的形状。由于锥状的两侧面为＜111＞B面，所以锥状的两侧面与n型InP基板1的＜100＞面亦即表面所成的角度成为50°以上且60°以下的范围。
在台面埋入层7的结晶生长后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模22。
在台面构造6的顶面以及台面埋入层7的呈锥状的两侧面，通过MOCVD法，使p型InP第二包层8以及p型InGaAs接触层9依次结晶生长(第三结晶生长工序)。在图15示出了上述各层的结晶生长后的剖视图。
在第三结晶生长工序之后，通过光刻技术以及蚀刻技术，在包含台面构造6的5μm宽度区域，形成＜011＞方向的条纹状的SiO2掩模，并进行将HBr用作蚀刻剂的湿式蚀刻，由此对台面埋入层7中的对于激光器动作而言所不需要的部分的外延结晶生长层蚀刻至到达n型InP基板1为止。其后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模。
并且，在晶片的整个面形成SiO2绝缘膜，通过光刻技术以及干式蚀刻技术，在p型InGaAs接触层9上与台面构造6的上侧对应的位置的SiO2绝缘膜21形成开口宽度为3μm的开口部。以在该开口部与p型InGaAs接触层9的表面接触的方式形成p侧电极31，并在n型InP基板1的背面侧形成n侧电极32(电极形成工序)。
经由以上各制造工序，完成作为光半导体元件120的一个例子的半导体激光器的基本构造。
＜实施方式3的效果＞
根据实施方式3所涉及的光半导体元件及其制造方法，由于p型InP第二包层8与半绝缘性InP第三埋入层7e仅在呈锥状的两侧面接触，所以能够格外地减小半绝缘性InP第三埋入层7e与p型InP第二包层8的接触面积，能够更有效地防止载流子复合，且由于p型InP第二包层8的体积也大，因此在光半导体元件中，起到元件电阻小，动作频带更加扩大且发光效率也更加提高的效果。另外，起到能够容易地制造该高性能的光半导体元件的效果。
实施方式4
在图16示出了实施方式4所涉及的光半导体元件130的元件构造的剖视图。实施方式4所涉及的光半导体元件130由如下部分构成：n型InP基板1(第一导电型的半导体基板)；条纹状的台面构造6，由依次层叠于n型InP基板1的n型InP包层2(第一导电型的包层)、第一光限制层3a、活性层4、第二光限制层3b以及p型InP包层5b(第二导电型的第一包层)的层叠体和n型InP基板1的一部分构成；台面埋入层7，由形成于台面构造6的两侧面的n型InP基板1上的半绝缘性InP第一埋入层7a(半绝缘性的第一埋入层)以及n型InP第二埋入层7b(第一导电型的第二埋入层)构成；半绝缘性InP包层7f以及p型InGaAs接触层9(第二导电型的接触层)，形成为覆盖台面构造6的顶面和台面埋入层7的表面以及侧面的一部分；Zn扩散p型化区域18(第二导电型的掺杂剂扩散区域)，形成于p型InGaAs接触层9、半绝缘性InP包层7f以及p型InP包层5b的内部，且从p型InGaAs接触层9的表面到达p型InP包层5b；p侧电极31(第二导电型侧电极)，在设置于p型InGaAs接触层9的表面的绝缘膜21的开口部与p型InGaAs接触层9接触；以及n侧电极32(第一导电型侧电极)，设置于n型InP基板1的背面侧。
n型InP包层2、第一光限制层3a、活性层4、第二光限制层3b、p型InGaAs接触层9、半绝缘性InP第一埋入层7a以及n型InP第二埋入层7b的层厚、掺杂剂、掺杂浓度的构成与实施方式1所涉及的光半导体元件100相同。
在p型InP包层5b掺杂有Zn。p型InP包层5b的典型的层厚为0.3μm，Zn的典型的掺杂浓度为1.0×1018cm-3。
在半绝缘性InP包层7f掺杂有过渡金属。作为过渡金属的具体例，可列举Fe、Ru、Ti等。半绝缘性InP包层7f的典型的层厚为2.0μm，过渡金属的典型的掺杂浓度为5.0×1016cm-3。
对实施方式4所涉及的光半导体元件130的元件构造上的特征进行说明。
在实施方式4所涉及的光半导体元件130中，如上述那样，设置有形成于p型InGaAs接触层9、半绝缘性InP包层7f以及p型InP包层5b的内部，且从p型InGaAs接触层9的表面到达p型InP包层5b的Zn扩散p型化区域18。Zn扩散p型化区域18的末端部也可以到达第二光限制层3b或活性层4为止。
由于在半绝缘性InP包层7f内的Zn扩散p型化区域18中，从原本的半绝缘性被p型化，因此实质上作为p型InP包层发挥功能。Zn扩散p型化区域18如后述那样在所有的结晶生长工序结束后进行的气相扩散工序时形成。因此，在形成Zn扩散p型化区域18后的工序中，由于没有Zn进行扩散那样的高温热处理，所以能够抑制Zn的进一步的扩散所引起的Fe掺杂半绝缘性InP第一埋入层7a的p型化。
另外，由Zn扩散p型化区域18而形成的p型InP包层的体积比实施方式2的情况大，因此能够更加降低元件电阻。
＜实施方式4所涉及的光半导体元件130的制造方法＞
以下，说明实施方式4所涉及的光半导体元件130的制造方法。
直到形成台面构造6为止，由于与表示实施方式1所涉及的光半导体元件100的制造方法的图2至图4的制造工序相同，因此予以省略。
在形成条纹状的台面构造6后，如图17的剖视图所示，通过MOCVD法，以覆盖台面构造6的两侧面的方式，使由Fe掺杂半绝缘性InP第一埋入层7a以及n型InP第二埋入层7b构成的台面埋入层7埋入生长(第二结晶生长工序)。
在台面埋入层7的结晶生长后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模22。
在台面构造6的顶面和台面埋入层7的表面以及侧面的一部分，通过MOCVD法，使半绝缘性InP包层7f以及p型InGaAs接触层9依次结晶生长(第三结晶生长工序)。在图18示出了上述各层的结晶生长后的剖视图。
在晶片的表面形成SiO2膜25，通过光刻技术以及蚀刻技术，来形成＜011＞方向的条纹状的开口部。开口部的开口宽度为2μm。SiO2膜25作为扩散掩模发挥功能。
通过MOCVD装置内的气相扩散法，使Zn在从向开口部露出的p型InGaAs接触层9到p型InP包层5b的一部分为止的区域扩散，而在p型InGaAs接触层9、半绝缘性InP包层7f以及p型InP包层5b的内部形成Zn扩散p型化区域18(掺杂剂扩散工序)。由于Zn在半绝缘性InP包层7f的内部扩散而得的区域进行p型化，所以作为p型InP包层发挥功能。Zn扩散p型化区域18的末端部也可以到达第二光限制层3b或活性层4为止。
在掺杂剂扩散工序之后，通过光刻技术以及蚀刻技术，在包含台面构造6的5μm宽度区域形成＜011＞方向的条纹状的SiO2掩模，并进行将HBr用作蚀刻剂的湿式蚀刻，由此对台面埋入层7中的对于激光器动作而言所不需要的部分的外延结晶生长层蚀刻至到达n型InP基板1为止。其后，通过将氟酸用作蚀刻剂的湿式蚀刻来除去条纹状的SiO2掩模。
并且，在晶片的整个面形成SiO2绝缘膜，通过光刻技术以及干式蚀刻技术，在p型InGaAs接触层9上与台面构造6的上侧对应的位置的SiO2绝缘膜21形成开口宽度为3μm的开口部。以在该开口部与p型InGaAs接触层9的表面接触的方式形成p侧电极31，并在n型InP基板1的背面侧形成n侧电极32(电极形成工序)。
经由以上各制造工序，完成作为光半导体元件130的一个例子的半导体激光器的基本构造。
＜实施方式4的效果＞
根据实施方式4所涉及的光半导体元件及其制造方法，虽然Zn在半绝缘性InP包层7f的内部扩散而成的区域作为p型InP包层发挥功能，但该p型InP包层化的区域与半绝缘性InP包层7f仅在两侧面接触，因此能够格外地减小半绝缘性InP包层7f与p型InP包层化的区域的接触面积，能够更有效地防止载流子复合，且由于p型InP包层化的区域的体积也大，因此在光半导体元件中，起到元件电阻小，动作频带更加扩大且发光效率也更加提高的效果。另外，起到能够容易地制造该高性能的光半导体元件的效果。
虽然本公开记载了各种例示的实施方式以及实施例，但在一个、或多个实施方式所记载的各种特征、形态以及功能并不局限于特定的实施方式的应用，可以单独或以各种组合的方式应用于实施方式。
因此，在本申请说明书所公开的技术范围内能够想到未例示的无数的变形例。例如，包括对至少一个构成要素进行变形的情况、追加的情况或省略的情况，还包括抽取至少一个构成要素并与其他实施方式的构成要素组合的情况。
附图标记说明
1...n型InP基板(第一导电型的半导体基板)；2...n型InP包层(第一导电型的包层)；3a...第一光限制层；3b...第二光限制层；4...活性层；5...p型InP第一包层(第二导电型的第一包层)；5a、5b...p型InP包层(第二导电型的第一包层)；6...台面构造；7...台面埋入层；7a...半绝缘性InP第一埋入层(半绝缘性的第一埋入层)；7b...n型InP第二埋入层(第一导电型的第二埋入层)；7c、7d、7e...半绝缘性InP第三埋入层(半绝缘性的第三埋入层)；7f...半绝缘性InP包层(半绝缘性的包层)；8...p型InP第二包层(第二导电型的第二包层)；9...p型InGaAs接触层(第二导电型的接触层)；15...pn结区域；18...Zn扩散p型化区域(第二导电型的掺杂剂扩散区域)；21...绝缘膜；22...SiO2掩模；25...SiO2膜；31...p侧电极(第二导电型侧电极)；32...n侧电极(第一导电型侧电极)；100、110、120、130、200...光半导体元件。

Claims (19)

1.一种光半导体元件，其特征在于，
具备：
第一导电型的半导体基板；
条纹状的台面构造，由层叠于所述第一导电型的半导体基板之上的第一导电型的包层、活性层以及第二导电型的第一包层的层叠体构成；以及
台面埋入层，由在所述第一导电型的半导体基板之上依次设置于所述台面构造的两侧面的半绝缘性的第一埋入层、第一导电型的第二埋入层以及掺杂有过渡金属的半绝缘性的第三埋入层构成。
2.根据权利要求1所述的光半导体元件，其特征在于，
还具备第二导电型的第二包层，该第二导电型的第二包层形成于所述台面构造的顶面和所述台面埋入层的表面以及侧面的一部分。
3.根据权利要求2所述的光半导体元件，其特征在于，
所述半绝缘性的第三埋入层的层厚比由所述第一导电型的第二埋入层和所述半绝缘性的第三埋入层形成的耗尽层的层厚、和由所述半绝缘性的第三埋入层和所述第二导电型的第二包层形成的耗尽层的层厚中的任一者的层厚更厚、或者比两者的层厚更厚。
4.根据权利要求2或3所述的光半导体元件，其特征在于，
所述第二导电型的第二包层形成于所述台面构造的顶面以及所述台面埋入层的呈锥状的两侧面之上，锥状的两侧面与所述第一导电型的半导体基板的表面所成的角度为50°以上且60°以下。
5.根据权利要求1所述的光半导体元件，其特征在于，
所述台面构造呈在所述第二导电型的第一包层之上还层叠第二导电型的第二包层以及第二导电型的接触层而成的形状，所述台面构造的顶面以及所述半绝缘性的第三埋入层的表面构成同一平面。
6.一种光半导体元件，其特征在于，
具备：
第一导电型的半导体基板；
条纹状的台面构造，由层叠于所述第一导电型的半导体基板之上的第一导电型的包层、活性层以及第二导电型的第一包层构成；
台面埋入层，由在所述第一导电型的半导体基板之上设置于所述台面构造的两侧面的半绝缘性的第一埋入层以及第一导电型的第二埋入层构成；
半绝缘性的包层，形成于所述台面构造的顶面以及所述第一导电型的第二埋入层的至少表面且掺杂有过渡金属；
第二导电型的接触层，形成于所述半绝缘性的包层之上；以及
第二导电型的掺杂剂扩散区域，形成于所述第二导电型的接触层以及所述半绝缘性的包层的内部和第二导电型的第一包层的至少一部分。
7.根据权利要求1～6中任一项所述的光半导体元件，其特征在于，
所述过渡金属由Fe、Ru以及Ti中的任一个或两个以上的组合构成，在所述半绝缘性的第一埋入层掺杂有Fe。
8.根据权利要求1～7中任一项所述的光半导体元件，其特征在于，
所述第一导电型的半导体基板、所述第一导电型的包层、所述第二导电型的第一包层和所述台面埋入层均由InP构成，所述活性层由至少包含In以及Ga的材料构成。
9.根据权利要求1～8中任一项所述的光半导体元件，其特征在于，
第一导电型为n型，第二导电型为p型。
10.根据权利要求1～9中任一项所述的光半导体元件，其特征在于，
还设置有与所述活性层的所述第一导电型的半导体基板侧的一面接触的第一光限制层以及与所述活性层的另一面接触的第二光限制层。
11.根据权利要求1～10中任一项所述的光半导体元件，其特征在于，
所述台面构造还包括所述第一导电型的半导体基板的一部分。
12.一种光半导体元件的制造方法，其特征在于，
包括：
第一结晶生长工序，在第一导电型的半导体基板，通过MOCVD法使第一导电型的包层、活性层以及第二导电型的第一包层依次结晶生长；
台面构造形成工序，将所述第一导电型的包层、所述活性层、所述第二导电型的第一包层以及所述第一导电型的半导体基板的一部分蚀刻成条纹状的台面构造；
第二结晶生长工序，在所述第一导电型的半导体基板之上且在所述台面构造的两侧面，通过MOCVD法，使由半绝缘性的第一埋入层、第一导电型的第二埋入层以及掺杂有一种以上的过渡金属的半绝缘性的第三埋入层构成的台面埋入层依次结晶生长；以及
第三结晶生长工序，在所述台面构造的顶面和所述台面埋入层的表面以及侧面的一部分，通过MOCVD法，依次层叠第二导电型的第二包层以及第二导电型的接触层。
13.根据权利要求12所述的光半导体元件的制造方法，其特征在于，
在所述第二结晶生长工序中，以使得所述半绝缘性的第三埋入层的两侧面呈锥状的方式进行结晶生长。
14.根据权利要求13所述的光半导体元件的制造方法，其特征在于，
所述半绝缘性的第三埋入层的锥状的两侧面与所述第一导电型的半导体基板的表面所成的角度为50°以上且60°以下。
15.一种光半导体元件的制造方法，其特征在于，
包括：
第一结晶生长工序，在第一导电型的半导体基板，通过MOCVD法，使第一导电型的包层、活性层以及第二导电型的第一包层依次结晶生长；
台面构造形成工序，将所述第一导电型的包层、所述活性层、所述第二导电型的第一包层以及所述第一导电型的半导体基板的一部分蚀刻成条纹状的台面构造；
第二结晶生长工序，在所述第一导电型的半导体基板之上且在所述台面构造的两侧面，通过MOCVD法，使由半绝缘性的第一埋入层以及第一导电型的第二埋入层构成的台面埋入层依次结晶生长；
第三结晶生长工序，通过MOCVD法，使形成于所述台面构造的顶面以及所述第一导电型的第二埋入层的至少表面且掺杂有过渡金属的半绝缘性的包层和第二导电型的接触层依次结晶生长；以及
掺杂剂扩散工序，在所述第二导电型的接触层以及所述半绝缘性的包层的内部和第二导电型的第一包层的至少一部分，扩散第二导电型的掺杂剂。
16.根据权利要求15所述的光半导体元件的制造方法，其特征在于，
所述掺杂剂扩散工序通过使用了MOCVD装置的气相扩散法来进行第二导电型的掺杂剂的扩散。
17.根据权利要求12～16中任一项所述的光半导体元件的制造方法，其特征在于，
所述过渡金属由Fe、Ru以及Ti中的任一个或两个以上的组合构成，在所述半绝缘性的第一埋入层掺杂有Fe。
18.根据权利要求12～17中任一项所述的光半导体元件的制造方法，其特征在于，
所述第一导电型的半导体基板、所述第一导电型的包层、所述第二导电型的第一包层和所述台面埋入层均由InP构成，所述活性层由至少包含In以及Ga的材料构成。
19.根据权利要求12～18中任一项所述的光半导体元件的制造方法，其特征在于，
第一导电型为n型，第二导电型为p型。
CN202180099189.2A 2021-06-17 2021-06-17 光半导体元件及其制造方法 Pending CN117461226A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/022984 WO2022264347A1 (ja) 2021-06-17 2021-06-17 光半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
CN117461226A true CN117461226A (zh) 2024-01-26

Family

ID=81852643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180099189.2A Pending CN117461226A (zh) 2021-06-17 2021-06-17 光半导体元件及其制造方法

Country Status (6)

Country Link
US (1) US20240213744A1 (zh)
JP (1) JP7080414B1 (zh)
KR (1) KR20240004977A (zh)
CN (1) CN117461226A (zh)
TW (1) TWI832267B (zh)
WO (1) WO2022264347A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028875A (en) * 1996-10-11 2000-02-22 Nortel Networks Corporation Buried heterostructure laser with quaternary current blocking layer
JPH11266051A (ja) * 1998-03-17 1999-09-28 Fujitsu Ltd 半導体発光素子
US6556605B1 (en) * 2000-02-29 2003-04-29 Triquent Technology Holding, Co. Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2003218466A (ja) * 2002-01-22 2003-07-31 Sharp Corp 半導体レーザ素子およびその製造方法
JP2004047743A (ja) 2002-07-12 2004-02-12 Furukawa Electric Co Ltd:The 光集積デバイス
JP5104054B2 (ja) * 2007-06-19 2012-12-19 住友電気工業株式会社 半導体光素子及びその製造方法
US7807489B2 (en) * 2007-05-15 2010-10-05 Sumitomo Electric Industries, Ltd. Light-emitting device with a protection layer to prevent the inter-diffusion of zinc (Zn) atoms
JP2009283822A (ja) * 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JP2010258273A (ja) * 2009-04-27 2010-11-11 Sumitomo Electric Ind Ltd 半導体レーザの製造方法
JP5660940B2 (ja) * 2010-04-27 2015-01-28 住友電工デバイス・イノベーション株式会社 光半導体装置の製造方法
JP6123414B2 (ja) * 2013-03-27 2017-05-10 三菱電機株式会社 半導体素子の製造方法、半導体素子の製造装置
WO2019220514A1 (ja) * 2018-05-14 2019-11-21 三菱電機株式会社 光半導体装置及びその製造方法
US20220200242A1 (en) * 2019-06-11 2022-06-23 Mitsubishi Electric Corporation Optical semiconductor integrated element and method of manufacturing optical semiconductor integrated element
JP7457485B2 (ja) * 2019-08-09 2024-03-28 日本ルメンタム株式会社 埋め込み型半導体光素子
US11462886B2 (en) * 2019-08-09 2022-10-04 Lumentum Japan, Inc. Buried-type semiconductor optical device

Also Published As

Publication number Publication date
US20240213744A1 (en) 2024-06-27
JP7080414B1 (ja) 2022-06-03
WO2022264347A1 (ja) 2022-12-22
KR20240004977A (ko) 2024-01-11
JPWO2022264347A1 (zh) 2022-12-22
TWI832267B (zh) 2024-02-11
TW202301766A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US7720123B2 (en) Buried type semiconductor laser
US6768760B2 (en) Ridge-waveguide semiconductor laser device
JP2001352131A (ja) ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓを使用する光電装置に関するドーパント拡散阻止
US20080037607A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
US7741654B2 (en) Group III nitride semiconductor optical device
US20080049804A1 (en) Semiconductor laser diode with a mesa stripe buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
WO2020240644A1 (ja) 光半導体装置および光半導体装置の製造方法
JP2006245222A (ja) 光半導体装置の製造方法および光半導体装置
JP5151231B2 (ja) 半導体光素子及びその製造方法
JPH0786678A (ja) 半導体レーザ装置
CN117461226A (zh) 光半导体元件及其制造方法
JP2018006590A (ja) 光半導体素子
CN116491036A (zh) 光半导体装置及其制造方法
CN114503382B (zh) 半导体装置
TWI734229B (zh) 光學半導體裝置以及光學半導體裝置的製造方法
WO2023175830A1 (ja) 半導体素子及び半導体素子の製造方法
WO2021152686A1 (ja) 光半導体装置とその製造方法
KR100372479B1 (ko) 반도체 레이저장치 및 그 제조방법
CN118266139A (zh) 半导体激光器以及半导体激光器制造方法
JPH05275796A (ja) 半導体レーザ装置及びその製造方法
JPH08148754A (ja) 半導体レーザおよびその製造方法
JPH10107367A (ja) 半導体レーザ及びその製造方法
JP2013214648A (ja) 光半導体素子
JPH07263803A (ja) 半導体レーザ装置およびその製造方法
JPH01292878A (ja) 半導体レーザとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination