TW202301766A - 光半導體元件及其製造方法 - Google Patents

Abstract

本揭露的光半導體元件，具備：第1導電型的半導體基板（1）；條狀的台面（mesa）結構（6），由層疊在第1導電型的半導體基板（1）上的第1導電型的包覆層（2）、活性層（4）及第2導電型的第1包覆層（5）的層疊體所構成；和台面埋入層（7），由在第1導電型的半導體基板（1）上依序設置於台面結構（6）的兩側面之半絕緣性的第1埋入層（7a）、第1導電型的第2埋入層（7b）、及摻雜有過渡金屬的半絕緣性的第3埋入層（7c）所構成。

Description

光半導體元件及其製造方法

本發明是關於光半導體元件及其製造方法。

在以半導體雷射為代表的光半導體元件中，大量使用以使往活性層的電流狹窄與來自活性層的散熱作為目的以在活性層的兩側面以半導體埋入的結構，也就是埋入型半導體雷射。在用於光通信用途的InP（磷化銦，Indium Phosphide）系的埋入型半導體雷射中，為了對應通信的大電容化，要求半導體雷射元件單體中的調變頻率的寬頻帶化、發光效率提高。

為了以調變頻率的寬頻帶化作為目的並降低半導體雷射的電容，且以發光效率提高作為目的，意圖提高來自活性層的散熱，使用n型InP基板、和摻雜鐵（Ferrum：Fe）等的半絕緣性材料的InP埋入層的組合。

Fe在InP中用作捕捉（trap）電子的受體（acceptor）的另一方面，由於對電洞沒有捕捉效果，一般使用在埋入層的上部之接觸p型包覆層的部分配置n型InP埋入層的元件結構。在這樣的元件結構中，藉由設置n型InP埋入層，形成針對p型InP包覆層的電洞的障壁。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2004-047743號公報

[發明所欲解決的問題]

然而，在上述的元件結構中，由於在n型InP埋入層與p型InP包覆層的界面存在面積大的pn接合區域，因為CR時間常數因為pn接合電容而變大，會發生半導體雷射的截止頻率降低的缺陷。在如光通信等的要求高速運作的用途中，由於截止頻率的降低，會產生半導體雷射的運作頻帶被限制的問題。此外，由於在pn接合區域的載子再結合，產生電流洩漏增大，且半導體雷射的發光效率降低的問題。

作為減少pn接合區域的面積的手段，考慮使包含半導體雷射的活性層的台面（mesa）結構的台面寬度狹窄的方法，或者，考慮使半導體雷射的共振器縮短的方法等。然而，如果使台面結構的台面寬度變窄，會產生半導體雷射的散熱性惡化的新問題。

另一方面，如果縮短半導體雷射的共振器，由於會產生元件電阻的增大造成的截止頻率的降低，或者，也產生活性層的體積減少造成的發光效率的漸低，會無法解除運作頻帶與發光效率的權衡（trade-off）的關係。如果假設50Gbps以上的光通信用途，會有包含上述的pn接合界面的元件結構難以處理的問題。

記載於專利文獻1的構成光整合裝置的一部分之電場吸收型調變器儘管與半導體雷射的用途不同，如專利文獻1的圖2(b)所示，在台面結構的兩側面形成有由半絕緣性Fe摻雜InP電子陷阱（trap）層、n型InP電洞阻隔層、及未摻雜的InP層所構成之3層結構的埋入層。

也就是，在n型InP電洞阻隔層與p型InP包覆層之間設有未摻雜的InP層。如果將這樣的層疊結構用作半導體雷射的埋入層，由於未摻雜的InP層的存在，能夠使pn接合電容降低。然而，由於這樣的層疊結構變成pin結構，無法抑制在此處的載子再結合，發光效率降低的問題依然未解決。

本揭露是為了解除上述的問題點而完成，其目的在於提供：藉由降低由埋入層與第2導電型的包覆層之間所形成的pn接合區域引起的pn接合電容，能夠實現高速調變，此外，藉由抑制在埋入層與第2導電型的包覆層的界面的載子再結合，能夠實現發光效率的高效率化之光半導體元件及其製造方法。 [用以解決問題的手段]

本發明所揭露之光半導體元件，具備： n型InP半導體基板； 條狀的台面結構，由層疊在前述n型InP半導體基板上的n型InP包覆層、活性層及p型InP第1包覆層的層疊體所構成；和 台面埋入層，由在前述n型InP半導體基板上依序設置於前述台面結構的兩側面之半絕緣性的InP第1埋入層、接觸前述半絕緣性的InP第1埋入層的n型InP第2埋入層以及接觸前述n型InP第2埋入層且摻雜有過渡金屬的半絕緣性的InP第3埋入層所構成。

本發明所揭露之光半導體元件的製造方法，包含： 第1結晶成長步驟，在n型InP半導體基板藉由MOCVD法依序結晶成長n型InP包覆層、活性層及p型InP第1包覆層； 台面結構形成步驟，將前述n型InP包覆層、前述活性層、前述p型InP第1包覆層及前述n型InP半導體基板的一部分蝕刻為條狀的台面結構； 第2結晶成長步驟，在前述n型InP半導體基板上藉由MOCVD法將由半絕緣性的InP第1埋入層、接觸前述半絕緣性的InP第1埋入層的n型InP第2埋入層以及接觸前述n型InP第2埋入層之摻雜1種以上的過渡金屬的半絕緣性的InP第3埋入層所構成的台面埋入層依序結晶成長於前述台面結構的兩側面；和 第3結晶成長步驟，在前述台面結構的頂表面以及前述台面埋入層的表面及側面的一部分藉由MOCVD法依序層疊p型InP第2包覆層及p型接觸層。 [發明的效果]

根據本發明所揭露之光半導體元件及其製造方法，由於能夠降低形成於台面埋入層與第2導電型的包覆層之間的pn接合引起的pn接合電容，此外，能夠抑制在台面埋入層與第2導電型的包覆層的界面的載子再結合，具有能夠實現光半導體元件的高速調變及發光效率的高效率化的效果。此外，具有能夠容易地製造這種光半導體元件的效果。

實施形態1 關於實施形態1之光半導體元件100的元件結構的剖面圖顯示於第1圖。關於實施形態1之光半導體元件100由以下所構成：n型InP基板1（第1導電型的半導體基板）；條狀的台面結構6，由依序層疊在n型InP基板1的n型InP包覆層2（第1導電型的包覆層）、第1光侷限層3a、活性層4、第2光侷限層3b、p型InP第1包覆層5（第2導電型的第1包覆層）的層疊體與n型InP基板1的一部分所構成；台面埋入層7，由形成於台面結構6的兩側面的n型InP基板1上的半絕緣性InP第1埋入層7a（半絕緣性的第1埋入層）、n型InP第2埋入層7b（第1導電型的第2埋入層）及半絕緣性InP第3埋入層7c（半絕緣性的第3埋入層）所構成；p型InP第2包覆層8（第2導電型的第2包覆層）及p型InGaAs接觸層9（第2導電型的接觸層），形成為覆蓋台面結構6的頂表面以及台面埋入層7的表面及側面的一部分；p側電極31（第2導電型側電極），在設置於p型InGaAs接觸層9的表面之絕緣膜21的開口部與p型InGaAs接觸層9接觸；和n側電極32（第1導電型側電極），設置於n型InP基板1的背面側。

n型InP基板1摻雜有硫（Sulfur：S），表面為＜100＞面。n型InP包覆層2摻雜有S，典型的層厚為1.0μm，S的典型的摻雜濃度為1.0×10 ¹⁸cm ⁻³。

活性層4是以AlGaInAs（Aluminum Gallium Indium Arsenide）所構成，且未摻雜。活性層4的典型的層厚為0.3μm。夾住活性層4並上下設置的第1光侷限層3a及第2光侷限層3b是以AlGaInAs所構成，且未摻雜。

在p型InP第1包覆層5摻雜有鋅（Zinc：Zn）。p型InP第1包覆層5的典型的層厚為0.3μm，Zn的典型的摻雜濃度為1.0×10 ¹⁸cm ⁻³。

在半絕緣性InP第1埋入層7a摻雜有過渡金屬。另外，所謂的過渡金屬，是在週期表存在於第3族元素到第11族元素之間的元素的總稱。作為過渡金屬的具體例，可以列舉Fe、釕（Ruthenium：Ru）、鈦（Titanium：Ti）等。半絕緣性InP第1埋入層7a的典型的層厚為1.8μm，Fe的典型的摻雜濃度為5.0×10 ¹⁶cm ⁻³。

在n型InP第2埋入層7b摻雜有S。n型InP第2埋入層7b的典型的層厚為0.2μm，S的典型的摻雜濃度為5.0×10 ¹⁸cm ⁻³。

在半絕緣性InP第3埋入層7c摻雜有過渡金屬。作為過渡金屬的具體例，可以列舉Fe、Ru、Ti等。半絕緣性InP第3埋入層7c的典型的層厚為0.5μm，過渡金屬的典型的摻雜濃度為5.0×10 ¹⁶cm ⁻³。

在p型InP第2包覆層8摻雜有Zn。p型InP第2包覆層8的典型的層厚為2.0μm，Zn的典型的摻雜濃度為1.0×10 ¹⁸cm ⁻³。

在p型InGaAs（Indium Gallium Arsenide）接觸層9摻雜有Zn。p型InGaAs接觸層9的典型的層厚為0.3μm，Zn的典型的摻雜濃度為1.0×10 ¹⁹cm ⁻³。

以下，說明關於實施形態1之光半導體元件100的運作。 為了在光半導體元件100使雷射光發射，將雷射驅動迴路與p側電極31及n側電極32電性連接，對光半導體元件100施加順向偏壓。由於順向偏壓，光半導體元件100的從p側電極31注入的電流經過p型InGaAs接觸層9流到台面結構6，在活性層4產生雷射。

另一方面，對於台面埋入層7，即使施加順向偏壓，由於半絕緣性InP第1埋入層7a及半絕緣性InP第3埋入層7c為高電阻層，電流也不會在台面埋入層7流動。也就是，台面埋入層7用作電流阻隔層。結果，注入光半導體元件100的電流藉由設置於台面結構6的兩側且用作電流阻隔層的台面埋入層所造成之電流狹窄的作用，集中流到台面結構6。因此，光半導體元件10由於台面埋入層7所造成之電流狹窄的作用，能夠相對於注入電流以高效率發射雷射光。

接著，說明關於實施形態1之光半導體元件100的元件結構上的特徵。 在關於實施形態1之光半導體元件100中，在S摻雜n型InP第2埋入層7b與Zn摻雜p型InP第2包覆層8之間，設有Fe摻雜半絕緣性InP第3埋入層7c。因此，在關於實施形態1之光半導體元件100中，能夠防止：如後述的比較例的光半導體元件200之S摻雜n型InP第2埋入層7b與Zn摻雜p型InP第2包覆層8接觸的元件結構在兩者的界面不可避免地產生的pn接合所帶來的pn接合電容的產生。這是因為在Fe摻雜半絕緣性InP第3埋入層7c與p型InP第2包覆層8的界面沒形成pn接合。

此外，在關於實施形態1之光半導體元件100中，由於在半絕緣性InP第3埋入層7c中摻雜的Fe對電子用作具有較深的陷阱能階的受體，在Fe摻雜半絕緣性InP第3埋入層7c與p型InP第2包覆層8的界面，也能夠抑制載子再結合。

因此，在專利文獻1所記載的元件結構中，在n型InP電洞阻隔層與p型InP包覆層之間設有未摻雜的InP層的情況下產生的pin接合區域中無法抑制載子再結合的缺陷，相對於以上缺陷，在關於實施形態1之光半導體元件100中，藉由摻雜有作為過渡金屬的一種的例如Fe之半絕緣性InP第3埋入層7c的應用能夠防止上述缺陷。

在關於實施形態1之光半導體元件100中，如果將半絕緣性InP第3埋入層7c的層厚設定為比由在n型InP基板1側鄰接之n型InP第2埋入層7b與半絕緣性的InP第3埋入層7c所形成的空乏層的層厚更厚，由於能夠對電子有效利用Fe的捕捉效果，有利於抑制載子再結合。此外，如果將半絕緣性InP第3埋入層7c的層厚設定為比由半絕緣性的InP第3埋入層7c與p型InP第2包覆層8所形成的空乏層的層厚更厚，能夠進一步抑制載子再結合。如果半絕緣性InP第3埋入層7c的層厚比兩者的空乏層的層厚的任一個更厚，更有效果。

此外，即使是作為Fe的替代，摻雜作為過渡金屬的一種的Ru或Ti的半絕緣性InP第3埋入層7c，由於與摻雜Fe的情況同樣地形成捕捉電洞之較深的能階，產生與摻雜Fe的情況同樣的作用。再者，如果將Ru或Ti用作摻質，與摻雜Fe的情況比較，能夠降低Ru或Ti本身與p型摻質的相互擴散。因此，將Ru或Ti用作摻質的情況與摻雜Fe的情況相比，具有降低電容及抑制載子再結合之進一步的效果。

此外，在半絕緣性InP第3埋入層7c，藉由共摻雜Fe、Ru及Ti的任2種以上，由於能夠補捉電子與電洞兩者，能夠進一步抑制在半絕緣性InP第3埋入層7c與p型InP第2包覆層8的界面的載子再結合。再者，藉由應用半絕緣性InP第3埋入層7c為2層結構、在n型InP第2埋入層7b側設置Fe摻雜層、且在p型InP第2包覆層8側設置Ru或Ti摻雜層的結構，也能夠進一步提高對於在半絕緣性InP第3埋入層7c與p型InP第2包覆層8的界面產生的載子再結合的抑制效果。

＜關於實施形態1之光半導體元件100的製造方法＞ 以下說明關於實施形態1之光半導體元件100的製造方法。 在表面為＜100＞面的S摻雜n型InP基板1上，藉由有機金屬氣相成長法（Metal Organic Chemical Vapor Deposition：MOCVD）等的結晶成長方法依序結晶成長：S摻雜n型InP包覆層2、上下面被AlGaInAs第1光侷限層3a及AlGaInAs第2光侷限層3b夾住之未摻雜的AlGaInAs活性層4、Zn摻雜p型InP第1包覆層5（第1結晶成長步驟）。各層的結晶成長後的剖面圖顯示於第2圖。

第1結晶成長步驟之後，在p型InP第1包覆層5的表面成膜SiO ₂膜。作為SiO ₂的成膜方法，舉例而言，可以列舉CVD（Chemical Vapor Deposition）法等。SiO ₂膜的成膜後，如第3圖的剖面圖所示，使用光微影技術及蝕刻技術，將SiO ₂膜圖案化為＜011＞方向的條狀的SiO ₂遮罩22。作為SiO ₂遮罩22的遮罩寬度的一範例，可以列舉1.5μm。

接著，將條狀的SiO ₂遮罩22用作蝕刻遮罩，如第4圖的剖面圖所示，藉由從p型InP第1包覆層5乾蝕刻到n型InP基板1的中間，形成條狀的台面結構6（台面結構形成步驟）。台面結構6的n型InP基板1的從表面起的典型的高度為2.0μm。在此，蝕刻遮罩不限於SiO ₂遮罩22，也可以是SiN遮罩。此外，蝕刻不限於乾蝕刻，也可以使用濕蝕刻。

條狀的台面結構6的形成後，如第5圖的剖面圖所示，藉由MOCVD法，埋入成長由Fe摻雜半絕緣性InP第1埋入層7a、n型InP第2埋入層7b及Fe摻雜半絕緣性InP第3埋入層7c所構成的台面埋入層7以覆蓋台面結構6的兩側面（第2結晶成長步驟）。

台面埋入層7的結晶成長後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩22。

在台面結構6的頂表面以及台面埋入層7的表面及側面的一部分的上方，藉由MOCVD法，依序結晶成長p型InP第2包覆層8及p型InGaAs接觸層9（第3結晶成長步驟）。上述各層的結晶成長後的剖面圖顯示於第6圖。

在第3結晶成長步驟之後，在包含台面結構6之寬度5μm的區域，利用光微影技術及蝕刻技術，藉由形成＜011＞方向的條狀的SiO ₂遮罩，並進行將溴化氫（Hydrogen Bromide：HBr）用作蝕刻劑的濕蝕刻，蝕刻台面埋入層7之對於雷射運作不需要的部分的磊晶結晶成長層直到到達n型InP基板1。之後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩。

再者，在晶圓的整個表面形成SiO ₂絕緣膜，藉由光微影技術與乾蝕刻技術，將開口寬度3μm的開口部形成於在p型InGaAs接觸層9上對應台面結構6的上側的位置的SiO ₂絕緣膜21。形成p側電極31以在此開口部接觸p型InGaAs接觸層9的表面，在n型InP基板1的背面側形成n側電極32（電極形成步驟）。 經過以上的各製造步驟，作為光半導體元件100的一範例之半導體雷射的基本結構完成。

＜實施形態1的效果＞ 根據關於實施形態1之光半導體元件及其製造方法，因為由3層所構成的台面埋入層7當中的與p型InP第2包覆層8接觸的第3埋入層7c是以摻雜有過渡金屬的半絕緣性InP層構成，由於在半絕緣性InP第3埋入層7c與p型InP第2包覆層8之間並未形成pn接合，能夠防止pn接合電容，再者，藉由抑制在半絕緣性InP第3埋入層7c與p型InP第2包覆層8的界面的載子再結合，由於能夠降低電流洩漏成分，具有光半導體元件的運作頻帶擴大、且發光效率也提高的效果。此外，具有能夠容易地製造運作頻帶廣、且發光效率高的光半導體元件的效果。

比較例 比較例之光半導體元件200的剖面圖顯示於第7圖。與關於實施形態1之光半導體元件100的結構上的相異點為：相對於關於實施形態1之光半導體元件100的台面埋入層7是由Fe摻雜半絕緣性InP的1埋入層7a、n型InP的2埋入層7b及Fe摻雜半絕緣性InP第3埋入層7c的3層所構成，在比較例的光半導體元件200中，是Fe摻雜半絕緣性InP第1埋入層7a、n型InP第2埋入層7b的2層結構，也就是，沒有Fe摻雜半絕緣性InP第3埋入層7c。

在比較例之光半導體元件200中，n型InP第2埋入層7b與p型InP第2包覆層8接觸。因此，在兩者的界面形成有pn接合區域15。n型InP第2埋入層7b對存在於p型InP第2包覆層8內的電洞形成有障壁。這是因為雖然摻雜於Fe摻雜半絕緣性InP第1埋入層7a的Fe在InP中用作捕捉電子的受體，但由於對電洞不具有捕捉效果，變得需要針對存在於p型InP第2包覆層8內的電洞的障壁。

在比較例之光半導體元件200的元件結構中，由於在n型InP第2埋入層7b與p型InP第2包覆層8的界面存在大面積的pn接合區域15，因為pn接合電容造成CR時間常數變大，產生遮斷頻率降低之缺陷。如果遮斷頻率降低，在如光通信等的高速運作所要求的用途中，有光半導體元件200的運作頻帶受限制的問題。此外，由於在pn接合區域15的載子再結合，有電流洩漏增大、發光效率降低的問題。

實施形態2 關於實施形態2之光半導體元件110的元件結構的剖面圖顯示於第8圖。關於實施形態2之光半導體元件110由以下所構成：n型InP基板1（第1導電型的半導體基板）；條狀的台面結構6，由依序層疊在n型InP基板1的n型InP包覆層2（第1導電型的包覆層）、第1光侷限層3a、活性層4、第2光侷限層3b、p型InP包覆層5a（第2導電型的第1包覆層）、p型InGaAs接觸層9（第2導電型的接觸層）的層疊體與n型InP基板1的一部分所構成；台面埋入層7，由形成於台面結構6的兩側面的n型InP基板1上的半絕緣性InP第1埋入層7a（半絕緣性的第1埋入層）、n型InP第2埋入層7b（第1導電型的第2埋入層）及半絕緣性InP第3埋入層7d（半絕緣性的第3埋入層）所構成； p側電極31（第2導電型側電極），在設置於台面結構6的頂表面以及台面埋入層7的表面的絕緣膜21的開口部與p型InGaAs接觸層9接觸；和n側電極32（第1導電型側電極），設置於n型InP基板1的背面側。

n型InP包覆層2、第1光侷限層3a、活性層4、第2光侷限層3b、p型InGaAs接觸層9、半絕緣性InP第1埋入層7a及n型InP第2埋入層7b的層厚、摻質、摻雜濃度的構成與關於實施形態1之光半導體元件100是同樣的。

在p型InP包覆層5a摻雜有Zn。p型InP包覆層5a的典型的層厚為2.3μm，Zn的典型的摻雜濃度為1.0×10 ¹⁸cm ⁻³。

在半絕緣性InP第3埋入層7d摻雜有過渡金屬。作為過渡金屬的具體例，可以列舉Fe、Ru、Ti等。半絕緣性InP第3埋入層7d的典型的層厚為2.0μm，過渡金屬的典型的摻雜濃度5.0×10 ¹⁶cm ⁻³。

以下說明關於實施形態2之光半導體元件110的元件結構上的特徵。 在關於實施形態2之光半導體元件110中，半絕緣性InP第3埋入層7d只在p型InP包覆層5a的台面結構6的兩側面接觸。因此，相較於關於實施形態1之光半導體元件100的半絕緣性InP第3埋入層7c與p型InP第2包覆層8的接觸面積，半絕緣性InP第3埋入層7d與p型InP包覆層5a的接觸面積格外地小。

如果半絕緣性InP第3埋入層7d與p型InP包覆層5a的接觸面積較小，能夠抑制由半絕緣性p型化的區域的面積，上述區域為：半絕緣性InP第3埋入層7d的結晶成長中的熱處理使作為p型InP包覆層5a的摻質的Zn擴散到半絕緣性InP第3埋入層7d側，在半絕緣性InP第3埋入層7d中由半絕緣性p型化的區域。

再者，由於存在設置於台面埋入層7內的n型InP第2埋入層7b，通過沒有電洞捕捉效果的半絕緣性InP第3埋入層7d的電洞能夠使在n側區域洩漏的路徑狹窄。

另外，p型InP包覆層5a的體積由於比關於實施形態1之光半導體元件100的p型InP第2包覆層8的體積更小，某種程度無法避免光半導體元件110的元件電阻的增大。

＜關於實施形態2之光半導體元件110的製造方法＞ 以下說明關於實施形態2之光半導體元件110的製造方法。 在表面為＜100＞面之S摻雜n型InP基板1上，藉由MOCVD法依序結晶成長：S摻雜n型InP包覆層2、上下面被AlGaInAs第1光侷限層3a及AlGaInAs第2光侷限層3b夾住的未摻雜AlGaInAs活性層4、Zn摻雜p型InP包覆層5a及Zn摻雜p型InGaAs接觸層9（第1結晶成長步驟）。各層的結晶成長後的剖面圖顯示於第9圖。

第1結晶成長步驟之後，在p型InGaAs接觸層9的表面成膜SiO ₂膜。作為SiO ₂膜的成膜方法，舉例而言，可以列舉CVD法等。SiO ₂膜的成膜後，如第10圖的剖面圖所示，使用光微影技術及蝕刻技術，將SiO ₂膜圖案化為＜011＞方向的條狀的SiO ₂遮罩22。作為SiO­ ₂遮罩22的寬度的一例，為1.5μm。

接著，將條狀的SiO ₂遮罩22用作蝕刻遮罩，如第11圖的剖面圖所示，藉由從p型InGaAs接觸層9乾蝕刻到n型InP基板1的中間，形成條狀的台面結構6（台面結構形成步驟）。台面結構6的n型InP基板1的從表面起的典型的高度為4.0μm。在此，蝕刻遮罩不限於SiO ₂遮罩22，也可以是SiN遮罩。此外，蝕刻不限於乾蝕刻，也可以使用濕蝕刻。

條狀的台面結構6的形成後，如第12圖的剖面圖所示，藉由MOCVD法，埋入成長由Fe摻雜半絕緣性InP第1埋入層7a、S摻雜n型InP第2埋入層7b及Fe摻雜半絕緣性InP第3埋入層7c所構成的台面埋入層7以覆蓋台面結構6的兩側面（第2結晶成長步驟）。

台面埋入層7的結晶成長後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩22。

在第2結晶成長步驟之後，在包含台面結構6之寬度5μm的區域，利用光微影技術及蝕刻技術，藉由形成＜011＞方向的條狀的SiO ₂遮罩，並進行將HBr用作蝕刻劑的濕蝕刻，蝕刻台面埋入層7之對於雷射運作不需要的部分的磊晶結晶成長層直到到達n型InP基板1。之後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩。

再者，在晶圓的整個表面形成SiO ₂絕緣膜，藉由光微影技術與乾蝕刻技術，將開口寬度3μm的開口部形成於在p型InGaAs接觸層9及Fe摻雜半絕緣性InP第3埋入層7d上對應台面結構6的上側的位置的SiO ₂絕緣膜21。形成p側電極31以在此開口部接觸p型InGaAs接觸層9的表面，在n型InP基板1的背面側形成n側電極32（電極形成步驟）。 經過以上的各製造步驟，作為光半導體元件110的一範例之半導體雷射的基本結構完成。

關於實施形態1之光半導體元件100的製造方法中的結晶成長次數需要3次。另一方面，在關於實施形態2之光半導體元件110的製造方法中，如上所述，結晶成長次數為2次，與實施形態1的情況相比少1次。此外，由於形成Zn摻雜p型InP包覆層後的再結晶成長所進行的熱處理的次數比實施形態1的情況少。

因此，根據關於實施形態2之光半導體元件110的製造方法，與實施形態1的情況相比，容易抑制Zn摻雜p型InP包覆層5a中的Zn的擴散導致的Fe摻雜半絕緣性InP第3埋入層7d的p型化。

＜實施形態2的效果＞ 根據關於實施形態2之光半導體元件及其製造方法，因為半絕緣性InP第3埋入層7d只在p型InP包覆層5a的台面結構6的兩側面接觸，由於能夠格外地縮小半絕緣性InP第3埋入層7d與p型InP包覆層5a的接觸面積且能夠更進一步有效防止載子再結合，具有光半導體元件的運作頻帶更擴大、且發光效率也更提高的效果。此外，具有能夠容易地製造這種高性能的光半導體元件的效果。

實施形態3 關於實施形態3之光半導體元件120的元件結構的剖面圖顯示於第13圖。關於實施形態3之光半導體元件120由以下所構成：n型InP基板1（第1導電型的半導體基板）；條狀的台面結構6，由依序層疊在n型InP基板1的n型InP包覆層2（第1導電型的包覆層）、第1光侷限層3a、活性層4、第2光侷限層3b、p型InP包覆層5（第2導電型的第1包覆層）的層疊體與n型InP基板1的一部分所構成；台面埋入層7，由形成於台面結構6的兩側面的n型InP基板1上的半絕緣性InP第1埋入層7a（半絕緣性的第1埋入層）、n型InP第2埋入層7b（第1導電型的第2埋入層）及半絕緣性InP第3埋入層7e（半絕緣性的第3埋入層）所構成，呈現從台面結構6的頂表面以錐狀擴展的側面形狀； p型InP第2包覆層8（第2導電型的第2包覆層）及p型InGaAs接觸層9（第2導電型的接觸層），埋入台面結構6的頂表面以及台面埋入層7之以錐狀擴展的側面所形成；p側電極31（第2導電型側電極），在設置於p型InGaAs接觸層9的表面的絕緣膜21的開口部與p型InGaAs接觸層9接觸；和n側電極32（第1導電型側電極），設置於n型InP基板1的背面側。

n型InP包覆層2、第1光侷限層3a、活性層4、第2光侷限層3b、p型InP第1包覆層5、p型InP第2包覆層8、p型InGaAs接觸層9、半絕緣性InP第1埋入層7a及n型InP第2埋入層7b的層厚、摻質、摻雜濃度的構成與關於實施形態1之光半導體元件100是同樣的。

在半絕緣性InP第3埋入層7e，摻雜有過渡金屬。作為過渡金屬的具體例，可以列舉Fe、Ru、Ti等。半絕緣性InP第3埋入層7e的典型的層厚為2.0μm，過渡金屬的典型的摻雜濃度為5.0×10 ¹⁶cm ⁻³。

說明關於實施形態3之光半導體元件120的元件結構上的特徵。 在關於實施形態3之光半導體元件120中，半絕緣性InP第3埋入層7e的台面結構6側的側面如第13圖的剖面圖所示，呈現從台面結構6的頂表面以錐狀擴展的側面形狀。p形InP第2包覆層8相對於半絕緣性InP第3埋入層7e，只在以錐狀擴展的兩側面接觸。因此，相較於關於實施形態1之光半導體元件100的半絕緣性InP第3埋入層7c與p型InP第2包覆層8的接觸面積，半絕緣性InP第3埋入層7e與p型InP第2包覆層8的接觸面積格外地小。

如果半絕緣性InP第3埋入層7e與p型InP第2包覆層8的接觸面積較小，能夠抑制由半絕緣性p型化的區域的面積，上述區域為：半絕緣性InP第3埋入層7e的結晶成長中的熱處理使作為p型InP第2包覆層8的摻質的Zn擴散到半絕緣性InP第3埋入層7e側，在半絕緣性InP第3埋入層7e中由半絕緣性p型化的區域。

再者，由於存在設置於台面埋入層7內的n型InP第2埋入層7b，通過沒有電洞捕捉效果的半絕緣性InP第3埋入層7e的電洞能夠使在n側區域洩漏的路徑狹窄。

在關於實施形態3之光半導體元件120中，p型InP第2包覆層8因為被形成為埋入呈現從台面結構6的頂表面以錐狀擴展的側面形狀之半絕緣性InP第3埋入層7e，呈現從台面結構6的頂表面側往表面以錐狀擴展的形狀。錐狀的兩側面與n型InP基板1的表面形成的角度被設定為50°以上60°以下。

因此，關於實施形態3之光半導體元件120的p型InP第2包覆層8的體積比關於實施形態2之光半導體元件110的p型InP包覆層5a的體積更大。因此，關於實施形態3之光半導體元件120的元件電阻比關於實施形態2之光半導體元件110的元件電阻更低。

＜關於實施形態3之光半導體元件120的製造方法＞ 以下說明關於實施形態3之光半導體元件120的製造方法。到台面結構6的形成為止，與顯示關於實施形態1之光半導體元件100的製造方法的第2圖到第4圖的製造步驟是同樣的，因此省略。

條狀的台面結構6的形成後，如第14圖的剖面圖所示，藉由MOCVD法，埋入成長由Fe摻雜半絕緣性InP第1埋入層7a、n型InP第2埋入層7b及Fe摻雜半絕緣性InP第3埋入層7e所構成的台面埋入層7以覆蓋台面結構6的兩側面（第2結晶成長步驟）。

如果Fe摻雜半絕緣性InP第3埋入層7e的典型的層厚為2.0μm，比實施形態1之Fe摻雜半絕緣性InP第3埋入層7c的典型的層厚之0.5μm更厚。此外，台面埋入層7的整體的典型的層厚為4.0μm，比從台面結構6的n型InP基板1的表面起的典型的高度之2.0μm再更高2.0μm。因此，在結晶成長台面埋入層7當中的Fe摻雜半絕緣性InP第3埋入層7e時，結晶成長面位於比台面結構6的頂表面更高的位置。

如上所述，雖然將台面埋入層7設定為比台面結構6的高度更厚，只要作為MOCVD的一般的結晶成長條件之結晶成長溫度為500℃到650℃、V/III比約為30到200左右，台面埋入層7以台面結構6的頂表面作為起點，在兩側露出＜111＞B面的同時結晶成長以擴展開口。也就是，Fe摻雜半絕緣性InP第3埋入層7e的相對兩側面伴隨著結晶成長的進行，呈現如第14圖的剖面圖所示的以錐狀擴展的形狀。因為錐狀的兩側面為＜111＞B面，錐狀的兩側面與n型InP基板1的＜100＞面之表面形成的角度在50℃以上60以下℃的範圍。

台面埋入層7的結晶成長後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩22。

在台面結構6的頂表面以及台面埋入層7的呈現錐狀的兩側面，藉由MOCVD法，依序結晶成長p型InP第2包覆層8及p型InGaAs接觸層9（第3結晶成長步驟）。上述各層的結晶成長後的剖面圖如第15圖所示。

在第3結晶成長步驟之後，在包含台面結構6之寬度5μm的區域，利用光微影技術及蝕刻技術，藉由形成＜011＞方向的條狀的SiO ₂遮罩，並進行將HBr用作蝕刻劑的濕蝕刻，蝕刻台面埋入層7之對於雷射運作不需要的部分的磊晶結晶成長層直到到達n型InP基板1。之後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩。

再者，在晶圓的整個表面形成SiO ₂絕緣膜，藉由光微影技術與乾蝕刻技術，將開口寬度3μm的開口部形成於在p型InGaAs接觸層9上對應台面結構6的上側的位置的SiO ₂絕緣膜21。形成p側電極31以在此開口部接觸p型InGaAs接觸層9的表面，在n型InP基板1的背面側形成n側電極32（電極形成步驟）。 經過以上的各製造步驟，作為光半導體元件120的一範例之半導體雷射的基本結構完成。

＜實施形態3的效果＞ 根據關於實施形態3之光半導體元件及其製造方法，因為p型InP第2埋入層8與半絕緣性InP第3埋入層7e只在呈現錐狀的兩側面接觸，能夠格外地縮小半絕緣性InP第3埋入層7e與p型InP第2包覆層8的接觸面積且能夠更進一步有效防止載子再結合，再者，因為p型InP第2包覆層8的體積也較大，在光半導體元件，具有元件電阻較小、運作頻帶更擴大、且發光效率也更提高的效果。此外，具有能夠容易地製造這種高性能的光半導體元件的效果。

實施形態4 關於實施形態4之光半導體元件130的元件結構的剖面圖顯示於第16圖。關於實施形態4之光半導體元件130由以下所構成：n型InP基板1（第1導電型的半導體基板）；條狀的台面結構6，由依序層疊在n型InP基板1的n型InP包覆層2（第1導電型的包覆層）、第1光侷限層3a、活性層4、第2光侷限層3b及p型InP包覆層5b（第2導電型的第1包覆層）的層疊體與n型InP基板1的一部分所構成；台面埋入層7，由形成於台面結構6的兩側面的n型InP基板1上的半絕緣性InP第1埋入層7a（半絕緣性的第1埋入層）及n型InP第2埋入層7b（第1導電型的第2埋入層）所構成； 半絕緣性InP包覆層7f及p型InGaAs接觸層9（第2導電型的接觸層），形成為覆蓋台面結構6的頂表面以及台面埋入層7的表面及側面的一部分；Zn擴散p型化區域18（第2導電型的摻質擴散區域），形成於p型InGaAs接觸層9、半絕緣性InP包覆層7f及p型InP包覆層5b的內部，且從p型InGaAs接觸層9的表面延伸到p型InP包覆層5b；p側電極31（第2導電型側電極），在設置於p型InGaAs接觸層9的表面的絕緣膜21的開口部與p型InGaAs接觸層9接觸；和n側電極32（第1導電型側電極），設置於n型InP基板1的背面側。

n型InP包覆層2、第1光侷限層3a、活性層4、第2光侷限層3b、p型InGaAs接觸層9、半絕緣性InP第1埋入層7a及n型InP第2埋入層7b的層厚、摻質、摻雜濃度的構成與關於實施形態1之光半導體元件100是同樣的。

在p型InP包覆層5b，摻雜有Zn。p型InP包覆層5b的典型的層厚為0.3μm，Zn的典型的摻雜濃度為1.0×10 ¹⁸cm ⁻³。

在半絕緣性InP包覆層7f，摻雜有過渡金屬。作為過渡金屬的具體例，可以列舉Fe、Ru、Ti等。半絕緣性InP包覆層7f的典型的層厚為2.0μm，過渡金屬的典型的摻雜濃度為5.0×10 ¹⁶cm ⁻³。

說明關於實施形態4之光半導體元件130的元件結構上的特徵。 在關於實施形態4之光半導體元件130中，如上所述，設有形成於p型InGaAs接觸層9、半絕緣性InP包覆層7f及p型InP包覆層5b的內部，且從p型InGaAs接觸層9的表面延伸到p型InP包覆層5b的Zn擴散p型化區域18。Zn擴散p型化區域18的尖端部也可以到達第2光侷限層3b或活性層4。

在半絕緣性InP包覆層7f內的Zn擴散p型化區域18中，由於從原本的半絕緣性p型化，實質上用作p型InP包覆層。Zn擴散p型化區域18如後述，在所有的結晶成長步驟的結束後進行的氣相擴散步驟時形成。因此，在形成Zn擴散p型化區域18後的步驟中，由於沒有Zn擴散的高溫的熱處理，能夠抑制Zn的進一步擴散所造成之Fe摻雜半絕緣性InP第1埋入層7a的p型化。

此外，由於因為Zn擴散p型化區域18所形成的p型InP包覆層的體積與實施形態2的情況相比較大，能夠更降低元件電阻。

＜關於實施形態4之光半導體元件130的製造方法＞ 以下說明關於實施形態4之光半導體元件130的製造方法。 到台面結構6的形成為止，與顯示關於實施形態1之光半導體元件100的製造方法的第2圖到第4圖的製造步驟是同樣的，所以省略。

條狀的台面結構6的形成後，如第17圖的剖面圖所示，藉由MOCVD法，埋入成長由Fe摻雜半絕緣性InP第1埋入層7a及n型InP第2埋入層7b所構成的台面埋入層7以覆蓋台面結構6的兩側面（第2結晶成長步驟）。

台面埋入層7的結晶成長後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩22。

在台面結構6的頂表面以及台面埋入層7的表面及側面的一部分，藉由MOCVD法，依序結晶成長半絕緣性InP包覆層7f及p型InGaAs接觸層9（第3結晶成長步驟）。上述各層的結晶成長後的剖面圖顯示於第18圖。

在晶圓的表面形成SiO ₂膜25，利用光微影技術及蝕刻技術，形成＜011＞方向的條狀的開口部。開口部的開口寬度為2μm。SiO ₂膜25用作擴散遮罩。

藉由在MOCVD裝置內的氣相擴散法，在從露出於開口部的p型InGaAs接觸層9到p型InP包覆層5b的一部分為止的區域使Zn擴散，在p型InGaAs接觸層9、半絕緣性InP包覆層7f及p型InP包覆層5b的內部形成Zn擴散p型化區域18（摻質擴散步驟）。由於Zn在半絕緣性InP包覆層7f的內部擴散的區域是p型化的，其用作p型InP包覆層。Zn擴散p型化區域18的尖端部也可以到達第2光侷限層3b或活性層4。

在摻質擴散步驟之後，在包含台面結構6之寬度5μm的區域，利用光微影技術及蝕刻技術，藉由形成＜011＞方向的條狀的SiO ₂遮罩，並進行將HBr用作蝕刻劑的濕蝕刻，蝕刻台面埋入層7之對於雷射運作不需要的部分的磊晶結晶成長層直到到達n型InP基板1。之後，藉由將氟酸用作蝕刻劑的濕蝕刻，除去條狀的SiO ₂遮罩。

再者，在晶圓的整個表面形成SiO ₂絕緣膜，藉由光微影技術與乾蝕刻技術，將開口寬度3μm的開口部形成於在p型InGaAs接觸層9上對應台面結構6的上側的位置的SiO ₂絕緣膜21。形成p側電極31以在此開口部接觸p型InGaAs接觸層9的表面，在n型InP基板1的背面側形成n側電極32（電極形成步驟）。 經過以上的各製造步驟，作為光半導體元件130的一範例之半導體雷射的基本結構完成。

＜實施形態4的效果＞ 根據關於實施形態4之光半導體元件及其製造方法，雖然在半絕緣性InP包覆層7f的內部Zn擴散的區域用作p型InP包覆層，但因為這個p型InP包覆層化的區域與半絕緣性InP包覆層7f只在兩側面接觸，能夠格外地縮小半絕緣性InP包覆層7與p型InP包覆層化的區域的接觸面積，且能夠更進一步有效防止載子再結合，再者，因為p型InP包覆層化的區域的體積也較大，在光半導體元件，具有元件電阻較小、運作頻帶更擴大、且發光效率也更提高的效果。此外，具有能夠容易地製造這種高性能的光半導體元件的效果。

儘管本揭露記載了各種例示性的實施形態及實施例，但是在一個或複數個實施形態中記載的各種特徵、態樣及功能並非限定應用於特定的實施形態，可能單獨地或以各種組合應用於實施形態。

因此，在本發明說明書中揭露的技術範圍內可以預見未例示的無數變形例。例如，包含至少一個元件變形的情況，增加的情況或省略的情況，以及至少一個元件被抽出並和其他實施形態的元件組合的情況。

1:n型InP基板（第1導電型的半導體基板） 2:n型InP包覆層（第1導電型的包覆層） 3a:第1光侷限層 3b:第2光侷限層 4:活性層 5:p型InP第1包覆層（第2導電型的第1包覆層） 5a,5b:p型InP包覆層（第2導電型的第1包覆層） 6:台面結構 7:台面埋入層 7a:半絕緣性InP第1埋入層（半絕緣性的第1埋入層） 7b:n型InP第2埋入層（第1導電型的第2埋入層） 7c,7d,7e:半絕緣性InP第3埋入層（半絕緣性的第3埋入層） 7f:半絕緣性InP包覆層（半絕緣性的包覆層） 8:p型InP第2包覆層（第2導電型的第2包覆層） 9:p型InGaAs接觸層（第2導電型的接觸層） 15:pn接合區域 18:Zn擴散p型化區域（第2導電型的摻質擴散區域） 21:絕緣膜 22:SiO ₂遮罩 25:SiO ₂膜 31:p側電極（第2導電型側電極） 32:n側電極（第1導電型側電極） 100,110,120,130,200:光半導體元件

第1圖為顯示關於實施形態1之光半導體元件的元件結構的剖面圖。 第2圖為顯示關於實施形態1之光半導體元件的製造方法的剖面圖。 第3圖為顯示關於實施形態1之光半導體元件的製造方法的剖面圖。 第4圖為顯示關於實施形態1之光半導體元件的製造方法的剖面圖。 第5圖為顯示關於實施形態1之光半導體元件的製造方法的剖面圖。 第6圖為顯示關於實施形態1之光半導體元件的製造方法的剖面圖。 第7圖為顯示根據比較例之光半導體元件的元件結構的剖面圖。 第8圖為顯示關於實施形態2之光半導體元件的元件結構的剖面圖。 第9圖為顯示關於實施形態2之光半導體元件的製造方法的剖面圖。 第10圖為顯示關於實施形態2之光半導體元件的製造方法的剖面圖。 第11圖為顯示關於實施形態2之光半導體元件的製造方法的剖面圖。 第12圖為顯示關於實施形態2之光半導體元件的製造方法的剖面圖。 第13圖為顯示關於實施形態3之光半導體元件的元件結構的剖面圖。 第14圖為顯示關於實施形態3之光半導體元件的製造方法的剖面圖。 第15圖為顯示關於實施形態3之光半導體元件的製造方法的剖面圖。 第16圖為顯示關於實施形態4之光半導體元件的元件結構的剖面圖。 第17圖為顯示關於實施形態4之光半導體元件的製造方法的剖面圖。 第18圖為顯示關於實施形態4之光半導體元件的製造方法的剖面圖。 第19圖為顯示關於實施形態4之光半導體元件的製造方法的剖面圖。

1:n型InP基板(第1導電型的半導體基板)

2:n型InP包覆層(第1導電型的包覆層)

3a:第1光侷限層

3b:第2光侷限層

4:活性層

5:p型InP第1包覆層(第2導電型的第1包覆層)

6:台面結構

7:台面埋入層

7a:半絕緣性InP第1埋入層(半絕緣性的第1埋入層)

7b:n型InP第2埋入層(第1導電型的第2埋入層)

7c:半絕緣性InP第3埋入層(半絕緣性的第3埋入層)

8:p型InP第2包覆層(第2導電型的第2包覆層)

9:p型InGaAs接觸層(第2導電型的接觸層)

21:絕緣膜

31:p側電極(第2導電型側電極)

32:n側電極(第1導電型側電極)

100:光半導體元件

Claims (19)

1. 一種光半導體元件，具備： n型InP半導體基板； 條狀的台面（mesa）結構，由層疊在前述n型InP半導體基板上的n型InP包覆層、活性層及p型InP第1包覆層的層疊體所構成；和 台面埋入層，由在前述n型InP半導體基板上依序設置於前述台面結構的兩側面之半絕緣性的InP第1埋入層、接觸前述半絕緣性的InP第1埋入層的n型InP第2埋入層以及接觸前述n型InP第2埋入層且摻雜有過渡金屬的半絕緣性的InP第3埋入層所構成。
2. 如請求項1所記載之光半導體元件，更具備：p型InP第2包覆層，形成於前述台面結構的頂表面以及前述台面埋入層的表面及側表面的一部分。
3. 如請求項2所記載之光半導體元件，其中前述半絕緣性的InP第3埋入層的層厚比由前述n型InP第2埋入層與前述半絕緣性的InP第3埋入層所形成的空乏層的層厚、和由前述半絕緣性的InP第3埋入層與前述p型InP第2包覆層所形成的空乏層的層厚的任一者的層厚更厚，或者，比兩者的層厚都更厚。
4. 如請求項1所記載之光半導體元件，更具備：p型InP第2包覆層，形成於以錐狀擴展直到前述台面結構的頂表面及表面為止之前述台面埋入層的兩側面的上方； 其中錐狀的前述兩側面與前述n型InP半導體基板的表面所成的角度為50°以上60°以下。
5. 一種光半導體元件，具備： 第1導電型的半導體基板； 條狀的台面結構，由層疊在前述第1導電型的半導體基板上的第1導電型的包覆層、活性層、第2導電型的第1包覆層、第2導電型的第2包覆層及第2導電型的接觸層的層疊體所構成；和 台面埋入層，由在前述第1導電型的半導體基板上依序設置於前述台面結構的兩側面之半絕緣性的第1埋入層、第1導電型的第2埋入層以及摻雜有過渡金屬的半絕緣性的第3埋入層所構成， 其中前述台面結構的頂表面及前述半絕緣性的第3埋入層的表面成同一平面。
6. 一種光半導體元件，具備： n型InP半導體基板； 條狀的台面結構，由層疊在前述n型InP半導體基板上的n型InP包覆層、活性層及p型InP第1包覆層所構成； 台面埋入層，由在前述n型InP半導體基板上設置於前述台面結構的兩側面之半絕緣性的InP第1埋入層以及接觸前述半絕緣性的InP第1埋入層的n型InP第2埋入層所構成； 半絕緣性的InP包覆層，接觸前述台面結構的頂面及前述n型InP第2埋入層的至少表面所形成且摻雜有過渡金屬； p型接觸層，形成於前述半絕緣性的InP包覆層上；和 p型摻質擴散區域，形成於前述p型接觸層及前述半絕緣性的InP包覆層的內部以及前述p型InP第1包覆層的至少一部分。
7. 如請求項1~4、6中任1項所記載之光半導體元件，其中前述過渡金屬是由Fe、Ru及Ti的任1個或2個以上的組合所構成，在前述半絕緣性的InP第1埋入層摻雜有Fe。
8. 如請求項5所記載之光半導體元件，其中前述第1導電型的半導體基板、前述第1導電型的包覆層、前述第2導電型的第1包覆層、前述台面埋入層皆由InP構成，前述活性層由至少包含In及Ga的材料所構成。
9. 如請求項5所記載之光半導體元件，其中第1導電型為n型，第2導電型為p型。
10. 如請求項1~4、6中任1項所記載之光半導體元件，更設有接觸前述活性層的前述n型InP半導體基板側的一面的第1光侷限層以及接觸前述活性層的另一面的第2光侷限層。
11. 如請求項1~4、6中任1項所記載之光半導體元件，其中前述台面結構更包含前述n型InP半導體基板的一部分。
12. 如請求項2或3所記載之光半導體元件，其中前述半絕緣性的InP第3埋入層以2層為結構，在n型InP第2埋入層側設置Fe摻雜層，在p型InP第2包覆層側設置Ru或Ti摻雜層。
13. 一種光半導體元件的製造方法，包含： 第1結晶成長步驟，在n型InP半導體基板藉由MOCVD法依序結晶成長n型InP包覆層、活性層及p型InP第1包覆層； 台面結構形成步驟，將前述n型InP包覆層、前述活性層、前述p型InP第1包覆層及前述n型InP半導體基板的一部分蝕刻為條狀的台面結構； 第2結晶成長步驟，在前述n型InP半導體基板上藉由MOCVD法將由半絕緣性的InP第1埋入層、接觸前述半絕緣性的InP第1埋入層的n型InP第2埋入層以及接觸前述n型InP第2埋入層之摻雜1種以上的過渡金屬的半絕緣性的InP第3埋入層所構成的台面埋入層依序結晶成長於前述台面結構的兩側面；和 第3結晶成長步驟，在前述台面結構的頂表面以及前述台面埋入層的表面及側面的一部分藉由MOCVD法依序層疊p型InP第2包覆層及p型接觸層。
14. 一種光半導體元件的製造方法，包含： 第1結晶成長步驟，在n型InP半導體基板藉由MOCVD法依序結晶成長n型InP包覆層、活性層及p型InP第1包覆層； 台面結構形成步驟，將前述n型InP包覆層、前述活性層、前述p型InP第1包覆層及前述n型InP半導體基板的一部分蝕刻為條狀的台面結構； 第2結晶成長步驟，在前述n型InP半導體基板上藉由MOCVD法將由半絕緣性的InP第1埋入層、接觸前述半絕緣性的InP第1埋入層的n型InP第2埋入層以及接觸前述n型InP第2埋入層之摻雜1種以上的過渡金屬的半絕緣性的InP第3埋入層所構成的台面埋入層依序結晶成長於前述台面結構的兩側面；和 第3結晶成長步驟，在前述台面結構的頂表面以及前述台面埋入層的側面藉由MOCVD法依序層疊p型InP第2包覆層及p型接觸層， 其中在前述第2結晶成長步驟中，進行結晶成長，使得前述半絕緣性的InP第3埋入層的兩側面具有以錐狀擴展直到表面為止的形狀。
15. 如請求項14所記載之光半導體元件的製造方法，其中前述半絕緣性的InP第3埋入層的錐狀的兩側面與前述n型InP半導體基板的表面所成的角度為50°以上60°以下。
16. 一種光半導體元件的製造方法，包含： 第1結晶成長步驟，在n型InP半導體基板藉由MOCVD法依序結晶成長n型InP包覆層、活性層及p型InP第1包覆層； 台面結構形成步驟，將前述n型InP包覆層、前述活性層、前述p型InP第1包覆層及前述n型InP半導體基板的一部分蝕刻為條狀的台面結構； 第2結晶成長步驟，在前述n型InP半導體基板上藉由MOCVD法將由半絕緣性的InP第1埋入層以及接觸前述半絕緣性的InP第1埋入層的n型InP第2埋入層所構成的台面埋入層依序結晶成長於前述台面結構的兩側面； 第3結晶成長步驟，藉由MOCVD法依序成長形成為接觸前述台面結構的頂表面及前述n型InP第2埋入層的至少表面且摻雜有過渡金屬的半絕緣性的InP包覆層與p型接觸層；和 摻質擴散步驟，在前述p型接觸層及前述半絕緣性的InP包覆層的內部以及前述p型InP第1包覆層的至少一部分擴散p型摻質。
17. 如請求項16所記載之光半導體元件的製造方法，其中前述摻質擴散步驟是藉由使用MOCVD裝置的氣相擴散法以進行p型摻質的擴散。
18. 如請求項13~17中任1項所記載之光半導體元件的製造方法，其中前述過渡金屬由Fe、Ru及Ti的任1個或2個以上的組合所構成，在前述半絕緣性的InP第1埋入層摻雜有Fe。
19. 如請求項13~17中任1項所記載之光半導體元件的製造方法，其中前述活性層由至少包含In及Ga的材料所構成。

Images