CN1171440C - 同步信号调节电路 - Google Patents
同步信号调节电路 Download PDFInfo
- Publication number
- CN1171440C CN1171440C CNB991010876A CN99101087A CN1171440C CN 1171440 C CN1171440 C CN 1171440C CN B991010876 A CNB991010876 A CN B991010876A CN 99101087 A CN99101087 A CN 99101087A CN 1171440 C CN1171440 C CN 1171440C
- Authority
- CN
- China
- Prior art keywords
- signal
- horizontal
- line
- circuit
- vshift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
- Synchronizing For Television (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
用于视频逐行显示设备的同步信号调节电路。在与从偏转单元取出的同步脉冲同步的电路中,存在垂直和/或水平同步脉冲的相位角未得到明确定义并对各个设备有所不同的问题。由于第二场的第一行脉冲与垂直同步脉冲同时出现,行偏转的交流声或串音等噪声在行计数中引起不同结果,从而行脉冲不是总能被明确识别。这使场中的插入信号位置变化一行。本发明提供一种解决上述问题的电路和方法,其中设置测量装置来确定水平同步信号相对于垂直同步信号或从其导出的信号的时序。
Description
技术领域
本发明涉及一种彩色电视机的同步信号调节电路。具体地讲,本发明是针对引用视频信号逐行显示设备的同步信号调节电路而提出的。
背景技术
本发明的一个具体应用领域是其中图像从三个单色显像管投射到图像表面的电视投影设备中的聚焦校正电路。这种设备一般用来校正光栅偏转参数,例如用来校正北/南和东/西失真、枕形失真、偏转非线性及水平和垂直方向上的其他几何误差。因此,聚焦电路改变取决于光斑位置的三个显像管中的每个的偏转参数。这就需要通常设计成集成电路的聚焦电路与各个显像管的光束偏转相同步。该同步是通过馈入聚焦电路的脉冲状水平和垂直或短同步信号实现的。在这种情况下,出现了垂直和/或水平同步脉冲的相位角未得到明确定义并对各个设备有所不同的问题。行偏转的交流声或串音等噪声在行计数过程中引起不同的结果,这是因为第二场的第一行脉冲与垂直同步脉冲同时出现,从而行信号不是总能被明确识别。这就使场中的插入信号位置变化一行(“行抖动”)。
为了克服这个问题,现有技术中已经有将聚焦电路与瞬时偏移规定量的脉冲同步而不与垂直同步脉冲同步的技术。该延迟的脉冲相对于两个场的第一行脉冲瞬时偏移恒定值,其结果是没有与该延迟脉冲同时出现的水平行脉冲,因此,串音或交流声一般不再带来什么麻烦。这样就保证了各个脉冲始终被明确识别。当延迟的垂直脉冲准确地处在两个场的两个第一行脉冲之间时,便得到最佳干扰边限。然而,如果不同设备间的相位角有所不同,则不能再在每个设备中确保最佳干扰边限。
发明内容
以此为出发点,本发明的一个目的在于提供一种同步信号调节电路,其提供与显像管的垂直和/或水平偏转的同步的改善。
该目的是通过一种用于具有第一和第二场的视频信号逐行显示设备的同步信号调节电路而实现的,所述电路包括:用于输入从所述视频信号中分离的水平同步信号(H1sync、H2sync)的第一输入端;用于输入从所述视频信号中分离的垂直同步信号(Vsync)的第二输入端;延迟级(26),其输出相对于所述垂直同步信号(Vsync)被延迟一特定时延(reg)的延迟信号(Vshift),其中所述时延(reg)是可调整的;测量装置(21),用于确定水平同步信号(H1sync、H2sync)相对于延迟信号(Vshift)的时序,并确定延迟信号(Vshift)相对于第一场的第一水平同步信号(H1sync)的时间位置,以及确定延迟信号(Vshift)相对于第二场的第一水平同步信号(H2sync)的时间位置;以及计算单元(24),其根据测量装置(21)的测量结果,采用预定规则来计算特定时延(reg)。
本发明的一种基本构思是提供测量装置,以确定水平同步信号相对于垂直同步信号和/或相对于由延迟级延迟的信号的时序,并以将电路配置中的延迟级设计成可调整时延。
根据本发明的特定的有益改进,该电路可具有计算单元,该计算单元允许利用所得到的测量结果,以使用预定规则来计算特定时延。这种计算的目的是例如避免在行计数过程中出现干扰以及由此带来的负面影响。
本发明的另一目的在于提供一种方法,采用该方法可实现电路与显像管偏转的同步的改善。
该目的是通过一种用于具有第一和第二场视频信号的逐行显示设备的同步信号调节方法来实现的,所述方法包括如下步骤:a.从电视机的垂直偏转级提取垂直同步信号(Vsync),并将其馈入待被同步的电路装置中;b.从电视机的水平偏转级提取水平同步信号(H1sync、H2sync),并将其馈入待被同步的电路装置中;c.从垂直同步信号(Vsync)中产生被延迟一时延(reg)的延迟信号(Vshift);d.在对两个场中的视频帧进行逐行显示的过程中,测量每个场中延迟信号(Vshift)相对于第一场的第一水平同步信号(H1sync)和相对于第二场的第一水平同步信号(H2sync)之间的时间间隔(X、Z);e.根据由步骤d得到的测量结果,采用预定规则来计算时延(reg),所述时延是这样计算的,使在步骤d所测量得到的时间间隔(X、Z)基本上相等。
本发明方法的有益之处在于,不再使用具有已在前面叙述的缺陷的延迟固定时间周期的信号。相反,可根据预定规则而使延时信号的时延连续地与垂直和水平同步脉冲的相位角相适应。
如果延迟信号和正超前和/或滞后水平同步信号之间的时间间隔基本相同,则将是非常有益的。这样就总能达到延时垂直脉冲与相关行脉冲之间的最佳干扰边限。
然而,也可以这种方式计算时延,即延迟信号与正超前和/或滞后水平同步信号之间的时间间隔大于由干扰引起的瞬时偏移,并可例如根据经验值来估算时延。
最后,本发明的又一目的在于提供一种电视机,其中改善了电子线路与偏转的同步。
该目的是通过一种包括用于具有第一和第二场的视频信号逐行显示设备的同步信号调节电路的电视机来实现的。
附图说明
本发明的示意性实施例示于附图中,附图中:
图1表示电视投影设备的示意图;
图2表示垂直和水平脉冲的脉冲串;
图3表示垂直和水平脉冲以及相对于垂直脉冲延迟的脉冲的脉冲串;
图4表示对应于图3的时序图,其中垂直脉冲的相角相对于水平脉冲偏移特定量;
图5表示一种用于视频信号逐行显示设备的同步信号调节电路的电路示意图;
图6表示对应于图3的时序图,其中延迟信号位于第一场的第二行中;
图7和8表示本身公知的隔行不对称的时序图;以及
图9表示由逐行扫描方法产生的时序图。
具体实施方式
图1示意性地示出电视投影设备的结构。由天线1或通过连接线缆接收到的电视信号在调谐器2中放大,并由混频级(未示出)变换到中频(IF),然后在中频级3中放大。在后续的各解调级中,中频信号分离成音频信号和CVBS电视信号。音频信号在音频级4中解调,并通过扬声器6放大和输出。在分离级(未示出)中,包含在CVBS信号中的垂直和水平同步信号Vsync和Hsync被分离,并被馈入偏转单元7。偏转单元7控制投影设备中单色显像管9a...c的水平和垂直偏转线圈8a...c。视频信号在视频处理电路10中得到进一步处理,并馈入各个显像管9a...c。聚焦电路12与各个显像管9a...c的水平和垂直聚焦线圈14a...c、16a...c相连,并具有指定的放大级13,聚焦电路12以本分公知的方式保证了投影设备的良好的聚焦设置。聚焦值存储在存储器17中。
对于本发明来说,电视信号出现的格式,例如被分离成亮度和色度信号,是不太重要的。
为了在各插入信号或聚焦校正值和写到屏幕上的各行之间建立明确的赋值,聚焦电路12必须与偏转单元7同步。在这种情况下,为了能够将插入位置定位在屏幕的特定位置上,在聚焦电路12对各行进行计数。为此,偏转单元7将垂直和水平同步信号Vsync和Hsync输出到聚焦电路12的输入端。为了控制程序的执行,尤其是为了控制正常电视画面的显示及聚焦校正,聚焦电路12连接到微处理器18。
图2表示在电视画面以两场进行显示的情况下出现的聚焦电路12(图1)的输入脉冲的时序图。图2a表示垂直同步脉冲Vsync,图2b表示第一场的行脉冲H1sync,而图2c表示第二场的行脉冲H2sync。后文中,用缩写Hsync一般地表示行脉冲,而H1sync和H2sync分别仅表示第一场和第二场的行脉冲。计数过程是按如下描述进行的:行脉冲的计数从垂直脉冲的前沿开始,即,其前沿与垂直脉冲的前沿同时或之后出现的行脉冲是相关场的第一行脉冲。各个行脉冲的编号是在图2中的相关行脉冲和后续的时序图之上给出的。场的第一行L1处在第一和第二行脉冲之间。在每个场相应地持续进行这种计数过程。
如果从偏转信号中得到聚焦电路12(图1)的同步,或者如果同步信号不是标准格式(例如在进行电视游戏的情况下),则垂直和水平信号Vsync、H1sync、H2sync的相位角不能明确限定。这些相位角随设备的不同而不同。输入到垂直同步信号的行脉冲的交流声或串音等主要噪声在前述的行计数过程中引起不同的结果,这是因为,在第二场中,第一行脉冲与垂直同步脉冲Vsync同时出现,从而行信号不是总能被明确识别。由于在行计数过程中产生起伏噪声,因此,场中的插入信号位置变化一行,出现所谓的“行抖动”现像。
在第一种方法中,如图3a和3b所示,可通过将垂直同步脉冲延迟固定值reg而解决上述问题。时延reg是这样选择的,即,在时间方面,延迟的垂直脉冲Vshift与第一场的第一行脉冲和第二场的第一行脉冲之间的间隔相同。信号Vshift保持了在两个场中相对于各个行信号H1sync和H2sync的干扰边限X和Z(图3c和3d)。当X的量与Z的量相等时,必然给出使干扰边限最佳的时延reg的值。在图3d中还示出了时间周期Y,该时间周期Y规定了在从出现延迟信号Vshift到延迟信号Vshift之后出现的第二场的第一行脉冲之间经历的时间有多少。时间周期Y的含义相当于第一场中的时间周期X的含义。下面将解释如何获得变量X和Y。clli表示电视行的持续期,它是已知的并且对所有设备来讲都恒定。应当注意的是,第二场的行脉冲与延迟信号之间的干扰边限是当在保证下式成立时通过时间周期Z来确定的:
Y+Z=clli (1)
图4表示的是当垂直同步信号Vsync延迟一相对于图3情形的时间周期时产生的时序图(图4a)。这一现像的直接结果是,延迟信号Vshift也延迟时间周期a,并且与第一场的第一行脉冲相近似(图4c)。由图4c和图4d可明显看出,第一和第二场的行脉冲之间的干扰边限X和Z不同。这最终表明延迟信号Vshift与第一场中第一行脉冲之间的干扰边限有所减少。
当垂直脉冲Vsync早于图3所示的情形出现时,上述的情况也同样相应地适用。但是,为了易于理解,下文中仅讨论延迟Vsync脉冲的情况。
图5示意性地表示本发明的电路,该电路整个用11来表示,并被设置在聚焦电路12(图1)中。采用电路11,通过在两个场中测量延迟信号Vshift和水平同步信号之间的间隔并采用这些值来优化时延reg,由恒定时延reg造成的上述缺陷得以解决。
为此,电路11具有用于测量时间X和Y的计数器21。计数器21最初由延迟垂直信号Vshift起动。计数器21由下一个行脉冲停止。分别对应于两个场,将该时间测量结果存储于存储装置22中。为此,设置控制单元23以向存储装置22输出控制信号,该控制信号用于对存储装置22中的不同区域进行寻址。该控制信号指示场是否已经改变。这样,测得的时间X及Y和/或Y和X可由计算单元24有选择地读出。计算单元24以这样的方式从这些值中计算时延reg,即,使干扰边限X和Z相等。时延reg形成延迟部件26的输入信号,而延迟部件根据reg的值来设置信号Vshift的延迟。计算单元24的功能也可由微处理器18或外部计算机来实现。
为了保证其完整性,还应注意到这样的情况,即,在计算时延reg的过程中一般还要参照垂直同步信号,这是因为在垂直同步信号Vsync和延迟信号Vshift之间具有确定的瞬时赋值。
但是,这种计算并不能在每种情况下均能得出最佳干扰边限,从图6至8可很清楚看出这一点。
在图6所示的示例中,Vshift信号和行脉冲的相位角与图3所示的不同。在这种情况下,信号Vshift处在第一场的第一行脉冲和第二场的第二行脉冲之间。然而,延迟信号Vshift和两个场的行脉冲之间的干扰边限X、Z与图3所示示例中的相等。由于所示示例中对称隔行扫描,因此,信号Vshift具有第二等效位置,该位置在相同的干扰边限X和Z的情况下是最佳的。但是,如果隔行扫描不再对称的话,则上述情况则不再适用。当垂直和水平同步信号在一系列设备的各个设备中或者在不同系列的各个设备中有所变化时,实际上出现上述的情形。具体地讲,当信号源并非电视发射机而是例如计算机或游戏操纵台时,该相位角发生变化。
图7也表示非对称隔行扫描时的时序。图7b中以实线示出第一场的第一行中出现延迟信号Vshift的情况。对时延reg以上述方式进行计算,以便使变量X和Z相等。如果信号Vshift直到第一场的第二行中时才出现,则将得到相应的变量X’和Z’而不是变量X和Z,其中X’同样与Z’相等。后一种情况以虚线示于图7b中。因此,在上面的两种情况下,满足前面已经提及并且基于时延reg的计算的条件,即
X=Z (2)及
X’=Z’ (2’)
但是很明显,如果在第一场的第一行中出现信号Vshift,则所示出的脉冲串的情况则更有益,这是因为,干扰边限X和Z分别明显大于干扰边限X’和Z’。
图8所示的时序的情况则恰好相反。在这种情况下,当在第一场的第二行中出现信号Vshift,则可得到更大的干扰边限。
为了始终得到最大可能的干扰边限,计算单元24对以下两种可能的情况至少计算干扰边限一次,这两种情况指的是信号Vshift处于第一场的第一或第二行中。然后,选择可得到更大的干扰边限的时延。
另一情况是,有可能使计算单元24计算两种可能情况之一时的干扰边限,并且还检查是否满足下式:
X和/或Z≥clli/2 (3)
如果上式的关系成立,则可得到最大可能的干扰边限。上面的情况也适用于带撇号的变量的情况,即
X’和/或Z’≥clli/2 (3’)
对于上述两种情况而言,例如当干扰边限相等时(即X=X’和/或Z=Z’),均优先给出更短的时延。
可将计算时延reg过程中的上述第二个条件表示成数学表达式(2)至(4)或(2’)至(4’),即:
如果X>X’,则选择X (4)
最后,图9表示逐行图像扫描电视机中出现的时序图。当没有场而仅有帧时,可大大简化最佳时延reg的计算。如上述示意性实施例中所述的情况,延迟信号Vshift与其后出现的第一行脉冲之间的时间周期X以前述的方式进行测量。不管垂直脉冲Vsync(图9a)与行脉冲之间的瞬时偏移如何,当延时脉冲Vshift准确地位于两个行脉冲(图9b、9c)之间时,仍能够总是得到最佳干扰边限。因此,设置时延reg,以便使下式成立:
X=clli/2 (5)
由于在逐行图像扫描时(图9c、9c)始终满足X=Y,因此,同时满足下式:
X=Z (2)
Claims (7)
1.一种用于具有第一和第二场视频信号的逐行显示设备的同步信号调节电路,包括:
用于输入从所述视频信号中分离的水平同步信号(H1sync、H2sync)的第一输入端;
用于输入从所述视频信号中分离的垂直同步信号(Vsync)的第二输入端;
延迟级(26),其输出相对于所述垂直同步信号(Vsync)被延迟一特定时延(reg)的延迟信号(Vshift),其中所述时延(reg)是可调整的;
测量装置(21),用于确定水平同步信号(H1sync、H2sync)相对于延迟信号(Vshift)的时序,并确定延迟信号(Vshift)相对于第一场的第一水平同步信号(H1sync)的时间位置,以及确定延迟信号(Vshift)相对于第二场的第一水平同步信号(H2sync)的时间位置;以及
计算单元(24),其根据测量装置(21)的测量结果,采用预定规则来计算特定时延(reg)。
2.如权利要求1所述的同步信号调节电路,其特征在于,所述电路还包括存储装置(22),其中可为两个场分别存储测量装置(21)的测量结果。
3.如权利要求2所述的同步信号调节电路,其特征在于,还包括控制单元(23),根据其测量结果当前被存储的场来向所述存储装置(22)输出相应的控制信号,所述控制信号用于对所述存储装置(22)中的存储位置进行寻址。
4.一种用于具有第一和第二场视频信号的逐行显示设备的同步信号调节方法,所述方法包括如下步骤:
a.从电视机的垂直偏转级提取垂直同步信号(Vsync),并将其馈入待被同步的电路装置中;
b.从电视机的水平偏转级提取水平同步信号(H1sync、H2sync),并将其馈入待被同步的电路装置中;
c.从垂直同步信号(Vsync)中产生被延迟一时延(reg)的延迟信号(Vshift);
d.在对两个场中的视频帧进行逐行显示的过程中,测量每个场中延迟信号(Vshift)相对于第一场的第一水平同步信号(H1sync)和相对于第二场的第一水平同步信号(H2sync)之间的时间间隔(X、Z);
e.根据由步骤d得到的测量结果,采用预定规则来计算时延(reg),所述时延是这样计算的,使在步骤d所测量得到的时间间隔(X、Z)基本上相等。
5.如权利要求4所述的方法,其特征在于,所述时延(reg)是这样计算的,即,使在步骤d所测量得到的时间间隔(X、Z)大于由干扰引起的同步信号(Vsync、Hsync)之间的瞬时偏移。
6.如权利要求5所述的方法,其特征在于,所述时延(reg)还是这样计算的,即,使在步骤d所测量得到的时间间隔最大。
7.一种电视机,其特征在于包括一种如权利要求1所述的同步信号调节电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19801732.4 | 1998-01-19 | ||
DE19801732A DE19801732A1 (de) | 1998-01-19 | 1998-01-19 | Schaltung zur Aufbereitung von Synchronsignalen |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1230847A CN1230847A (zh) | 1999-10-06 |
CN1171440C true CN1171440C (zh) | 2004-10-13 |
Family
ID=7854979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991010876A Expired - Fee Related CN1171440C (zh) | 1998-01-19 | 1999-01-15 | 同步信号调节电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6498629B1 (zh) |
EP (1) | EP0930778B1 (zh) |
JP (1) | JPH11261840A (zh) |
CN (1) | CN1171440C (zh) |
DE (2) | DE19801732A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6721016B1 (en) * | 1999-07-09 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Jitter detection device and image quality correction device for adaptively changing correction when reproducing video signal |
US20040259644A1 (en) * | 1999-08-03 | 2004-12-23 | Mccauley Jack Jean | Method and device for optical gun interaction with a computer system |
US20020010021A1 (en) * | 1999-08-03 | 2002-01-24 | Mccauley Jack Jean | Method and device for optical gun interaction with a computer game system |
KR20020093291A (ko) * | 2001-06-08 | 2002-12-16 | 김범 | 스크린 상의 목표물 위치 감지 장치 |
CN100416487C (zh) * | 2003-09-26 | 2008-09-03 | 威盛电子股份有限公司 | 视频信号时序的调整系统及其方法 |
DE102004020577A1 (de) | 2004-04-27 | 2005-11-24 | Siemens Ag | Elektrisches Feldgerät für die Prozessautomatisierung |
US7383522B2 (en) * | 2004-10-08 | 2008-06-03 | Fujitsu Limited | Crosstalk-aware timing analysis |
JP4851118B2 (ja) * | 2005-05-23 | 2012-01-11 | ソニー株式会社 | 撮像システム,撮像制御装置,垂直同期方法およびプログラム |
JP2008135824A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 位相調整装置、デジタルカメラおよび位相調整方法 |
JP2009130442A (ja) * | 2007-11-20 | 2009-06-11 | Fujitsu Component Ltd | 信号伝送システム及びその制御方法 |
JP6110122B2 (ja) * | 2012-12-07 | 2017-04-05 | シナプティクス・ジャパン合同会社 | 集積回路装置、パネル表示装置及び表示パネルドライバ |
US10895933B2 (en) * | 2019-03-14 | 2021-01-19 | Novatek Microelectronics Corp. | Timing control circuit and operation method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE258885C (zh) | ||||
DE3025356A1 (de) * | 1980-07-04 | 1982-01-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung |
DE3119668C2 (de) * | 1981-05-18 | 1983-02-10 | Siemens AG, 1000 Berlin und 8000 München | Fernsehgerät |
US4680510A (en) * | 1985-04-12 | 1987-07-14 | Hazeltine Corporation | Color monitor with improved synchronization |
DD258885A1 (de) * | 1987-03-19 | 1988-08-03 | Adw Der Ddr Zentralinstitut F | Stoersichere bildsynchronisierschaltung |
US5138451A (en) * | 1988-10-12 | 1992-08-11 | Hitachi Ltd., Hitachi Video Engineering, Inc. | Television receiver |
KR950005054B1 (ko) * | 1991-12-31 | 1995-05-17 | 삼성전자주식회사 | 기수/우수의 필드 검출장치 |
EP0742982B1 (en) * | 1994-12-06 | 2000-02-09 | Koninklijke Philips Electronics N.V. | Vertical position-jitter elimination |
JPH09172561A (ja) * | 1995-12-20 | 1997-06-30 | Fujitsu General Ltd | 垂直水平同期信号の位相調整回路 |
JPH10260663A (ja) * | 1997-01-14 | 1998-09-29 | Toshiba Corp | ジッタ補正回路および平面表示装置 |
-
1998
- 1998-01-19 DE DE19801732A patent/DE19801732A1/de not_active Withdrawn
-
1999
- 1999-01-08 DE DE69906596T patent/DE69906596T2/de not_active Expired - Fee Related
- 1999-01-08 EP EP99100217A patent/EP0930778B1/en not_active Expired - Lifetime
- 1999-01-13 US US09/229,801 patent/US6498629B1/en not_active Expired - Fee Related
- 1999-01-15 CN CNB991010876A patent/CN1171440C/zh not_active Expired - Fee Related
- 1999-01-19 JP JP11010402A patent/JPH11261840A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0930778A1 (en) | 1999-07-21 |
DE19801732A1 (de) | 1999-07-22 |
US6498629B1 (en) | 2002-12-24 |
JPH11261840A (ja) | 1999-09-24 |
CN1230847A (zh) | 1999-10-06 |
DE69906596D1 (de) | 2003-05-15 |
DE69906596T2 (de) | 2003-11-13 |
EP0930778B1 (en) | 2003-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1171440C (zh) | 同步信号调节电路 | |
JP4459311B2 (ja) | テレビシステムおよび変換方法 | |
US20060209957A1 (en) | Motion sequence pattern detection | |
US6947094B2 (en) | Image signal processing apparatus and method | |
EP1763255A1 (en) | Projection type display device and method for controlling the same | |
US6313881B1 (en) | Signal processing for a picture signal | |
CN1094014C (zh) | 在宽宽高比屏幕上控制字幕显示的装置 | |
US20070188660A1 (en) | Video processing device, video processing method, and video processing program | |
EP0840275A2 (en) | Luminance correction circuit and video display monitor thereof | |
JP3442322B2 (ja) | ディスプレイ装置及びその駆動方法 | |
EP1225759B1 (en) | Video display apparatus with vertical scan velocity modulation and video display method therefor | |
JPH11298795A (ja) | 制御信号発生回路 | |
JPH11275602A (ja) | 伝送方法、出力装置、受信装置及び記録媒体 | |
JP4152377B2 (ja) | 画質改善方法および画質改善装置 | |
JP3259628B2 (ja) | 走査線変換装置 | |
JP2823568B2 (ja) | テスト信号挿入付き画像信号処理システム | |
JP3960716B2 (ja) | 画素対応表示装置におけるクロック位相自動調整装置 | |
JPH0646447A (ja) | 撮像装置 | |
JPH08331443A (ja) | 画像表示装置の調整システム及び画像撮像装置 | |
US7002635B1 (en) | Method for superimposing pictures | |
KR0173734B1 (ko) | 와이드 스크린 디스플레이장치에서 영상의 수직 크기 자동조정회로 | |
JP2511968B2 (ja) | 撮像装置 | |
KR100651867B1 (ko) | 티브이의 영상신호 보정장치 | |
JP3451216B2 (ja) | 画像表示装置及びサンプリング周波数調整方法 | |
JP3252979B2 (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041013 Termination date: 20100222 |