CN116830249A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN116830249A
CN116830249A CN202280012646.4A CN202280012646A CN116830249A CN 116830249 A CN116830249 A CN 116830249A CN 202280012646 A CN202280012646 A CN 202280012646A CN 116830249 A CN116830249 A CN 116830249A
Authority
CN
China
Prior art keywords
paste
semiconductor device
bonding layer
sintered
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280012646.4A
Other languages
English (en)
Inventor
齐藤隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116830249A publication Critical patent/CN116830249A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

提供一种能够在搭载功率半导体芯片之前使烧结糊剂的表面平坦化且能够实现高密度安装的半导体装置的制造方法。包括以下工序：在导电板(11a)的主面涂布表面设置有突起部(2a)的烧结糊剂(2x)；使烧结糊剂(2x)干燥；通过对烧结糊剂(2x)进行加压来将突起部(2a)压扁，从而使烧结糊剂(2x)的表面平坦化；在导电板(11a)的主面隔着烧结糊剂(2x)搭载半导体芯片；以及通过加热和加压使烧结糊剂(2x)烧结而形成接合层，经由接合层将导电板(11a)与半导体芯片接合。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种内置有功率半导体芯片的半导体装置(半导体模块)及其制造方法。
背景技术
主要用于工业的IGBT模块(半导体模块)是通过焊料将功率半导体芯片、绝缘电路基板以及散热构件相互接合，最终隔着导热膏(thermal compound)安装于冷却翅片来使用的。另外，在车载领域，还使用了不用导热膏而将绝缘电路基板与冷却翅片进行焊料接合的构造，来作为直接水冷冷却构造。
当前，在功率半导体芯片与绝缘电路基板的接合中主要实施焊接，但近年来，以高耐热性、高散热性、高可靠性等为目的，正在推进研究使用了银(Ag)等金属的纳米颗粒或微粒的烧结接合技术。在烧结接合技术中，基于能够在低温下接合并且在接合后成为与构成纳米颗粒或微粒的金属相同的熔点这样的特征，不提高接合温度就能够得到耐热性高且高可靠性的接合层。
专利文献1和2公开了以下内容：使用掩模来涂布糊状的烧结材料(烧结糊剂)，在烧结糊剂上搭载半导体芯片之后进行加热和加压。专利文献3公开了以下内容：以在烧结糊剂上搭载有半导体芯片的状态，在烧结糊剂的烧结前进行加热和加压。专利文献4公开了以下内容：在涂布了烧结糊剂之后取下掩模时会形成糊剂突起。专利文献5公开了一种在俯视时接合材料的外周缘比半导体元件的外周缘大的半导体装置。
现有技术文献
专利文献
专利文献1：美国专利第8253233号说明书
专利文献2：美国专利第8415207号说明书
专利文献3：美国专利第8835299号说明书
专利文献4：日本特开2019-216183号公报
专利文献5：日本特开2018-148168号公报
发明内容
发明要解决的问题
在烧结接合技术中主要使用烧结糊剂，但与焊接材料不同，由于不会熔融，因此烧结糊剂在印刷时的表面形状很重要。但是，在印刷烧结糊剂时，有时在烧结糊剂的表面的端部附近会形成突起部。当在烧结材料的表面形成突起部时，在将功率半导体芯片搭载在烧结糊剂上并进行接合时，会被不均匀地加压，有可能导致功率半导体芯片的损坏。另外，为了避开烧结糊剂的表面的突起部地搭载功率半导体芯片，需要采取烧结糊剂的多余的印刷区域，从而安装密度的提高受到限制。
鉴于上述问题，本发明的目的在于提供一种能够在搭载功率半导体芯片之前使烧结糊剂的表面平坦化且能够实现高密度安装的半导体装置及其制造方法。
用于解决问题的方案
本发明的一个方式的主旨在于，一种半导体装置，具备：(a)导电板，其具有主面；(b)半导体芯片，其与导电板的主面相向地配置；以及(c)接合层，其具有配置在导电板与半导体芯片之间的烧结材料，其中，接合层的中央部的空隙率与接合层的端部的至少一部分的空隙率不同。
本发明的另一方式的主旨在于，一种半导体装置的制造方法，包括以下工序：(a)在导电板的主面涂布表面设置有突起部的烧结糊剂；(b)使烧结糊剂干燥；(c)通过对烧结糊剂进行加压来将突起部压扁，从而使烧结糊剂的表面平坦化；(d)在导电板的主面隔着烧结糊剂搭载半导体芯片；(e)通过加热和加压使烧结糊剂烧结而形成接合层，经由接合层将导电板与半导体芯片接合。
发明的效果
根据本发明，能够提供一种能够在搭载功率半导体芯片之前使烧结糊剂的表面平坦化且能够实现高密度安装的半导体装置及其制造方法。
附图说明
图1是第一实施方式所涉及的半导体装置的截面图。
图2是第一实施方式所涉及的半导体装置的一部分的俯视图。
图3是从图2的A-A方向观察到的截面图。
图4是第一实施方式所涉及的半导体装置的制造方法的工序截面图。
图5是第一实施方式所涉及的半导体装置的制造方法的继图4之后的工序截面图。
图6是第一实施方式所涉及的半导体装置的制造方法的继图5之后的工序截面图。
图7是第一实施方式所涉及的半导体装置的制造方法的继图6之后的工序截面图。
图8是第一实施方式所涉及的半导体装置的制造方法的继图7之后的工序截面图。
图9是第一实施方式所涉及的半导体装置的制造方法的继图8之后的工序截面图。
图10是第一实施方式所涉及的半导体装置的制造方法的继图9之后的工序截面图。
图11是第一实施方式所涉及的半导体装置的制造方法的继图10之后的工序截面图。
图12是比较例所涉及的半导体装置的工序截面图。
图13是第二实施方式所涉及的半导体装置的制造方法的工序截面图。
图14是第二实施方式所涉及的半导体装置的制造方法的继图13之后的工序截面图。
图15是第三实施方式所涉及的半导体装置的制造方法的工序截面图。
图16是第三实施方式所涉及的半导体装置的制造方法的继图15之后的工序截面图。
图17是第四实施方式所涉及的半导体装置的制造方法的工序截面图。
图18是第四实施方式所涉及的半导体装置的制造方法的继图17之后的工序截面图。
图19是第五实施方式所涉及的半导体装置的截面图。
具体实施方式
下面，参照附图对第一实施方式～第五实施方式进行说明。在附图的记载中，对相同或类似的部分标注相同或类似的附图标记，并省略重复的说明。但是，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等有时与实际情况不同。另外，附图相互之间也可能包含尺寸的关系或比率不同的部分。另外，以下所示的第一实施方式～第五实施方式例示了用于将本发明的技术思想具体化的装置和方法，本发明的技术思想并不将结构部件的材质、形状、构造、配置等特定为下述的内容。
另外，以下说明中的上下等方向的定义仅是为了便于说明而进行的定义，并不用于限定本发明的技术思想。例如，如果将对象旋转90°来进行观察，则上下变换为左右来阅读，如果将对象旋转180°来进行观察，则上下反转来阅读，这是不言而喻的。
(第一实施方式)
如图1所示，第一实施方式所涉及的半导体装置(半导体模块)具备：绝缘电路基板1；半导体芯片(功率半导体芯片)3，其与绝缘电路基板1的主面(上表面)相向地配置；以及接合层2，其由配置在绝缘电路基板1与半导体芯片3之间的烧结材料构成。
绝缘电路基板1例如也可以是直接铜接合(DCB)基板、活性金属钎焊(AMB)基板等。绝缘电路基板1具备绝缘板10、配置在绝缘板10的上表面的导电板(电路板)11a、11b、以及配置在绝缘板10的下表面的导电板(散热板)12。绝缘板10例如由陶瓷基板、使用了高分子材料等的树脂绝缘基板构成，其中，陶瓷基板由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等构成。导电板11a、11b以及导电板12例如由铜(Cu)、铝(Al)等的导体箔构成。
构成接合层2的烧结材料例如是通过对金属颗粒糊剂(导电性糊剂)进行烧结而构成的，其中，金属颗粒糊剂是将金(Au)、银(Ag)或铜(Cu)等的金属颗粒分散到有机成分中并成为糊状而得到的。金属颗粒具有几nm～几μm左右的微细的粒径。例如银(Ag)系的烧结材料基于能够在低温下接合并且在接合后成为与Ag相同的熔点这一特征，不提高接合温度就能够得到耐热性高且高可靠性的接合层。
半导体芯片3与导电板11a的主面(上表面)相向地配置。作为半导体芯片3，例如能够采用绝缘栅型双极晶体管(IGBT)、场效应晶体管(FET)、静电感应(SI)晶闸管、门极可关断(GTO)晶闸管、续流二极管(FWD)等。半导体芯片3例如也可以由硅(Si)基板构成，或者也可以由化合物半导体基板构成，该化合物半导体基板由碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等宽带隙半导体构成。半导体芯片3的由金(Au)等构成的下表面电极经由接合层2来与导电板11a接合。在图1中例示一个半导体芯片3，但半导体芯片的数量能够根据半导体模块的电流容量等适当设定，也可以具有两个以上的半导体芯片。
以包围绝缘电路基板1和半导体芯片3的外周的方式配置有由树脂等绝缘材料构成的壳体5。在壳体5的内侧填充有对接合层2和半导体芯片3进行密封的密封构件7。作为密封构件7，例如能够使用有机硅凝胶、热固化性树脂等绝缘材料。外部端子4a、4b固定于壳体5。半导体芯片3、导电板11a、11b以及外部端子4a、4b经由接合线6a、6b、6c相互电连接。
在绝缘电路基板1的下表面侧，隔着接合层13设置有由铜(Cu)等金属构成的散热基底8。在散热基底8的下表面侧隔着接合层14设置有由铜(Cu)等金属构成的散热翅片9。作为接合层13、14，例如能够使用烧结材料或焊接材料、热界面材料(Thermal InterfaceMaterial；TIM)。接合层13、14既可以由与接合层2相同的材料构成，也可以由不同的材料构成。
图2是图1示出的第一实施方式所涉及的半导体装置中的绝缘电路基板1的导电板11a和半导体芯片3的俯视图，图3是从图2的A-A方向观察到的截面图。如图2和图3所示，半导体芯片3具有矩形的平面图案。半导体芯片3的尺寸例如为1mm×1mm以上且10mm×10mm以下左右，但不限定于此。
如图2和图3所示，接合层2具有矩形的平面图案，接合层2的外缘与半导体芯片3的外缘一致。此外，接合层2的外缘也可以位于比半导体芯片3的外缘靠外侧的位置，也可以位于比半导体芯片3的外缘靠内侧的位置。换言之，接合层2的尺寸也可以比半导体芯片3的尺寸大，也可以比半导体芯片3的尺寸小。在此，作为接合层2的平面图案的“矩形”不仅包括完全的矩形的情况，也包括即使不是完全的矩形但如焊料填角那样能够视为大致矩形的形状，还包括与半导体芯片3的端部不完全平行的形状。
在图2中，用虚线示意性地示出了接合层2的中央部21及端部22、23。如图2和图3所示，接合层2的端部22、23对应于形成作为接合层2的平面图案的矩形的四个边中的彼此相向的两个边侧。接合层2的端部22的宽度W1和端部23的W2例如为1mm左右，但不限定于此。接合层2的与半导体芯片3相接的上表面的表面最大高度Rz为10μm以下左右。
接合层2的中央部21处的构成接合层2的金属颗粒间的空隙率与接合层2的端部22、23的至少一部分处的构成接合层2的金属颗粒间的空隙率不同。在第一实施方式中，接合层2的中央部21处的构成接合层2的金属颗粒间的空隙率比接合层2的一个端部22处的构成接合层2的金属颗粒间的空隙率高。接合层2的中央部21处的构成接合层2的金属颗粒间的空隙率比接合层2的另一个端部23处的构成接合层2的金属颗粒间的空隙率低。
根据第一实施方式所涉及的半导体装置，在第一实施方式所涉及的半导体装置的制造工序中，在搭载半导体芯片3之前使接合层2的表面平坦化，因此能够形成稳定的接合层2，并且能够防止因接合层2的表面形状而引起的半导体芯片3的损坏。并且，通过使接合层2的尺寸与半导体芯片3的尺寸大致一致，能够实现高密度安装。
<半导体装置的制造方法>
接着，参照图4～图11来说明第一实施方式所涉及的半导体装置的制造方法(组装方法)。在图4～图11中，主要着眼于与图3对应的剖面来进行说明。
首先，实施烧结材料涂布工序(丝网印刷工序)。在烧结材料涂布工序中，如图4所示，准备绝缘电路基板1，在绝缘电路基板1的导电板11a上载置由铝(Al)、不锈钢(SUS)等金属构成的掩模(金属掩模)15。在掩模15中，在与图3示出的接合层2对应的位置处设置有开口部15a。开口部15a的尺寸能够被设定为使图3示出的接合层2的尺寸最终与半导体芯片3的尺寸一致。
接着，如图5所示，在掩模15上搭载烧结材料(烧结糊剂)2x，该烧结材料2x是将金属颗粒分散到有机成分中并成为糊状而得到的。然后，使刮板16向行进方向(图5的箭头方向)移动(滑动)。其结果，如图6所示，在掩模15的开口部15a的内侧印刷烧结糊剂2x。之后，去除掩模15。
此时，如图7所示，在烧结糊剂2x的刮板16的行进方向侧的端部22处形成突起部(弹起部)2a。突起部2a相对于烧结糊剂2x的中央部21的大致平坦的表面具有例如比10μm高且为100μm以下左右的高度。突起部2a相对于烧结糊剂2x的中央部21的大致平坦的表面也可以为30μm以上且100μm以下左右，也可以为50μm以上且100μm以下左右。另外，在烧结糊剂2x的与刮板16的行进方向相反的一侧的端部23处形成塌边(印刷塌边)2b。塌边2b是以从烧结糊剂2x的中央部21的大致平坦的表面起厚度逐渐变薄的方式倾斜的部分。此外，也可以未必形成塌边2b。
接着，实施糊剂干燥工序。在糊剂干燥工序中，通过以比烧结糊剂2x的烧结温度低的温度对烧结糊剂2x进行加热来使烧结糊剂2x干燥，使烧结糊剂2x中含有的溶剂成分挥发来去除该溶剂成分。糊剂干燥工序的加热条件例如被设定为：加热温度为100℃以上且150℃以下左右，加热时间为1分钟以上且20分钟以下左右。
接着，实施预加压工序。在预加压工序中，通过对烧结糊剂2x进行加压来将烧结糊剂2x的表面的突起部2a压扁，从而如图8所示那样使烧结糊剂2x的表面平坦化(平滑化)。此时，烧结糊剂2x沿横向流动，烧结糊剂2x的塌边2b也被消除。预加压工序的加压力比使烧结糊剂2x烧结时的加压力低，例如为1MPa以上且20MPa以下左右。
在预加压工序中，例如，如图8所示那样使用平滑的板(平板)17对烧结糊剂2x进行加压。作为平板17的材料，优选不与烧结糊剂2x接合或难以与烧结糊剂2x接合的、形成钝化膜的那种材料。作为平板17的材料，具体地说，能够使用铝(Al)、不锈钢(SUS)等。之后，如图9所示那样去除平板17。实施预加压工序之后的烧结糊剂2x的表面最大高度Rz为10μm以下左右。
接着，实施芯片接合工序。在芯片接合工序中，如图10所示，在绝缘电路基板1的导电板11a上隔着烧结糊剂2x搭载半导体芯片3。接着，如图11所示，利用加压部18从半导体芯片3的上表面侧进行加压，该加压部18由冲压装置的模具或安装于模具的硅(Si)橡胶等构成。在半导体芯片3被加压的状态下，以烧结糊剂2x的烧结温度以上的温度进行加热，由此使接合糊剂2x发生烧结反应。例如，加压力被设定为1MPa以上且60MPa以下左右，加热温度被设定为200℃以上且350℃以下左右，加热时间被设定为1分钟以上且10分钟以下左右。其结果，烧结糊剂2x烧结而形成接合层2，绝缘电路基板1与半导体芯片3经由接合层2而接合。
如上所述，在图8示出的预加压工序中，烧结糊剂2x的端部的突起部2a被压扁，因此在如图11所示那样使烧结糊剂2x烧结而形成了接合层2之后，接合层2的中央部处的构成接合层2的金属颗粒间的空隙率比接合层2的与压扁了突起部2a的一侧对应的端部处的构成接合层2的金属颗粒间的空隙率高。
另外，在图8示出的预加压工序中，烧结糊剂2x的中央部与烧结糊剂2x的形成有塌边2b的一侧的端部相比被加压更大，因此在如图11所示那样使烧结糊剂2x烧结而形成了接合层2之后，接合层2的中央部处的构成接合层2的金属颗粒间的空隙率比接合层2的与形成有塌边2b的一侧对应的端部处的构成接合层2的金属颗粒间的空隙率低。
之后，通过在绝缘电路基板1和半导体芯片3的周围配置壳体5，利用接合线6a、6b、6c等将绝缘电路基板1、半导体芯片3以及外部端子4a、4b进行连接，并利用密封构件7进行密封等通常的工艺，第一实施方式所涉及的半导体装置完成。
根据第一实施方式所涉及的半导体装置的制造方法，在搭载半导体芯片3之前，在图8示出的预加压工序中使烧结糊剂2x的表面平坦化且均匀化，由此在图11示出的芯片接合工序中，即使通过搭载半导体芯片3之后的加压，也均匀地施加应力，因此能够形成均匀且稳定的接合层2。因此，能够实现具有高耐热性、高散热性、高可靠性的实现了高密度安装的半导体装置。
此外，在第一实施方式所涉及的半导体装置的制造方法中例示了在糊剂干燥工序之后实施预加压工序的情况，但也可以同时实施糊剂干燥工序和预加压工序。在该情况下，在糊剂干燥工序和预加压工序中，一边以比烧结糊剂2x的烧结温度低的温度对烧结糊剂2x进行加热，一边如图8所示那样使用平板17对该烧结糊剂2x进行加压，由此使烧结糊剂2x的表面平坦化，并且使烧结糊剂2x干燥而去除溶剂成分。例如，加压力被设定为1MPa以上且20MPa以下左右，加热温度被设定为100℃以上且150℃以下左右，加热时间被设定为1分钟以上且20分钟以下左右。
另外，在第一实施方式所涉及的半导体装置的制造方法中，例示了在糊剂干燥工序后的预加压工序中对烧结糊剂2x仅进行加压而不进行加热的情况，但也可以在预加压工序中一边以比烧结糊剂2x的烧结温度低的温度对烧结糊剂2x进行加热，一边使用平板17对该烧结糊剂2x进行加压。例如，加压力被设定为1MPa以上且20MPa以下左右，加热温度被设定为100℃以上且150℃以下左右，加热时间被设定为1分钟以上且20分钟以下左右。
<比较例>
在此，对比较例所涉及的半导体装置的制造方法进行说明。比较例所涉及的半导体装置的制造方法到如图12所示那样通过丝网印刷来形成烧结糊剂2x并使烧结糊剂2x干燥为止与图4～图7示出的第一实施方式所涉及的半导体装置的制造方法相同。但是，比较例所涉及的半导体装置的制造方法与第一实施方式所涉及的半导体装置的制造方法的不同点在于，不实施图8示出的预加压工序，而如图12所示那样在烧结糊剂2x上搭载半导体芯片3。
在比较例所涉及的半导体装置的制造方法中，若在烧结糊剂2x的表面的突起部2a处搭载半导体芯片3，则在对半导体芯片3进行加压时在半导体芯片3产生局部的应力，无法得到均匀的接合层2。另外，还担心以烧结糊剂2x的表面的突起部2a为起点产生芯片裂纹。另一方面，在烧结糊剂2x的形成塌边2b的部分搭载了半导体芯片3的情况下也无法得到均匀的接合层2。
因此，在比较例所涉及的半导体装置的制造方法中，如图12所示那样，使烧结糊剂2x的印刷区域比图7示出的烧结糊剂2x的印刷区域大，从而以避开烧结糊剂2x的表面的突起部2a和塌边2b的方式搭载半导体芯片3。但是，在比较例所涉及的半导体装置的制造方法中，需要形成用于形成烧结糊剂2x的表面的突起部2a和塌边2b的宽度W3、W4的多余的印刷区域，从而限制了安装密度的提高。
与此相对地，根据第一实施方式所涉及的半导体装置，通过如图8所示那样在搭载半导体芯片3之前进行预加压工序，来使烧结糊剂2x的表面平坦化，因此不需要形成如图12所示的烧结糊剂2x的多余的印刷区域。其结果，与比较例所涉及的半导体装置的制造方法相比，能够缩小烧结糊剂2x的印刷区域，能够实现高密度安装。
(第二实施方式)
第二实施方式所涉及的半导体装置的制造方法与图7示出的第一实施方式所涉及的半导体装置的制造方法的不同点在于，如图13所示，通过丝网印刷来形成多个烧结糊剂2x、2y。在烧结糊剂2x的图5示出的刮板16的行进方向侧的端部形成有突起部2a，在烧结糊剂2x的与刮板16的行进方向相反的一侧的端部形成有塌边2b。同样地，在烧结糊剂2y的刮板16的行进方向侧的端部形成有突起部2c，在烧结糊剂2y的与刮板16的行进方向相反的一侧的端部形成有塌边2d。
即使在该情况下，也如图14所示那样，使用平板17对多个烧结糊剂2x、2y一并进行加压，由此使多个烧结糊剂2x、2y的表面平坦化。之后，在多个烧结糊剂2x、2y的每个烧结糊剂上分别搭载半导体芯片。第二实施方式所涉及的半导体装置的制造方法的其它过程与第一实施方式所涉及的半导体装置的制造方法的过程相同，因此省略重复的说明。
根据第二实施方式所涉及的半导体装置的制造方法，即使在形成了多个烧结糊剂2x、2y的情况下，也能够使用平板17将多个烧结糊剂2x、2y一并平坦化，从而发挥与第一实施方式所涉及的半导体装置的制造方法相同的效果。此外，在将多个烧结糊剂2x、2y平坦化时，也可以使用多个平板对多个烧结糊剂2x、2y分别单独地进行加压。
(第三实施方式)
第三实施方式所涉及的半导体装置的制造方法与图7示出的第一实施方式所涉及的半导体装置的制造方法的不同点在于，如图15所示，通过丝网印刷，在烧结糊剂2x的两侧的端部22、23处形成了突起部2a、2e。例如，根据刮板16的移动方法等，有时在烧结糊剂2x的两侧的端部22、23处形成突起部2a、2e。
即使在该情况下，也如图16所示那样，使用平板17对烧结糊剂2x进行加压，由此烧结糊剂2x的突起部2a、2e被压扁，烧结糊剂2x的表面被平坦化。其结果，使烧结糊剂2x烧结而形成了接合层2之后的接合层2的中央部21处的构成接合层2的金属颗粒间的空隙率比接合层2的两侧的端部22、23处的构成接合层2的金属颗粒间的空隙率高。第三实施方式所涉及的半导体装置的制造方法的其它过程与第一实施方式所涉及的半导体装置的制造方法的过程相同，因此省略重复的说明。
根据第三实施方式所涉及的半导体装置的制造方法，即使在烧结糊剂2x的两侧的端部22、23处形成突起部2a、2e的情况下，也能够使烧结糊剂2x的表面平坦化，从而发挥与第一实施方式所涉及的半导体装置的制造方法相同的效果。此外，在平面图案上，突起部也可以形成于包括烧结糊剂2x的两侧的端部22、23在内的烧结糊剂2x的整周的端部。即使在该情况下，通过使用平板17对烧结糊剂2x加压，烧结糊剂2x的整周的端部的突起部也被压扁，从而能够使烧结糊剂2x的表面平坦化。
(第四实施方式)
第四实施方式所涉及的半导体装置的制造方法与图7示出的第一实施方式所涉及的半导体装置的制造方法的过程的不同点在于，如图17所示，在烧结糊剂2x的中央部21处形成突起部2f，在烧结糊剂2x的两侧的端部22、23处形成塌边2g、2h。例如存在以下情况：代替丝网印刷而是使用点胶机(dispenser)等涂布烧结糊剂2x，由此在烧结糊剂2x的中央部21处形成突起部2f。另外，塌边2g、2h不仅形成在烧结糊剂2x的两侧的端部22、23，也可以形成在包括端部22、23在内的烧结糊剂2x的整周的端部。
即使在该情况下，也如图18所示那样，使用平板17对烧结糊剂2x进行加压，由此烧结糊剂2x的突起部2f被压扁，并且塌边2g、2h也消失，烧结糊剂2x的表面被平坦化。其结果，使烧结糊剂2x烧结而形成了接合层2之后的接合层2的中央部21的空隙率比接合层2的端部22、23的空隙率低。第四实施方式所涉及的半导体装置的制造方法的其它过程与第一实施方式所涉及的半导体装置的过程相同，因此省略重复的说明。
根据第四实施方式所涉及的半导体装置的制造方法，即使在烧结糊剂2x的中央部21处形成突起部2f的情况下，也能够使烧结糊剂2x的表面平坦化，从而发挥与第一实施方式所涉及的半导体装置的制造方法相同的效果。这样，能够与烧结糊剂2x的突起部的形成部位无关地使烧结糊剂2x的表面平坦化。
(第五实施方式)
第五实施方式所涉及的半导体装置与图2示出的第一实施方式所涉及的半导体装置的不同点在于，如图19所示，接合层2的尺寸比半导体芯片3的尺寸大。也包括与半导体芯片3的外缘相比向外侧伸出的部分在内地，接合层2在搭载半导体芯片3之前被平坦化。也包括与半导体芯片3的外缘相比向外侧伸出的部分在内地，接合层2的上表面的表面最大高度Rz为10μm以下左右。第五实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置相同，因此省略重复的说明。
根据第五实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置同样地，在搭载半导体芯片3之前使接合层2的表面平坦化，因此能够形成稳定的接合层2，并且能够防止因接合层2的表面形状而引起的半导体芯片3的损坏。
作为第五实施方式所涉及的半导体装置的制造方法，只要在图4示出的第一实施方式所涉及的半导体装置的制造方法中，增大掩模15的开口部15a的尺寸即可。第五实施方式所涉及的半导体装置的制造方法的其它过程与第一实施方式所涉及的半导体装置的过程相同，因此省略重复的说明。
(其它实施方式)
如上所述，通过第一实施方式～第五实施方式记载了本发明，但不应理解为构成本公开的一部分的论述及附图用于限定本发明。根据该公开，本领域技术人员想必会明白各种替代实施方式、实施例以及运用技术。
例如，作为第一实施方式～第五实施方式所涉及的半导体装置，例示了经由接合线6a、6b、6c连接半导体芯片3的结构，但不限定于此。例如，也能够应用于以下结构的半导体装置：在半导体芯片3的上方设置向印刷基板插入销状的柱电极而成的植入基板，并将半导体芯片3与柱电极连接。
另外，能够在不产生矛盾的范围内将第一实施方式～第五实施方式各自所公开的结构适当组合。像这样，本发明包括在此没有记载的各种实施方式等，这是不言而喻的。因而，根据上述的说明，本发明的技术范围仅由妥当的权利要求书所涉及的发明特征来决定。
附图标记说明
1：绝缘电路板；2：接合层；2a、2c、2e、2f：突起部；2b、2d、2g、2h：塌边；2x、2y：烧结糊剂；3：半导体芯片；4a、4b：外部端子；5：壳体；6a、6b、6c：接合线；7：密封构件；8：散热基底；9：散热翅片；10：绝缘板；11a、11b：导电板；12：导电板；13、14：接合层；15：掩模；15a：开口部；16：刮板；17：平板；18：加压部；21：中央部；22、23：端部。

Claims (16)

1.一种半导体装置，其特征在于，具备：
导电板，其具有主面；
半导体芯片，其与所述导电板的主面相向地配置；以及
接合层，其具有配置在所述导电板与所述半导体芯片之间的烧结材料，
其中，所述接合层的中央部的空隙率与所述接合层的端部的至少一部分的空隙率不同。
2.根据权利要求1所述的半导体装置，其特征在于，
所述接合层的中央部的空隙率比所述接合层的所述端部的一部分的空隙率高。
3.根据权利要求2所述的半导体装置，其特征在于，
所述接合层的中央部的空隙率比所述接合层的与所述端部的一部分相反的一侧的所述端部的另一部分的空隙率低。
4.根据权利要求1所述的半导体装置，其特征在于，
所述接合层的中央部的空隙率比所述接合层的所述端部的彼此相向的一部分的空隙率高。
5.根据权利要求1所述的半导体装置，其特征在于，
所述接合层的中央部的空隙率比所述接合层的所述端部的彼此相向的一部分的空隙率低。
6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，
所述接合层的表面最大高度为10μm以下。
7.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，
所述接合层的尺寸与所述半导体芯片的尺寸一致。
8.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，
所述接合层的尺寸比所述半导体芯片的尺寸大。
9.一种半导体装置的制造方法，其特征在于，包括以下工序：
在导电板的主面涂布表面设置有突起部的烧结糊剂；
使所述烧结糊剂干燥；
通过对所述烧结糊剂进行加压来将所述突起部压扁，从而使所述烧结糊剂的表面平坦化；
在所述导电板的主面隔着所述烧结糊剂搭载半导体芯片；以及
通过加热和加压使所述烧结糊剂烧结而形成接合层，经由所述接合层将所述导电板与所述半导体芯片接合。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，
涂布所述烧结糊剂的工序包括：
使用掩模在所述导电板的主面印刷所述烧结糊剂；以及
去除所述掩模。
11.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，
在使所述烧结糊剂的表面平坦化的工序中，使用平板对所述烧结糊剂进行加压。
12.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，
使所述烧结糊剂干燥的工序在使所述烧结糊剂的表面平坦化的工序之前实施。
13.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，
使所述烧结糊剂干燥的工序与使所述烧结糊剂的表面平坦化的工序同时实施。
14.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，
在使所述烧结糊剂的表面平坦化的工序中，对所述烧结糊剂进行加压而不进行加热。
15.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，
在使所述烧结糊剂的表面平坦化的工序中，一边以比所述烧结糊剂的烧结温度低的温度对所述烧结糊剂进行加热，一边对所述烧结糊剂进行加压。
16.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，
使所述烧结糊剂的表面平坦化的工序之后、且搭载所述半导体芯片的工序之前的所述烧结糊剂的表面最大高度为10μm以下。
CN202280012646.4A 2021-08-12 2022-06-23 半导体装置及其制造方法 Pending CN116830249A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021131674 2021-08-12
JP2021-131674 2021-08-12
PCT/JP2022/025088 WO2023017680A1 (ja) 2021-08-12 2022-06-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN116830249A true CN116830249A (zh) 2023-09-29

Family

ID=85200448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280012646.4A Pending CN116830249A (zh) 2021-08-12 2022-06-23 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20230369276A1 (zh)
JP (1) JPWO2023017680A1 (zh)
CN (1) CN116830249A (zh)
DE (1) DE112022000346T5 (zh)
WO (1) WO2023017680A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253233B2 (en) 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
US8835299B2 (en) 2012-08-29 2014-09-16 Infineon Technologies Ag Pre-sintered semiconductor die structure
JP2015103791A (ja) * 2013-11-22 2015-06-04 有限会社ディアックス 半導体チップの接合方法
JP2015216160A (ja) * 2014-05-08 2015-12-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
MY181313A (en) * 2016-08-22 2020-12-21 Senju Metal Industry Co Metallic sintered bonding body and die bonding method
JP2018148168A (ja) 2017-03-09 2018-09-20 日立化成株式会社 半導体装置
JP2019216183A (ja) * 2018-06-13 2019-12-19 三菱電機株式会社 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE112022000346T5 (de) 2023-09-07
JPWO2023017680A1 (zh) 2023-02-16
WO2023017680A1 (ja) 2023-02-16
US20230369276A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
JP2019024121A (ja) 半導体装置および半導体装置の製造方法
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP3390661B2 (ja) パワーモジュール
JP6366766B2 (ja) 半導体装置
JP2015177182A (ja) パワーモジュール
CN109616460B (zh) 电力用半导体装置
JP2013077745A (ja) 半導体装置およびその製造方法
JP4412072B2 (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP7123688B2 (ja) 半導体装置及びその製造方法
JP2014007366A (ja) 半導体装置及び半導体装置の製造方法
WO2023017680A1 (ja) 半導体装置及びその製造方法
WO2023280669A2 (en) Power module comprising a patterned sintered connection and method for producing a power module
US10236244B2 (en) Semiconductor device and production method therefor
JP7351134B2 (ja) 半導体装置及び半導体装置の製造方法
JP6387048B2 (ja) 半導体装置の製造方法
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
WO2023286432A1 (ja) 半導体装置
WO2013021983A1 (ja) 半導体装置及びその製造方法
JP2021125546A (ja) 半導体モジュール及び半導体モジュールの製造方法
US20230154882A1 (en) Semiconductor device and method for manufacturing the same
JP2000340715A (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
US20230343611A1 (en) Semiconductor device manufacturing method and molding press machine
CN111834307B (zh) 半导体模块
JP2024025271A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination