CN116802344A - 在印刷电路上沉积青铜合金的方法及其方法制得的印刷电路 - Google Patents

在印刷电路上沉积青铜合金的方法及其方法制得的印刷电路 Download PDF

Info

Publication number
CN116802344A
CN116802344A CN202180085114.9A CN202180085114A CN116802344A CN 116802344 A CN116802344 A CN 116802344A CN 202180085114 A CN202180085114 A CN 202180085114A CN 116802344 A CN116802344 A CN 116802344A
Authority
CN
China
Prior art keywords
layer
printed circuit
conductive material
bronze
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180085114.9A
Other languages
English (en)
Inventor
杰罗姆·桑索
斯蒂芬尼·柯奎拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Publication of CN116802344A publication Critical patent/CN116802344A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

公开了一种用于在印刷电路(5)上沉积青铜合金的方法。所述方法包括在铜箔材(10)上电解沉积至少一个青铜层(12)的操作。青铜层(12)在沉积后，包含45％至65％重量的铜、35％至45％重量的锡及2％至11％重量的锌。还公开了一种通过该方法制得的印刷电路(5)。

Description

在印刷电路上沉积青铜合金的方法及其方法制得的印刷电路
技术领域
本发明涉及用于连接器或天线的印刷电路领域，例如，用于芯片卡连接器及天线，或用于医疗应用(例如，用于检测血液中的葡萄糖)，或用于通过互联网连接的设备(“物联网”)。
背景技术
在一个示例中，根据本发明的印刷电路可包括被蚀刻于预先沉积在介电基板上的导电材料片中的导电轨道及/或电接触焊盘，或者还包括一个或多个连接栅极的电路，每个所述连接栅极由片构成导电材料，该导电材料被切割，然后与介电基板共同层压。该印刷电路可用于，生产用于例如电子芯片卡模块的触点、用于芯片卡的天线、包括触点及天线的混合电路等。
举例说明，以芯片卡为例，所述卡通常由刚性支撑件构成，例如由塑料材料制成，形成卡的主要部分，其刚性地支撑并与单独制造的电子模块合并。所述电子模块包括通常为柔性的印刷电路，其设置有芯片(集成电路)及用于将芯片连接于允许读取及/或写入芯片中的数据的装置的连接装置。这些连接装置或连接器，由例如触点形成，触点由支撑表面上与电子模块齐平的导电金属迹线构成。除了要求具有优异的机械强度及优异的接触耐腐蚀性，以及形成芯片与触点之间、及触点与读/写装置之间的良好导电性，另一方面，芯片卡制造商希望触点的颜色与卡的一种或多种颜色相匹配。为此，触点通常覆着一层金以获得金色饰面，或覆着一层银或钯以获得银色饰面。然而，这种类型的饰面会引发问题。例如，钯是一种相对昂贵的金属；就金而言，其必须沉积在一层镍上，镍层一方面具有不利于射频应用及/或不需要磁性的应用的磁性，另一方面，如果必须将其设置在与皮肤接触或靠近皮肤等的位置，则会产生涉及医学领域的问题。
发明内容
本发明的其一目的是生产柔性印刷电路，其中不使用或几乎不使用钯及/或镍，且可同时保留适用的电气性能及机械性能，尤其是在芯片卡的接触模块中。
为此，下文阐述一种用于将白青铜合金沉积于印刷电路上的方法。所述方法具体包括：
-提供包括第一主面及第二主面的介电基板，其中至少在所述第一主面上具有至少一个第一导电材料(例如，铜、铝或其合金之一、钢等)制成的第一箔材；
-通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层电解沉积于所述第一箔材的至少一个区域上。
此外，在所述方法中，所述通过至少一个电解沉积的操作，在所述第一箔材的至少一个区域上电解沉积至少一个第二导电材料的至少一层箔材，包括电解沉积青铜层的操作，所述青铜层在沉积之后包含45％至65％，有利地45至62％，且优选45％至50％重量的铜、30％至45％，且优选40％至45％重量的锡及2％至11％，有利地6至11％重量的锌。
该方法(以及本文描述的所有操作)可以通过“卷到卷”的方式实现。
青铜层有利地替代钯层，例如，在接触垫的可见面上。其也可以选择性地避免必须沉积镍(例如对于镍作为金层下面的一层是必不可少的情况)。青铜层比钯层更经济。对于射频应用及某些医疗应用，优选不含镍。
上述方法有利地包括以下任一特征，该特征相互独立地考虑或与一个或多个其他特征结合考虑：
-其包括包括完成操作，在所述完成操作期间且在沉积青铜层之后，进行表面处理，以形成例如包含有机可焊性保护剂(Organic Solderability Preservative)或自组装单层(Self-Assembled Monolayer)的保护层；
-所述表面处理(即，在保护层与青铜层之间没有任何其他材料)直接在所述青铜层的至少一部分上进行；
-可替代地，所述通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层电解沉积，还包括电解沉积表面层，所述表面层包括由金、银、钯、铑及钌所组成的材料系列中的至少一种元素，所述表面处理可直接在所述表面层的至少一部分上进行；
-所述通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层电解沉积，还包括以小于15纳米厚的薄层的形式，电解沉积包含在由金、银及钯所组成的材料系列中的至少一种元素；
-所述通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层电解沉积，包括电解沉积青铜层的操作，以及在沉积青铜层之后，电解沉积镍层及镍-磷层的操作。
根据另一方面，下文描述印刷电路。其包括被设置为形成用于至少一个芯片卡模块的触点的接触垫。该印刷电路还包括，
在介电基板的其中一个主面上具有第一导电材料的第一箔材，所述主面的至少一部分覆着有堆叠层，所述堆叠层包括至少：镍层、镍-磷层、青铜层。
可选地，该印刷电路还包括以下任一特征，这些特征相互独立地考虑或与一个或多个其他特征结合考虑：
-其包括连接井，所述连接井的底部布置有堆叠层，所述堆叠层包括至少：镍层、镍-磷层、及表面层，所述表面层包括以下元素中的至少一种：金、银、铑、钌及钯；
-其包括金、银或钯的薄层，其厚度小于或等于15纳米，置于所述青铜层及所述表面层之下；
-其包括在所述介电基板的另一个主面上具有第一导电材料的第二箔材，所述另一个主面的至少一部分覆着有堆叠层，所述堆叠层包括至少：镍层、镍-磷层、及金属表面层，所述金属表面层包括以下元素中的至少一种：金、银、钯、铑及钌；
-所述青铜层的厚度大于或等于150纳米，且小于或等于600纳米。
附图说明
通过阅读详细描述及附图，本发明的更多特征及优点将得明显易懂，其中：
-图1示意性地示出包括根据本发明的模块示例的芯片卡的立体图；
-图2示意性地示出根据本发明的印刷电路的示例的一部分的俯视图，其包括用于芯片卡模块的多个连接器；
-图3以横截面的形式，局部示意性地示出用于如图1所示的芯片卡模块连接器的单面印刷电路的示例；
-图4以横截面的形式，局部示意性地示出用于如图1所示的芯片卡模块连接器的双面印刷电路的示例；
-图5以横截面的形式，局部示意性地示出如图4所示的双面印刷电路的示例，在该示例的双面印刷电路上电沉积了多层；以及其在位于虚线下方的箔材及层被移除的单面替代性实施例；
-图6以横截面的形式，局部示意性地示出如图4所示的双面印刷电路的另一个示例，在该示例的双面印刷电路上电沉积了多层；以及其在位于虚线下方的箔材及层被移除的单面替代性实施例；
-图7以横截面的形式，局部示意性地示出如图4所示的双面印刷电路的又一示例，在该示例的双面印刷电路上电沉积了多层；以及其在位于虚线下方的箔材及层被移除的单面替代性实施例；
-图8以横截面的形式，局部示意性地示出如图4所示的双面印刷电路的又一示例，在该示例的双面印刷电路上电沉积了多层；以及其在位于虚线下方的箔材及层被移除的单面替代性实施例；
-图9以横截面的形式，局部示意性地示出如图3的单面印刷电路的示例，在该示例的单面印刷电路上电沉积了多层；及
-图10以横截面的形式，局部示意性地示出如图3的单面印刷电路的另一个例子，在该示例的单面印刷电路上电沉积了多层。
具体实施方式
在本文中，根据本发明的印刷电路的应用实例取自芯片卡领域，但本领域技术人员将能够在不发挥创造性的情况下将此实例转移到其他领域印刷电路的应用(USB端口的触点、天线、医疗应用设备，例如与皮肤接触的压力传感器、用于检测血液中葡萄糖或其他化合物的条带、用于执行脑电图的电极等)。
根据本发明的印刷电路的应用的示例，如图1所示，芯片卡1包括带有连接器3的模块2。根据该示例，芯片卡1是ID-1规格。模块2是例如符合ISO标准7810的银行型模块(也称为“Europay Mastercard Visa”模块)。模块2通常以单独元件的形式置入由卡提供的空腔中。所述元件包括由聚对苯二甲酸、聚酰亚胺、环氧玻璃等制成的介电基板4(参见图2)，其厚度范围在例如25与150微米之间(因此通常为柔性)。连接器3在介电基板4上制成，芯片(未示出)随后通过基板的与包括连接器3一面相对的另一面，连接于所述连接器。
因此，图2示出具有六个连接器3的印刷电路部分5的示例。每个连接器3包括一系列由导电片6组成的接触元件8。在本文所示的示例中，八个导电片6用于形成电触点7(以C1到C8表示，如ISO标准7816-2所定义)。
连接器3可由单面结构(仅在介电基板4的一个主面上具有导电材料箔材)或由双面结构(在介电基板4的两个主面上均具有导电材料箔材)。
图3示出单面结构的一个示例。该单面结构可通过例如以下方法制成：提供介质基板4，其中一个主面敷设有粘合层9；然后，对设置有粘合剂层9的介电基板4进行穿孔，以产生连接井14及可选的空腔15，随后芯片将被容纳于空腔15内；然后，将设置有粘合剂层9的介电基板4与第一导电材料的第一箔材10复合(层压)，第一导电材料可为例如铜片、铝片或其合金，或者甚至钢等，在此之前可选地进行粘合剂层9的热交联(hot crosslinking)。可替代地，可直接使用包层，但在这种情况下，则使用例如被设置为仅在介电基板4上穿孔的激光制成连接井14及/或空腔15。在所有情况下，连接井14及/或空腔15的底部因此由导电表面构成，导电材料层可选地可电设置于其上，以实现电连接，例如，可采用导电“引线键合(wire bonding)”的连接技术。
图4示出双面结构的示例。在一个示例中，根据以下方法生产双面结构：提供介电基板4，其已在第一主面(其对应于背面)上支承有由第一导电材料，例如铜片、铝片或其合金之一，甚至钢等制成的第二箔材11，其为例如一个包层；另一个主面(将对应于正面)敷设有粘合剂层9；然后可选地对该设置有粘合剂层9的包层进行穿孔，以制成连接井14及可选的空腔15，芯片随后将被容纳在空腔15中；然后，将具有粘合剂层9的层压板与包括导电材料(例如，也由与第一导电材料相同的导电材料制成，即使第一箔材10与第二箔材11各自的厚度11可不同；然而，应该注意的是，第一箔材10与第二箔材11可由不同的导电材料制成)的第一箔材10复合(层压)。因此，连接井14及/或空腔15的底部由导电表面制成，导电材料层可选地可电沉积到其上，以实现电连接，例如，可采用导电“引线键合(wire bonding)”的连接技术。可选地，可直接使用双面覆层，但是在这种情况下，通过例如被设置为仅对介电基板4及导电材料的第二箔材11进行穿孔的激光，制成连接井14及/或空腔15。
在一个示例中，如图5至10的横截面所示，连接器3(即基本无芯片模块2)具有多层结构，其由介电基板4、粘合层9(可选且未在图5至10中示出)制成，以及由第一导电材料制成的第一箔材10及可选地由第一导电材料制成的第二箔材11，第二箔材11上电化学沉积至少一种第二导电材料的至少一层12。例如，第一导电材料由铜或铜合金制成。第二导电材料的层12由青铜制成，在沉积后包含45％至65％，有利地45％至62％，优选地45％至50％按重量计的铜、30％至45％，优选地40％至45％的按重量计的锡、及2％至11％，有利地6％至11％按重量计的锌。第一箔材10及第二箔材11上的青铜层12各自的成分不一定相同。沉积在第二箔材11上的青铜层12的成分，实际上可根据预期设定，以在其上获得更好的可焊性。青铜层12，由例如销售的/>浴，在接近或等于60摄氏度的温度下以4A/dm2的电流密度沉积。其他材料可通过电化学沉积于第一导电材料与青铜层12之间，或者甚至在其上方。
青铜层12可用于，例如，在至少一面替代多层结构中的贵金属(金、银、钯)，在用于生产例如芯片卡模块的结构，或可在至少一面替代多层结构中的镍，在用于例如医疗或射频应用的设备。
在图5所示的示例中，多层结构是双面结构。其包括介电基板4，其性质已于前文述及。该介电基板4被穿孔，例如，以形成连接井14，用于分别将位于背面或“结合面(bondingside)”的芯片分别电连接于位于正面(或“接触面(contact side)”)的接触片8，。该介电基板4在其每个主面上分别包括第一箔材10及第二箔材11，两者均由第一导电材料制成，例如铜或铜合金(或者，第一导电材料可以是铝，或其合金之一，或钢等)。
多层导电材料通过电化学沉积于第一导电材料的两个箔材10、11中的各个自由表面的至少一些区域上。在图5所示的示例中，背面因此接收有镍层16、镍-磷层17、薄层18，其为选自于金、银及钯的金属之一的“闪光”或底层的形式，最后，表面层19包括至少一种选自金、银、钯、铑及钌的金属。在正面，印刷电路依次接收镍层16、镍-磷层17、“闪光”或金底层的形式的薄层18及青铜层12，其成分如上所述。可选地，正面经过保护处理并因此覆着有保护层20。
下表总结了图5所示结构的各层的特征厚度示例。
根据该示例，背面的叠层无论是在连接井14的底部还是在基板的第二正面，都是相同的。
根据图5所示实施例的替代实施例，介电基板4的背面外露(没有第一导电材料的第二箔材11及电沉积于其上的层(16至19))；然而，叠层位于连接井14的底部，其包括镍层16、镍-磷层17、选自于金、银及钯中的一种金属的“闪光”或底层的形式的薄层18，最后，表面层19包括至少一种选自于金、银、铑、钌及钯的一种金属。这则为单面结构。
在图6所示的示例中，多层结构是双面结构。其包括如上文所述的介电基板4。与前述的示例相同，介电基板4被穿孔并且在其每个主面上分别包括第一箔材10及第二箔材11，两者均由第一导电材料制成，如前文所述，由例如铜或铜合金制成。例如，以上述方式之一，将第一箔材10及第二箔材11附着于介电基板4。
多层导电材料通过电化学沉积于第一导电材料的两个箔材10、11中的各自的自由表面的至少一些区域上。在图6所示的示例中，正面及背面接收有青铜层12。可选地，正面及背面接收有保护层20。保护层20是可选的，并且可以仅沉积于两个主面之一，或沉积于两个主面的每个主面。该实施例特别有利于替代正面上的镍及钯。由于电解沉积操作的次数有限，这在生产成本方面也是有利的。
下表总结了图6所示结构的每一层的特征厚度示例。
正面 背面
粘合剂9：10至25微米
铜箔10：12至70微米 铜箔11：12至70微米
青铜层12：100纳米至3微米 青铜层12：50纳米至6微米
保护层20(可选的) 保护层20(可选的)
根据图6所示实施例的替代实施例，介电基板4的背面外露并且叠层位于连接井14的底部，其包括青铜层12及可选的后处理层20；其因此为单面结构。
在图7所示的示例中，多层结构是双面结构。其包括如上文所述的介电基板4。与前述的示例相同，介电基板4被穿孔并且在其每个主面上分别包括第一箔材10及第二箔材11，两者均由第一导电材料制成，如前文所述，由例如铜或铜合金制成。例如，以上述方式之一，将第一箔材10及第二箔材11附着于介电基板4。
多层导电材料通过电化学沉积于第一导电材料的两个箔材10、11中的各个自由表面的至少一些区域上。在图7所示的示例中，正面及背面接收有青铜层12。可选地，正面接收有保护层20。该实施例特别有利于替代正面上的镍及钯。可选地，背面在青铜层12上接收至少一层，该至少一层包括下列的至少一种金属：金、银、钯、铑、钌。
下表总结了图7所示结构的每一层的特征厚度示例。
根据图7所示实施例的替代实施例，介电基板的背面外露(没有第一导电材料的第二箔材11及电沉积于其上的层(18至19))；然而，叠层位于连接井的底部，其包括青铜层12、可选的薄层18，其选自于金、银和钯中的一种金属的“闪光”或底层的形式，以及，最后，包含下列的金属或化合物：金、银、钯、铑及钌的至少一层19；其因此为单面结构。
在图8所示的示例中，多层结构是双面结构。其与图7所描述的不同之处基本上在于，在正面，青铜层12覆着有可选的薄层18，其选自于金、银及钯中的一种金属的“闪光”或底层的形式，其自身覆着有至少一层19，所述层19包括下列的金属：金、银、钯、钌、铑。可选地，之后，正面接收有保护层20。
下表总结了图8所示结构的每一层的特征厚度示例。
如前文所述，作为替代实施例，通过不使用由第一导电材料及沉积于其上的任何层构成的第二箔材11覆着介电基板的第二主面(在背面)，以获得单面结构。
在图9所示的示例中，多层结构是单面结构。其包括如上所述的介电基板4。在正面，由第一导电材料制成的第一箔材10，以上述方式之一，附着于介电基板4。
多层导电材料通过电化学沉积于第一箔材10的自由表面的至少一些区域上。在图9所示的示例中，正面接收有青铜层12，然后可选地，选自于金、银及钯中的一种金属的“闪光”或底层的形式的薄层18，最后，至少一个表面层19包括下列的金属：金、银、钯、铑、钌。可选地，之后，正面提供有保护层20。
下表总结了图9所示结构的每一层的特征厚度示例。
在图10所示的示例中，多层结构是单面结构。其与上述的基本不同之处在于不包括选自于金、银和钯中的一种金属的“闪光”或底层的形式的薄层18，也不包括下列的金属：金、银、钯、铑、钌的表面层19。
然而，可选地，之后，正面可接收有保护层20。
下表总结了图10所示结构的每一层的特征厚度示例。
正面
粘合剂：10至25微米
铜片10：12至70微米
青铜层12：100纳米至3微米
保护层20(可选的)
在以上给出的实施例及其替代实施例中，当执行保护性处理20时，这可以以非穷举的方式对应于通过：
-有机可焊性保护浴，例如如苯并三唑(benzotriazole)或咪唑类(imidazole)(如烷基苯并咪唑(alkyl benzimidazole)、芳基苯并咪唑(aryl benzimidazole)等)；
-适用于形成自组装单层的浴液，例如聚乙二醇醚(polyethylene glycol ether)与丙二醇(propylene glycol)的混合物、甚至辛基苯氧乙醇(octylphenoxyethanol)与十八烷-1-硫醇甚至聚氧乙烯(octadecane-1-thiol)的混合物、或甚至是聚氧乙烯失水山梨糖醇单油酸酯(polyoxyethylene sorbitan monooleate)(Polysorbate 80，CAS编号9005-65-6)，甚至是乙氧基化丙氧基化醇(ethoxylated propoxylated alcohols)(C12-18)(CAS编号69227-21-0)与月桂基聚(氧乙烯)醚(lauryl poly(oxyethylene)ether)(CAS编号9002-92-0)的混合物、及1-十八烷硫醇(1-octadecanethiol)(CAS编号2885-00-9)。
例如，芯片卡模块包括由覆着有铜箔10的电介质4组成的叠层，其上电沉积有镍层16、镍-磷层17、金闪层18及0.5微米的青铜层12，包括45％至50％重量的铜、40％至45％重量的锡、及6％至11％重量的锌(图5的结构)，其具有小于500毫欧姆(mOhm)的接触电阻，在经历之前及之后24小时盐雾测试，符合ISO标准10 373。

Claims (14)

1.一种在印刷电路(5)上沉积青铜合金的方法，所述方法包括：
提供包括第一主面及第二主面的介电基板(4)，其中至少在所述第一主面上具有至少一个第一导电材料的第一箔材(10)；
通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层(12)电解沉积于所述第一箔材(10)的至少一个区域上；
其特征在于，所述通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层(12)电解沉积于所述第一箔材(10)的至少一个区域上，包括电解沉积青铜层的操作，所述青铜层在沉积之后包含45％至65％重量的铜、30％至45％重量的锡及2％至11％重量的锌。
2.如权利要求1所述的方法，其特征在于，包括完成操作，在所述完成操作期间且在沉积青铜层(12)之后，进行表面处理。
3.如权利要求2所述的方法，其特征在于，所述完成操作包括施加包括有机可焊性保护剂的保护层(20)。
4.如权利要求2所述的方法，其特征在于，所述完成操作包括施加包括自组装单层的保护层(20)。
5.如权利要求2至4中任一项所述的方法，其特征在于，所述表面处理在所述青铜层(12)的至少一部分上直接进行。
6.根据权利要求1及2中任一项所述的方法，其特征在于，所述通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层(12)电解沉积，还包括电解沉积表面层(19)，所述表面层(19)包括由金、银、钯、钌、铑所组成的材料系列中的至少一种元素。
7.如权利要求2至4中任一项所述的方法，其各自与权利要求6结合，其特征在于，所述表面处理直接在所述表面层(19)的至少一部分上进行。
8.根据权利要求6或7所述的方法，其特征在于，所述通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层(12)电解沉积，还包括以小于15纳米厚的薄层(18)的形式，电解沉积包含在由金、银、钯所组成的材料系列中的至少一种元素。
9.根据前述权利要求中任一项所述的方法，其特征在于，所述通过至少一个电解沉积的操作，将至少一个第二导电材料的至少一层(12)电解沉积，还包括：在沉积所述青铜层(12)之前，电解沉积镍层(16)及镍-磷层(17)的操作。
10.一种通过如前述权利要求中任一项所述的方法获得的印刷电路(5)，所述印刷电路(5)包括被设置为形成用于至少一个芯片卡模块(2)的触点的接触垫(7)，其特征在于，所述印刷电路(5)包括，在介电基板(4)的其中一个主面上具有第一导电材料的第一箔材(10)，所述主面的至少一部分覆着有堆叠层，所述堆叠层包括至少：镍层(16)、镍-磷层(17)、青铜层(12)。
11.根据权利要求10所述的印刷电路(5)，其特征在于，包括连接井(14)，所述连接井的底部布置有堆叠层，所述堆叠层包括至少：镍层(16)、镍-磷层(17)、及表面层(19)，所述表面层(19)包括以下元素中的至少一种：金、银、铑、钌及钯。
12.如权利要求11所述的印刷电路，其特征在于，还包括金、银或钯的薄层(18)，其厚度小于或等于15纳米，置于所述青铜层(12)及所述表面层(19)之下。
13.根据权利要求10至12中任一项所述的印刷电路(5)，其特征在于，包括在所述介电基板的另一个主面上具有第一导电材料的第二箔材(11)，所述另一个主面的至少一部分覆着有堆叠层，所述堆叠层包括至少：镍层(16)、镍-磷层(17)、及表面层(19)，所述表面层(19)包括以下元素中的至少一种：金、银、铑，钌及钯。
14.如权利要求10至12中任一项所述的印刷电路(5)，其特征在于，所述青铜层的厚度大于或等于150纳米，且小于或等于600纳米。
CN202180085114.9A 2020-12-18 2021-12-07 在印刷电路上沉积青铜合金的方法及其方法制得的印刷电路 Pending CN116802344A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2013714A FR3118067B1 (fr) 2020-12-18 2020-12-18 Procédé de dépôt d’un alliage de bronze sur un circuit imprimé et circuit imprimé obtenu par ce procédé
FRFR2013714 2020-12-18
PCT/EP2021/084523 WO2022128608A1 (fr) 2020-12-18 2021-12-07 Procédé de dépôt d'un alliage de bronze sur un circuit imprimé et circuit imprimé obtenu par ce procédé

Publications (1)

Publication Number Publication Date
CN116802344A true CN116802344A (zh) 2023-09-22

Family

ID=74554132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180085114.9A Pending CN116802344A (zh) 2020-12-18 2021-12-07 在印刷电路上沉积青铜合金的方法及其方法制得的印刷电路

Country Status (10)

Country Link
US (1) US20240117518A1 (zh)
EP (1) EP4263920A1 (zh)
KR (1) KR20230121754A (zh)
CN (1) CN116802344A (zh)
AU (1) AU2021402198A1 (zh)
CA (1) CA3202285A1 (zh)
FR (1) FR3118067B1 (zh)
MX (1) MX2023007099A (zh)
TW (1) TW202231924A (zh)
WO (1) WO2022128608A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3141834A1 (fr) * 2022-11-08 2024-05-10 Linxens Holding Circuit imprimé avec une couche d’alliage substitutive de l’or et procédé de fabrication d’un tel circuit imprimé
CN115939074B (zh) * 2023-03-13 2023-08-22 新恒汇电子股份有限公司 一种新型双面柔性引线框架结构及其制备工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1930478B1 (en) * 2006-12-06 2013-06-19 Enthone, Inc. Electrolyte composition and method for the deposition of quaternary copper alloys
JP5642928B2 (ja) * 2007-12-12 2014-12-17 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 青銅の電気めっき
EP2565297A3 (en) * 2011-08-30 2013-04-24 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
PT3150744T (pt) * 2015-09-30 2020-05-12 Coventya S P A Banho de galvanoplastia para deposição eletroquímica de uma camada de liga de cu-sn-zn-pd, método para a deposição eletroquímica da referida camada de liga, substrato que compreende a referida camada de liga e utilizações do substrato revestido
CN111534840B (zh) * 2020-06-07 2021-12-17 深圳市普雷德科技有限公司 一种pcb铜合金的电镀方法

Also Published As

Publication number Publication date
US20240117518A1 (en) 2024-04-11
EP4263920A1 (fr) 2023-10-25
KR20230121754A (ko) 2023-08-21
AU2021402198A1 (en) 2023-07-06
TW202231924A (zh) 2022-08-16
MX2023007099A (es) 2023-06-27
WO2022128608A1 (fr) 2022-06-23
FR3118067A1 (fr) 2022-06-24
FR3118067B1 (fr) 2023-05-26
CA3202285A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
CN116802344A (zh) 在印刷电路上沉积青铜合金的方法及其方法制得的印刷电路
US8348170B2 (en) Method for producing an antenna on a substrate
KR20060105412A (ko) 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재
CN111418272B (zh) 柔性印刷电路板和制造柔性印刷电路板的方法
SE470277B (sv) Förfarande vid mönsterkortstillverkning samt användning därvid
KR101112979B1 (ko) 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판
CN111465721B (zh) 电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法
CN103489796A (zh) 元件内埋式半导体封装件的制作方法
JPH0216233B2 (zh)
CN100521878C (zh) 多层印刷电路配线板的制造方法
US20230196053A1 (en) Method for Electrochemical Metallization of a Double-Sided Electrical Circuit for a Smart Card and Electrical Circuit Produced Using Said Method
WO2021110872A1 (en) Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
EP3892759B1 (en) Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
JP2002198635A (ja) 配線板及びその製造方法
FR3141834A1 (fr) Circuit imprimé avec une couche d’alliage substitutive de l’or et procédé de fabrication d’un tel circuit imprimé
CN216291551U (zh) 一种电路板
US9788438B2 (en) Printed circuit board for memory card
JP4489409B2 (ja) Ｉｃカード用ｉｃモジュールの形成方法とｉｃカード用ｉｃモジュール
CN115413127A (zh) 一种电路板及其制造方法
CA3214566A1 (en) Method for manufacturing a sensor comprising at least two separate electrodes, and sensor
CN115349034A (zh) 电路上的灰色层或黑色层的电沉积方法，以及用于包括该层的芯片卡的电子模块的电路
CN117015168A (zh) 一种印制电路板及其制备方法
WO2012168752A1 (en) A method for manufacturing a card connector
WO2017095332A1 (en) Method of manufacturing a laminated substrate for smart cards
JPH07249855A (ja) プリント配線基板及びプリント配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination