TW202231924A - 將青銅合金沈積在印刷電路板上之製程及使用此製程獲得之印刷電路板 - Google Patents

將青銅合金沈積在印刷電路板上之製程及使用此製程獲得之印刷電路板 Download PDF

Info

Publication number
TW202231924A
TW202231924A TW110146682A TW110146682A TW202231924A TW 202231924 A TW202231924 A TW 202231924A TW 110146682 A TW110146682 A TW 110146682A TW 110146682 A TW110146682 A TW 110146682A TW 202231924 A TW202231924 A TW 202231924A
Authority
TW
Taiwan
Prior art keywords
layer
printed circuit
bronze
circuit board
conductive material
Prior art date
Application number
TW110146682A
Other languages
English (en)
Inventor
傑若米 山上
史黛芬妮 柯奎拉德
Original Assignee
法商琳森斯控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商琳森斯控股公司 filed Critical 法商琳森斯控股公司
Publication of TW202231924A publication Critical patent/TW202231924A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明揭示一種用於將青銅合金沈積在一印刷電路板(5)上之製程。此製程包括將至少一個青銅層(12)電沈積在銅片(10)上之一操作。該青銅層(12)在沈積之後包括45重量%至65重量%之銅、30重量%至45重量%之錫及2重量%至11重量%之鋅。 本發明揭示一種使用此製程獲得之印刷電路板(5)。

Description

將青銅合金沈積在印刷電路板上之製程及使用此製程獲得之印刷電路板
本發明係關於用於連接器或天線(例如用於晶片卡之連接器及天線)或用於旨在用於醫療應用(例如，偵測血液中之葡萄糖)或將物件連接至網際網路(IoT或物聯網)之裝置的印刷電路板之領域。
例如，根據本發明之印刷電路板可包括在事先沈積於一介電基板上之一導電材料片中蝕刻之導電軌道及/或電接觸墊(contact land)，或包括一或多個引線框架之其他電路，各引線框架由一導電材料片組成，該導電材料片已被切出，接著與一介電基板共同層壓。此等印刷電路板例如用於生產用於電子晶片卡模組之接觸件、晶片卡天線、包括接觸件及一天線兩者之混合電路等。
藉由繪示，若以晶片卡為例，則此等一般由一剛性載體組成，該剛性載體例如係由塑膠製成，形成一分開製造之電子模組併入至其中之卡之主要部分。此電子模組包括配備有一晶片(積體電路)且具有用於將晶片連接至一裝置以容許自晶片讀取資料及/或將資料寫入至晶片之構件的一大體可撓印刷電路板。此等連接構件或連接器係例如接觸件，其等採取保持在載體之表面上之電子模組上曝露之導電金屬軌道的形式。除接觸件需要具有一極佳機械強度及一極佳耐腐蝕性之外，且為了一方面晶片與接觸件之間另一方面接觸件與一讀取/寫入裝置之間的良好電傳導，晶片卡製造商希望將接觸件之色彩與卡之(若干)色彩匹配。為此，接觸件大體覆蓋有金層以獲得一金色飾面，抑或覆蓋有銀或鈀層以獲得一銀色飾面。然而，此類型之飾面引起問題。例如，鈀係一相對昂貴的金屬；至於金，其必須沈積在鎳層上，鎳層一方面具有磁性，此在射頻應用中及/或在要求無磁性之應用中具有缺點，且另一方面在醫療領域中，若其必須放置成接觸或接近皮膚等則成問題。
本發明之一個目標係生產其中未使用或未大量使用鈀及/或鎳，同時保留與尤其在具有接觸件之晶片卡模組中之其等用途相容之電及機械性質的可撓印刷電路板。
為此，下文提出一種用於將一白青銅合金沈積在一印刷電路板上之製程。此製程尤其包括：
-提供一介電基板，該介電基板包括一第一主面及一第二主面，至少在該第一主面上存在一第一導電材料(例如，銅、鋁或其等之合金之一者、鋼等)之至少一個第一薄片，
-將至少一種第二導電材料之至少一個層電沈積在該第一薄片之至少一個區域上的至少一個操作。
此外，在此製程中，電沈積至少一種第二導電材料之至少一個層之該至少一個操作包括電沈積青銅層之一操作，該青銅層在沈積之後包括45重量%至65重量%，有利地45重量%至62重量%且較佳地45重量%至50重量%之銅、30重量%至45重量%，且有利地40重量%至45重量%之錫，及2重量%至11重量%，有利地6重量%至11重量%之鋅。
此製程(及本文件中描述之全部或大多數操作)可捲對捲(reel-to-reel)實施。
青銅層有利地替換例如一接觸墊之一可見面上之鈀層。其亦可視情況容許不沈積鎳(相比之下，例如，鎳在金層底下之層中不可或缺)。青銅層比鈀層更經濟。不存在鎳在射頻應用中且在特定醫療應用中係較佳的。
前述製程有利地包括以下特徵之任一者，該等特徵獨立於其他特徵或與其他特徵之一或多者組合考量：
-其包括其中在青銅層之沈積之後實行一表面處理以例如形成包括一有機可焊性防腐劑(OST)或一自組裝單層(SAM)之一保護層的一精整操作；
-直接在該青銅層之至少一個片段上(即，在保護層與青銅層之間無任何其他材料之情況下)實行此表面處理；
-替代地，若電沈積至少一種第二導電材料之至少一個層之該至少一個操作亦包括電沈積包括選自由金、銀、鈀、釕及銠組成之清單之至少一種元素的一表面層，則可直接在此表面層之至少一個片段上實行表面處理；
-電沈積至少一種第二導電材料之至少一個層之該至少一個操作亦包括以厚度小於15奈米之一薄層之形式電沈積選自由金、銀及鈀組成之清單的至少一種元素。
-電沈積至少一種第二導電材料之至少一個層之該至少一個操作包括電沈積青銅層之一操作，及在青銅層之沈積之前電沈積鎳層及鎳-磷層之一操作。
根據另一態樣，下文描述一種印刷電路板。其包括經組態以形成至少一個晶片卡模組之接觸件的接觸墊。如此，此印刷電路板包括
-在介電基板之主面之一者上，第一導電材料之一薄片，該薄片之表面之至少一個部分覆蓋有包括至少鎳層、鎳-磷層及青銅層之層之一堆疊。
此印刷電路板視情況進一步包括以下特徵之任一者，該等特徵獨立於其他特徵或與其他特徵之一或多者組合考量：
-其包括連接井，包括至少以下之層之一堆疊放置於該等連接井之底部處：鎳層、鎳-磷層及包括以下元素之至少一者之一表面層：金、銀、銠、釕及鈀；
-其在青銅層及表面層底下包括具有小於或等於15奈米之一厚度之金、銀或鈀之一薄層；
-其在介電基板之主面之另一者上包括第一導電材料之一第二薄片，該第二薄片之表面之至少一個部分覆蓋有包括至少以下之層之一堆疊：鎳層、鎳-磷層及包括以下元素之至少一者之一金屬表面層：金、銀、鈀、銠及釕；
-青銅層具有大於或等於150奈米且小於或等於600奈米之一厚度。
在本文件中，藉由實例，根據本發明之印刷電路板適用於晶片卡之領域，但熟習此項技術者將能夠在不運用發明技能之情況下將此實例調換至此等印刷電路板之其他應用(用於USB插座之接觸件、天線、用於醫療應用之裝置，諸如旨在放置成與皮膚接觸之壓力感測器、用於偵測血液中之葡萄糖或其他化合物之手鐲、用於實行腦電圖(encephalogram)之電極等)。
根據根據本發明之印刷電路板(在圖1中繪示其實例)之一應用實例，一晶片卡1包括具有一連接器3之一模組2。在此實例中，晶片卡1係呈ID-1格式之一銀行卡。模組2係例如滿足標準ISO 7810之一EMV模組(EMV代表EuroPay MasterCard Visa)。模組2大體採取被插入至卡中之一腔中之一分開元件之形式。此元件包括PET、聚醯亞胺、玻璃強化環氧樹脂等之一介電基板4 (參見圖2)，介電基板4之厚度例如被包括在25微米與150微米之間(因此，其為大體上可撓的)。在介電基板4上生產連接器3，一晶片(未展示)隨後經由基板之與包括連接器3之側相對的側連接至連接器3。
因此，圖2繪示具有六個連接器3之一印刷電路板5之一片段之一個實例。各連接器3包括由導電軌道6形成之一接觸墊8。在此處繪示之實例中，八個導電軌道6旨在形成電接觸件7 (被識別為C1至C8，諸如在標準ISO 7816-2中定義)。
連接器3可使用一單面結構(其中一導電材料片僅在一介電基板4之主面之一者上)或使用一雙面結構(其中一導電材料片在一介電基板4之兩個主面之各者上)形成。
圖3中繪示一單面結構之一個實例。此單面結構係例如使用以下製程生產：提供一介電基板4，介電基板4在其主面之一者上塗佈有一黏著層9；接著，將配備有黏著層9之介電基板4穿孔以產生連接井14及視情況一腔15，一晶片隨後將容置於腔15中；接著，在視情況熱固化黏著層9之前，將配備有黏著層9之介電基板4與一第一導電材料之一第一薄片10 (諸如銅、鋁或其等合金之一者或甚至鋼之一薄片)組合(層壓)。替代地，可直接使用一包層；然而，在此情況中，連接井14及/或腔15係例如使用經組態以僅將介電基板4穿孔之一雷射形成。在所有情況中，連接井14及/或腔15之底部因此形成一導電表面，將視情況能夠將導電材料層電沈積在該導電表面上以便例如使用一線接合技術進行電連接。
圖4中繪示一雙面結構之一個實例。此雙面結構係例如使用以下製程生產：提供一介電基板4，介電基板4已在其主面之一第一者(其將對應於背面)上承載一第一導電材料之一第二薄片11，諸如銅、鋁或其等合金之一者或甚至鋼之一薄片等；因此，其係例如一包層之一問題；其主面之另一者(其將對應於正面)塗佈有一黏著層9；接著，視情況將配備有黏著層9之此包層穿孔以產生連接井14及視情況一腔15，一晶片隨後將容置於腔15中；接著，將配備有黏著層9之包層與導電材料之一第一薄片10 (此薄片例如係由與第一導電材料相同之導電材料製成，即使第一及第二薄片10、11之各自厚度可係不同的；然而，應注意，第一及第二薄片10、11可由不同導電材料製成)組合(層壓)。連接井14及/或腔15之底部因此形成一導電表面，將視情況能夠將導電材料層電沈積在該導電表面上以便例如使用一線接合技術進行電連接。替代地，可直接使用一雙面包層；然而，在此情況中，連接井14及/或腔15係例如使用經組態以僅將介電基板4及導電材料之第二薄片11穿孔之一雷射形成。
例如，如圖5至圖10中之橫截面中展示，一連接器3 (即，基本上無晶片之一模組2)擁有由介電基板4、一黏著層9 (其係選用的且在圖5至圖10中未展示)及一第一10 (及視情況第二11)薄片形成之一多層結構，第一10 (及視情況第二11)薄片係由一第一導電材料製成且在其上藉由電沈積來沈積最少一種第二導電材料之至少一個層12。例如，第一導電材料係由銅或銅合金製成。第二導電材料之層12係由青銅製成，該青銅在沈積之後包括45重量%至65重量%，有利地45重量%至62重量%，且較佳地45重量%至50重量%之銅，30重量%至45重量%，且有利地40重量%至45重量%之錫，及2重量%至11重量%，有利地6重量%至11重量%之鋅。第一及第二薄片10、11中之青銅層12之各自組合物不一定相同。明確言之，沈積在第二薄片11上之青銅層12之組合物可按獲得至其之一更佳可焊性之期望判定。例如，青銅層12係使用如由Umicore®出售之Miralloy®之一浴在類似於或等於60°C之一溫度下以4 A/dm²之一電流密度進行沈積。其他材料可藉由電沈積沈積於第一導電材料與青銅層12之間或甚至青銅層12上方。
例如，青銅層12可用於至少在一個側上替換一多層結構(諸如用於生產晶片卡模組之一結構)中之貴或貴重金屬(金、銀、鈀)，抑或至少在一個側上替換一多層結構(諸如用於以例如醫療應用或射頻應用為目標之裝置中之一結構)中之鎳。
在圖5中繪示之實例中，多層結構係一雙面結構。其包括上文已提及其性質之一介電基板4。例如，將此介電基板4穿孔以形成各自分別容許定位於一背面(或接合側)上之一個晶片電連接至定位於正面(或接觸側)上之接觸墊8的連接井14。此介電基板4分別在其主面之各者上包括兩者皆由一第一導電材料(例如，由銅或銅合金(替代地，第一導電材料可為鋁或其合金之一者、鋼等))形成之第一及第二薄片10、11。
導電材料之複數個層藉由電沈積沈積在第一導電材料之兩個薄片10、11之各者之自由表面的至少特定區域上。在圖5中繪示之實例中，因此，背面接納鎳層16、鎳-磷層17、採取選自金、銀及鈀之一金屬之一閃光(flash)之形式的一薄層18，及最後，包括選自金、銀、鈀、銠及釕之至少一種金屬之一表面層19。在正面上，印刷電路板連續接納鎳層16、鎳-磷層17、採取閃金(flash of gold)之形式之一薄層18及青銅層12 (其組合物在上文提及)。視情況，正面經歷一保護處理且因此覆蓋有一保護層20。
下文之表整理圖5中繪示之結構之層之各者的特性厚度之實例。
正面 背面
黏著劑9：10 µm至25 µm   
銅片10：12微米至70微米 銅片11：12微米至70微米
鎳層16：0.5微米至6微米 鎳層16：1微米至15微米
鎳-磷層17：0.05微米至0.6微米 鎳-磷層17：0.05微米至0.6微米
薄層18：金或銀或鈀：0至15奈米 薄層18：金或銀或鈀：0至15奈米
青銅層12：100奈米至3微米 含有以下元素當中之至少一者之表面層19：Au、Ag、Pd、Rh或Ru：10奈米至1微米(Ag至多3微米)
保護層20 (選用)   
根據此實例，無論在連接井14之底部處或在基板之第二主面上，背面上之層之堆疊相同。
根據圖5中繪示之實施例之一個變體，介電基板4之背面保持裸露(無第一導電材料之第二薄片11且無層(16至19)電沈積在該面上)；相比之下，一堆疊放置於連接井14之底部處，該堆疊包括鎳層16、鎳-磷層17、採取選自金、銀及鈀之一種金屬之一閃光之形式的一薄層18，及最後，包括選自金、銀、銠、釕及鈀之至少一種金屬之一表面層19。如此，其係一單面結構之問題。
在圖6中繪示之實例中，多層結構係一雙面結構。其包括諸如上文提及之一介電基板4。如在先前實例中，介電基板4被穿孔，且分別在其主面之各者上包括兩者皆由一第一導電材料(例如，如上述，銅或銅合金)形成之一第一薄片10及一第二薄片11。第一及第二薄片10、11以例如上文描述之方式之一者附接至介電基板4。
複數個導電材料層藉由電沈積沈積在第一導電材料之兩個薄片10、11之各者之自由表面的至少特定區域上。在圖6中繪示之實例中，正及背面接納青銅層12。視情況，正及背面接納一保護層20。保護層20係選用的且可沈積在兩個側之一單一者上或兩個側上。若期望替換正面上之鎳及鈀，則此實施例尤其有利。其對於生產成本亦為有利的，因為存在較低數目之電沈積操作。
下文之表整理圖6中繪示之結構之層之各者的特性厚度之實例。
正面 背面
黏著劑9：10微米至25微米   
銅片10：12微米至70微米 銅片11：12微米至70微米
青銅層12：100奈米至3微米 青銅層12：50奈米至6微米
保護層20 (選用) 保護層20 (選用)
根據圖6中繪示之實施例之一個變體，介電基板4之背面保持裸露且一堆疊放置於連接井14之底部處，該堆疊包括青銅層12及選用後處理層20。如此，其係一單面結構之問題。
在圖7中繪示之實例中，多層結構係一雙面結構。其包括諸如上文提及之一介電基板4。如在先前實例中，介電基板4被穿孔，且分別在其主面之各者上包括兩者皆由一第一導電材料(例如，如上述，銅或銅合金)形成之一第一薄片10及一第二薄片11。第一及第二薄片10、11以例如上文描述之方式之一者附接至介電基板4。
複數個導電材料層藉由電沈積沈積在第一導電材料之兩個薄片10、11之各者之自由表面的至少特定區域上。在圖7中繪示之實例中，正及背面接納青銅層12。視情況，正面接納一保護層20。若期望替換正面上之鎳及鈀，則此實施例尤其有利。視情況，背面在青銅層12上接納包括來自以下清單之至少一種金屬之至少一個層：金、銀、鈀、銠、釕。
下文之表整理圖7中繪示之結構之層之各者的特性厚度之實例。
正面 連接背面
黏著劑：10微米至25微米   
銅片10：12微米至70微米 銅片11：12微米至70微米
青銅層12：100奈米至3微米 青銅層12：50奈米至6微米
保護層20 (選用) 金或銀或鈀之薄層18：0至15奈米 (選用)
   含有Au、Ag、Pd、Rh或Ru之表面層19：10奈米至1微米(Ag至多3微米) (選用)
根據圖7中繪示之實施例之一個變體，介電基板之背面保持裸露(無第一導電材料之第二薄片11且無層(18至19)電沈積在該側上)；相比之下，一堆疊放置於連接井之底部處，該堆疊包括青銅層12、採取選自金、銀及鈀之一金屬之一閃光之形式的一選用薄層18，及最後，包括來自以下清單之一金屬或化合物之至少一個層19：金、銀、鈀、銠、釕。如此，其係一單面結構之問題。
在圖8中繪示之實例中，多層結構係一雙面結構。其與關於圖7描述之結構之不同之處基本上在於，在正面上，青銅層12覆蓋有採取選自金、銀及鈀之一金屬之一閃光之形式的一選用薄層18，薄層18本身覆蓋有包括來自以下清單之一金屬之至少一個層19：金、銀、鈀、釕、銠。視情況，正面接著接納一保護層20。
下文之表整理圖8中繪示之結構之層之各者的特性厚度之實例。
正面 背面
黏著劑：10微米至25微米   
銅片10：12微米至70微米 銅片11：12微米至70微米
青銅層12：100奈米至3微米 青銅層12：50奈米至6微米
薄層18：金或銀或鈀0至15奈米 (選用) 薄層18：金或銀或鈀0至15奈米 (選用)
含有Au、Ag、Pd、Rh或Ru之表面層19： 10奈米至1微米 含有Au、Ag、Pd、Rh或Ru之表面層19：10奈米至1微米(Ag至多3微米) (選用)
保護層20 (選用)   
如上文，藉由變體，藉由不運用由第一導電材料及沈積在第一導電材料上之選用層組成的一第二薄片11覆蓋介電基板之第二主面(背面)而獲得一單面結構。
在圖9中繪示之實例中，多層結構係一單面結構。其包括諸如上文提及之一介電基板4。在正面上，由第一導電材料製成之第一薄片10以上文描述之方式之一者附接至介電基板4。
複數個導電材料層藉由電沈積沈積在第一薄片10之自由表面之至少特定區域上。在圖9中繪示之實例中，正面接納青銅層12，接著視情況採取選自金、銀及鈀之一金屬之一閃光之形式的一薄層18，及最後，包括選自以下清單之一金屬之至少一個表面層19：金、銀、鈀、銠、釕。視情況，正面接著接納一保護層20。
下文之表整理圖9中繪示之結構之層之各者的特性厚度之實例。
正面
黏著劑：10微米至25微米
銅片10：12微米至70微米
青銅層12：100奈米至3微米
薄層18：金或銀或鈀： 0至15奈米 (選用)
含有Au、Ag、Pd、Rh或Ru之表面層19： 10奈米至1微米(Ag至多3微米)
保護層20 (選用)
在圖10中繪示之實例中，多層結構係一單面結構。其與上文描述之結構基本上不同之處在於其不包括採取選自金、銀及鈀之一金屬之一閃光之形式的薄層18，且無包括選自以下清單之一金屬之表面層19：金、銀、鈀、銠、釕。
相比之下，視情況，正面可接著接納一保護層20。
下文之表整理圖10中繪示之結構之層之各者的特性厚度之實例。
正面
黏著劑：10微米至25微米
銅片10：12微米至70微米
青銅層12：100奈米至3微米
保護層20 (選用)
在上文運用其等變體呈現之實施例中，當實行一保護處理20時，保護處理20可非窮舉性地對應於通過；
-有機可焊性防腐劑(諸如苯并三唑或咪唑(例如，烷基苯并咪唑、芳基苯并咪唑等))之一浴；
-適於形成自組裝單層之一浴，諸如聚乙二醇醚及丙二醇之一混合物，或甚至辛基苯氧乙醇及十八烷-1-硫醇之一混合物，或甚至聚氧乙烯山梨糖醇單油酸酯(聚山梨醇酯80，C.A.S.編號9005-65-6)，或甚至醇(C12-18)乙氧基化丙氧基化(C.A.S.編號69227-21-0)與聚氧乙烯月桂基醚(C.A.S.編號9002-92-0)及1-十八烷硫醇(C.A.S.編號2885-00-9)之一混合物。
例如，根據標準ISO 10373，在已經受一鹽霧測試達24小時之前及之後，包括一堆疊之一晶片卡模組具有低於500 mohm之一(CRM)接觸電阻，該堆疊由覆蓋有銅片10之一介電質4組成，鎳層16、鎳-磷層17、一閃金18及0.5 µm之青銅層12電沈積在銅片10上，該青銅層12包括45重量%至50重量%之銅、40重量%至45重量%之錫及6重量%至11重量%之鋅(圖5之結構)。
1:晶片卡 2:模組 3:連接器 4:介電基板/介電質 5:印刷電路板 6:導電軌道 7:電接觸件 8:接觸墊 9:黏著層/黏著劑 10:第一薄片/銅片 11:第二薄片/銅片 12:青銅層/層 14:連接井 15:腔 16:鎳層 17:鎳-磷層 18:薄層/閃金 19:表面層/層 20:保護層/後處理層/保護處理
在閱讀詳細描述時且自隨附圖式將明白本發明之其他特徵及優點，其中：
圖1以透視圖示意性地展示根據本發明之包括一模組之一個實例之一晶片卡；
圖2示意性地展示從上方所見之根據本發明之包括複數個晶片卡模組連接器的一印刷電路板之一個實例之一片段；
圖3以橫截面部分地且示意性地展示用於諸如圖1中展示之模組之一晶片卡模組之一連接器的一單面印刷電路板之一個實例；
圖4以橫截面部分地且示意性地展示用於諸如圖1中展示之模組之一晶片卡模組之一連接器的一雙面印刷電路板之一個實例；
圖5以橫截面部分地且示意性地展示諸如圖4中之雙面印刷電路板之已在其上電沈積複數個層的一雙面印刷電路板之一個實例；及其單面變體，忽略定位於點劃線下方之薄片及層；
圖6以橫截面部分地且示意性地展示諸如圖4中之雙面印刷電路板之一雙面印刷電路板之另一實例，已在該電路板上電沈積複數個層；及其單面變體，忽略定位於點劃線下方之薄片及層；
圖7以橫截面部分地且示意性地展示諸如圖4中之雙面印刷電路板之一雙面印刷電路板之另一實例，已在該電路板上電沈積複數個層；及其單面變體，忽略定位於點劃線下方之薄片及層；
圖8以橫截面部分地且示意性地展示諸如圖4中之雙面印刷電路板之一雙面印刷電路板之另一實例，已在該電路板上電沈積複數個層；及其單面變體，忽略定位於點劃線下方之薄片及層；
圖9以橫截面部分地且示意性地展示諸如圖3中之單面印刷電路板之一單面印刷電路板之一個實例，已在該電路板上電沈積複數個層；及
圖10以橫截面部分地且示意性地展示諸如圖3中之單面印刷電路板之一單面印刷電路板之另一實例，已在該電路板上電沈積複數個層。
4:介電基板/介電質
10:第一薄片/銅片
11:第二薄片/銅片
12:青銅層/層
16:鎳層
17:鎳-磷層
18:薄層/閃金
19:表面層/層
20:保護層/後處理層/保護處理

Claims (14)

  1. 一種用於將青銅合金沈積在一印刷電路板(5)上之製程，其包括： 提供一介電基板(4)，該介電基板(4)包括一第一主面及一第二主面，至少在該第一主面上存在一第一導電材料之至少一個第一薄片(10)， 將至少一種第二導電材料之至少一個層(12)電沈積在該第一薄片(10)之至少一個區域上之至少一個操作， 其特徵在於電沈積至少一種第二導電材料之至少一個層(12)之該至少一個操作包括電沈積青銅層之一操作，該青銅層在沈積之後包括45重量%至65重量%之銅、30重量%至45重量%之錫及2重量%至11重量%之鋅。
  2. 如請求項1之製程，其包括其中在該青銅層(12)之該沈積之後實行一表面處理之一精整操作。
  3. 如請求項2之製程，其中該精整操作包括施覆包括一有機可焊性防腐劑之一保護層(20)。
  4. 如請求項2之製程，其中該精整操作包括施覆包括一自組裝單層之一保護層(20)。
  5. 如請求項2至4中任一項之製程，其中直接在該青銅層(12)之至少一個片段上實行該表面處理。
  6. 如請求項1及2中任一項之製程，其中電沈積至少一種第二導電材料之至少一個層之該至少一個操作亦包括電沈積包括選自由金、銀、鈀、釕、銠組成之清單之至少一種元素的一表面層(19)。
  7. 如請求項2至4中任一項之各自與請求項6組合之製程，其中直接在該表面層(19)之至少一個片段上實行該表面處理。
  8. 如請求項6或7之製程，其中電沈積至少一種第二導電材料之至少一個層之該至少一個操作亦包括以厚度小於15奈米之一薄層(18)之形式電沈積選自由金、銀、鈀組成之清單之至少一種元素。
  9. 如前述請求項中任一項之製程，其中電沈積至少一種第二導電材料之至少一個層之該至少一個操作包括在該青銅層(12)之該沈積之前，電沈積鎳層(16)及鎳-磷層(17)之一操作。
  10. 一種使用如前述請求項中任一項之製程獲得之印刷電路板(5)，其包括經組態以形成至少一個晶片卡模組(2)之接觸件之接觸墊(7)，此印刷電路板(5)在該介電基板(4)之該等主面之一者上包括一第一導電材料之該第一薄片(10)，該第一薄片(10)之表面之至少一個部分覆蓋有包括至少以下之層之一堆疊：鎳層(16)、鎳-磷層(17)、該青銅層(12)。
  11. 如請求項10之印刷電路板(5)，其包括連接井(14)，包括至少以下之層之一堆疊放置於該等連接井(14)之底部處：鎳層(16)、鎳-磷層(17)及包括以下元素之至少一者之一表面層(19)：金、銀、銠、釕及鈀。
  12. 如請求項11之印刷電路板，其進一步包括在該青銅層(12)及該層(19)底下之具有小於或等於15奈米之一厚度的金、銀或鈀之一薄層(18)。
  13. 如請求項10至12中任一項之印刷電路板(5)，其在該介電基板之該等主面之另一者上包括一第一導電材料之一第二薄片(11)，該第二薄片(11)之表面之至少一個部分覆蓋有包括至少以下之層之一堆疊：鎳層(16)、鎳-磷層(17)及包括以下元素之至少一者之一表面層(19)：金、銀、銠、釕及鈀。
  14. 如請求項10至12中任一項之印刷電路板(5)，其中該青銅層具有大於或等於150奈米且小於或等於600奈米之一厚度。
TW110146682A 2020-12-18 2021-12-14 將青銅合金沈積在印刷電路板上之製程及使用此製程獲得之印刷電路板 TW202231924A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2013714 2020-12-18
FR2013714A FR3118067B1 (fr) 2020-12-18 2020-12-18 Procédé de dépôt d’un alliage de bronze sur un circuit imprimé et circuit imprimé obtenu par ce procédé

Publications (1)

Publication Number Publication Date
TW202231924A true TW202231924A (zh) 2022-08-16

Family

ID=74554132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110146682A TW202231924A (zh) 2020-12-18 2021-12-14 將青銅合金沈積在印刷電路板上之製程及使用此製程獲得之印刷電路板

Country Status (10)

Country Link
US (1) US20240117518A1 (zh)
EP (1) EP4263920A1 (zh)
KR (1) KR20230121754A (zh)
CN (1) CN116802344A (zh)
AU (1) AU2021402198A1 (zh)
CA (1) CA3202285A1 (zh)
FR (1) FR3118067B1 (zh)
MX (1) MX2023007099A (zh)
TW (1) TW202231924A (zh)
WO (1) WO2022128608A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939074A (zh) * 2023-03-13 2023-04-07 新恒汇电子股份有限公司 一种新型双面柔性引线框架结构及其制备工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3141834A1 (fr) * 2022-11-08 2024-05-10 Linxens Holding Circuit imprimé avec une couche d’alliage substitutive de l’or et procédé de fabrication d’un tel circuit imprimé

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1930478B1 (en) * 2006-12-06 2013-06-19 Enthone, Inc. Electrolyte composition and method for the deposition of quaternary copper alloys
JP5642928B2 (ja) * 2007-12-12 2014-12-17 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 青銅の電気めっき
EP2565297A3 (en) * 2011-08-30 2013-04-24 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
PT3150744T (pt) * 2015-09-30 2020-05-12 Coventya S P A Banho de galvanoplastia para deposição eletroquímica de uma camada de liga de cu-sn-zn-pd, método para a deposição eletroquímica da referida camada de liga, substrato que compreende a referida camada de liga e utilizações do substrato revestido
CN111534840B (zh) * 2020-06-07 2021-12-17 深圳市普雷德科技有限公司 一种pcb铜合金的电镀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939074A (zh) * 2023-03-13 2023-04-07 新恒汇电子股份有限公司 一种新型双面柔性引线框架结构及其制备工艺
CN115939074B (zh) * 2023-03-13 2023-08-22 新恒汇电子股份有限公司 一种新型双面柔性引线框架结构及其制备工艺

Also Published As

Publication number Publication date
US20240117518A1 (en) 2024-04-11
EP4263920A1 (fr) 2023-10-25
KR20230121754A (ko) 2023-08-21
AU2021402198A1 (en) 2023-07-06
MX2023007099A (es) 2023-06-27
CN116802344A (zh) 2023-09-22
WO2022128608A1 (fr) 2022-06-23
FR3118067A1 (fr) 2022-06-24
FR3118067B1 (fr) 2023-05-26
CA3202285A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
TW202231924A (zh) 將青銅合金沈積在印刷電路板上之製程及使用此製程獲得之印刷電路板
CN101315917A (zh) 配线基板及其制造方法
JP7474251B2 (ja) チップカード用電子モジュール
US9661750B2 (en) Printed circuit board and method of manufacturing the same
CN103489796A (zh) 元件内埋式半导体封装件的制作方法
JP6416491B2 (ja) 接触型スマートカード
KR102438037B1 (ko) 전기 회로, 전기 회로 상에 형성된 칩 카드를 위한 전자 모듈, 및 이러한 전기 회로의 제조 방법
JPH0216233B2 (zh)
US20230196053A1 (en) Method for Electrochemical Metallization of a Double-Sided Electrical Circuit for a Smart Card and Electrical Circuit Produced Using Said Method
CN109661124A (zh) 一种ic载板新型表面处理方法
FR3012644A1 (fr) Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
KR20220110247A (ko) 로즈 골드 접촉 패드를 갖는 전기 회로용 테이프 및 이러한 테이프의 제조 방법
FR3141834A1 (fr) Circuit imprimé avec une couche d’alliage substitutive de l’or et procédé de fabrication d’un tel circuit imprimé
JP2018512501A (ja) チップカードモジュールを製造するための帯状の基板
JP2002198635A (ja) 配線板及びその製造方法
EP3892759B1 (en) Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
US9788438B2 (en) Printed circuit board for memory card
KR20220002152U (ko) 칩 카드 모듈용 회로
JPH01171992A (ja) Ｉｃカード用プリント配線板
CN115349034A (zh) 电路上的灰色层或黑色层的电沉积方法，以及用于包括该层的芯片卡的电子模块的电路
CN112689384A (zh) 超薄线路结构
JP2000124345A (ja) 高密度配線板
JP2017027543A (ja) 非接触型情報媒体用インレイ
JPH11135701A (ja) リードフレーム
JPS624389A (ja) フレキシブル回路板