CN116235650A - 带压电膜基板及压电元件 - Google Patents

带压电膜基板及压电元件 Download PDF

Info

Publication number
CN116235650A
CN116235650A CN202180065894.0A CN202180065894A CN116235650A CN 116235650 A CN116235650 A CN 116235650A CN 202180065894 A CN202180065894 A CN 202180065894A CN 116235650 A CN116235650 A CN 116235650A
Authority
CN
China
Prior art keywords
region
piezoelectric
piezoelectric film
film
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180065894.0A
Other languages
English (en)
Inventor
中村诚吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN116235650A publication Critical patent/CN116235650A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种带压电膜基板及压电元件，该带压电膜基板在基板上依次具备下部电极层及压电膜，其中，在将B设为钙钛矿型结构中的B位元素的情况下，压电膜包含：第1区域，包含由下述通式PbδBO3，1≤δ≤1.5表示的钙钛矿型氧化物；及第2区域，包含由与第1区域相同的元素构成的由下述通式PbαBO3，δ/3≤α＜δ表示的氧化物，第2区域设置于压电膜的与下部电极层相反的一侧的最表层。

Description

带压电膜基板及压电元件
技术领域
本发明涉及一种带压电膜基板及压电元件。
背景技术
作为具有优异的压电性及强介电性的材料，已知有锆钛酸铅(Pb(Zr，Ti)O3，以下称为PZT。)。PZT利用其强介电性而使用于非易失性存储器即FeRAM(Ferroelectric RandomAccess Memory：铁电随机存取存储器)。此外，近年来，通过融合MEMS(Micro Electro-Mechanical Systems：微机电系统)技术，具备PZT膜的MEMS压电元件逐渐被实际应用。PZT膜作为在基板上具备下部电极、压电膜及上部电极的压电元件中的压电膜来适用。该压电元件被开发成喷墨头(致动器)、微镜器件、角速度传感器、陀螺仪传感器及振动发电器件等各种器件。
将具备PZT膜的压电元件适用于压电器件的情况下，希望PZT膜的绝缘破坏电压(以下，称为耐压。)高。对PZT膜的施加电压与电压位移量单纯地成正比，因此能够对耐压高的PZT膜施加高电压，能够获得更大的压电位移量。并且，从耐久性的观点考虑，也优选耐压高。
在日本特开2017-162906号公报中，已公开为了提高耐压而在压电膜与电极之间设置由与压电膜不同的材料构成的绝缘层。作为绝缘层，例如，记载有氧化硅(SiO2)、氧化铝(Al2O3)或者氧化镁(MgO)等。
另一方面，已知在成膜时PZT膜容易脱落铅(Pb)，容易发生由Pb的脱落引起的压电特性的偏差。在日本特开2013-118286号公报中，作为具有Pb不易脱落的稳定的压电特性的压电膜，提出了交替地层叠多层Pb组成比不同的PZT膜的压电膜。
发明内容
发明要解决的技术课题
如日本特开2017-162906号公报中提出那样，通过在压电膜与上部电极之间具备绝缘膜，能够提高耐压。另一方面，通过在压电膜与上部电极之间具备绝缘膜来降低压电常数。认为压电常数的降低是由于在绝缘膜上产生了电压的降低。尽管在压电膜与上部电极之间设置绝缘膜时存在这种权衡，但通过设置绝缘膜能够提高耐压。
然而，如日本特开2017-162906号公报那样，为了在PZT膜与上部电极之间设置使用了材料与PZT膜不同的绝缘膜，在制造压电元件时，除了PZT膜以外，准备专用于绝缘膜的材料，并且除了形成PZT膜的工序以外，需要用于形成绝缘膜的工序。由于日本特开2013-118286号公报提供性能稳定地压电膜，因此用于在制造时抑制Pb脱落的方法，关于提高耐压的方法没有进行记载和描述。
另外，这种问题不限于PZT膜，包含A位元素为Pb的钙钛矿型氧化物的压电膜也存在共同问题。
本发明的技术是鉴于上述情况而完成的，其目的在于提供一种容易制造，并且兼顾压电常数和耐压的带压电膜基板及压电元件。
用于解决技术课题的手段
用于解决上述课题的具体方法包括以下方式。
＜1＞一种带压电膜基板，其在基板上依次具备下部电极层及压电膜，其中，
将B设为钙钛矿型结构中的B位元素的情况下，压电膜包含：
第1区域，包含由下述通式(1)表示的钙钛矿型氧化物，
PbδBO3(1)
1≤δ≤1.5，以及
第2区域，包含由与所述第1区域相同的元素构成的由下述通式(2)表示的氧化物，PbαBO3(2)
δ/3≤α＜δ，
所述第2区域设置于压电膜的与下部电极层相反的一侧的最表层。
＜2＞根据＜1＞所述的带压电膜基板，其中，在式(1)中，B＝(ZrxTi1-x)1-yMy，
M为选自V(钒)、Nb(铌)、Ta(钽)、Sb(锑)、Mo(钼)及W(钨)中的1种以上的元素。
＜3＞根据＜1＞或＜2＞所述的带压电膜基板，其中，
第2区域的厚度大于1nm。
＜4＞根据＜1＞至＜3＞中任一项所述的带压电膜基板，其中，
第2区域的厚度为20nm以下。
＜5＞根据＜1＞至＜4＞中任一项所述的带压电膜基板，其中，
在第2区域中，通式(2)中的组成比α从第1区域侧朝向最表面单调递减。
＜6＞一种压电元件，其具备：
＜1＞至＜5＞中任一项所述的带压电膜基板；以及
压电膜上所具备的上部电极层。
＜7＞根据＜6＞所述的压电元件，其中，
上部电极层的至少与压电膜接触的区域为导电性氧化物。
＜8＞根据＜7＞所述的压电元件，其中，
导电性氧化物为ITO(Indium Tin Oxide)、Ir(铱)氧化物或SRO(SrRuO3)。
发明效果
根据本发明，可获得容易制造且兼顾压电常数和耐压的带压电膜基板及压电元件。
附图说明
图1是表示一实施方式的压电元件的层结构的剖视图。
图2是表示压电元件的制造工序的图。
图3是表示实施例2的层叠体的一部分的TEM图像。
图4是表示基于比较例1的层叠体的EDS测定的厚度方向上的元素含量的图。
图5是表示基于实施例1的层叠体的EDS测定的厚度方向上的元素含量的图。
图6是表示基于实施例2的层叠体的EDS测定的厚度方向上的元素含量的图。
图7是表示基于实施例6的层叠体的EDS测定的厚度方向上的元素含量的图。
图8是表示耐压测定时的压电元件概略结构的图。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。另外，在以下附图中，为了容易视觉辨认，将各层的层厚及它们的比率适当变更来描述，并不反映实际的层厚及比率。
“一实施方式的压电元件”
图1是表示包含一实施方式的带压电膜基板5的第1实施方式的压电元件1的层结构的剖面示意图。如图1所示，压电元件1具备带压电膜基板5和上部电极层18。带压电膜基板5在基板11上依次具备下部电极层12及压电膜15。压电膜15包含第1区域16和第2区域17。第2区域17设置于压电膜15的与下部电极层12相反的一侧的最表层。
第1区域16在将B设为钙钛矿型结构中的B位元素地情况下，包含由下述通式(1)表示的钙钛矿型氧化物。
PbδBO3(1)
1.0≤δ≤1.5
第2区域17包含由与第1区域16相同的元素构成的由下述通式(2)表示的氧化物。
PbαBO3(2)
δ/3≤α＜δ。
另外，在通式(1)中，氧元素的组成比以3为基准，但在能够获得钙钛矿结构的范围内可以偏离。Pb元素的组成比δ为1.0≤δ≤1.5，只要能够采取钙钛矿结构的范围即可。优选为1.0≤δ≤1.2。
另外，第2区域17优选为钙钛矿结构，但也可以不是钙钛矿结构。
压电元件1构成为通过下部电极层12和上部电极层18对压电膜15向层厚方向施加电场。
上述中的α＜δ表示在压电膜15中，在与下部电极层12相反的一侧的最表层具备的第2区域17的氧化物的Pb含量少于第1区域16的钙钛矿型氧化物的Pb含量。
第2区域17与第1区域16相比，Pb组成比小、绝缘性变高。通过具备第2区域17而作为压电元件1发挥作用的情况下，与只有第1区域16的情况相比，能够提高耐压。第2区域17的Pb组成比小，但只要具有A位元素为Pb的钙钛矿结构，则虽然比第1区域16差，但具有压电性。并且，认为由通式(2)表示的PbαBO3不是钙钛矿结构的情况下，也与SiO2、Al2O3等不显示压电性的绝缘膜不同且具有压电性。因此，与具备不具有压电性的绝缘膜的情况相比，能够抑制压电常数的降低。即，本实施方式的压电元件1具备压电膜15满足通式(1)的第1区域16和满足通式(2)的第2区域17，通过第2区域17为设置于压电膜15的与下部电极层12相反的一侧的最表层的构成，能够兼顾高压电性和高耐压性。并且，由于由与第1区域17的构成元素相同的构成元素构成，因此不需要另外准备材料，因此能够抑制成本。
如已叙述，压电膜15包含第1区域16和第2区域17。钙钛矿结构一般由ABO3表示，A:B:O以1:1:3为基准。即，在上述通式(1)中，δ＝1为基准。然而，已知在钙钛矿型氧化物中，A位元素为Pb的情况下，Pb元素容易从钙钛矿结构的A位脱落，一般添加比化学计量比1多的Pb。本发明的技术中，1＜δ的情况下，特别有效。
认为上述通式(1)的PbδBO3中的过剩的Pb或者从A位脱落的Pb实际上作为氧化铅(PbO)而存在于钙钛矿结构的粒子之间的晶界。由于PbO是两性氧化物，因此水分从外部气体侵入时容易成为离子，Pb量越多，越容易发生绝缘破坏。因此，推测在与上部电极层18相邻的区域具备Pb组成比小的第2区域17，因此能够减少钙钛矿结构的粒子之间的PbO，能够提高耐压。
通式(1)及(2)中的B位的元素B并无特别限定，只要是一般能够适用于B位的元素即可，并不限于1个元素，也可以为2个以上的元素的组合。作为B位元素，例如，可以举出Ti、Zr、钪(Sc)、V、Nb、Ta、铬(Cr)、Mo、W、锰(Mn)、铁(Fe)、钌(Ru)、钴(Co)、铱(Ir)、镍(Ni)、铜(Cu)、锌(Zn)、镓(Ga)、铟(In)、锡(Sn)及锑(Sb)等。
尤其优选B＝(ZrxTi1-x)1-yMy。在此，M为选自V、Nb、Ta、Sb、Mo及W中的1种以上的元素。即，M可以仅为V或者为Nb等单一的元素，也可以为V与Nb的混合或者V与Nb与Ta的混合等将2种或3种以上的元素的组合。M为这些元素的情况下，能够与A位元素的Pb组合来实现非常高的压电常数。
压电膜15的第1区域16的厚度并无特别限制，通常为200nm以上，例如为0.2μm～5μm，但优选为1μm以上。
压电膜15的第2区域17的厚度优选大于1nm，更优选大于1nm且20nm以下。通过将厚度设为大于1nm，能够有效地防止漏电流的产生，并且获得良好的耐压。并且，通过将厚度设为20nm以下，能够获得良好的压电常数。另外，第2区域17的厚度优选为第1区域16的厚度的0.5％以下。另外，压电膜15中的第2区域17的有无、第2区域17的厚度、第2区域17的Pb组成比及第1区域16的Pb组成比视为通过TEM(Transmission Electron Microscope：透射型电子显微镜)及TEM-EDS(Energy dispersive X-ray Spectroscopy：能量分散型X射线光谱法)分析来求出的。
一般而言，组成不同的层相邻地配置的情况下，在其界面自然地形成沿厚度方向组成逐渐变化的1nm左右的界面区域。自然形成的界面区域，例如，上部电极层与钙钛矿型氧化物即PbBO3相邻的情况下，Pb与B位元素的组成比在界面保持恒定且各自的含量本身变化。因此，Pb组成比即δ不变化。因此，通过EDS分析来测定压电膜的厚度方向上的Pb及B位元素的变化，能够通过是否存在Pb组成比比第1区域16少的区域来判定第2区域的有无。
在第2区域17中，通式(2)中的Pb的组成比α可以从第1区域16侧朝向最表面单调递减。例如，第2区域17在与第1区域16的边界具有最接近第1区域16的Pb组成比δ的组成，朝向最表面(上部电极层18)Pb组成比逐渐地变少，α可以变化为Pb组成比在与上部电极层18的界面成为最少(参考后述图5)。
在第2区域17中，组成比沿膜厚方向变化的情况下，遍及整个第2区域17，优选组成比α满足α＜δ。
另外，在本说明书中，在第2区域17的通式(2)中，δ/3≤α＜δ表示作为整个第2区域17的组成比满足δ/3≤α＜δ。
第2区域17例如能够通过下述3个方法中的任一种来形成。
第1方法为形成第1区域16的组成的压电膜，并且进行反溅射的方法。即，通过溅射使粒子与先前形成的压电膜的表面碰撞，并且使Pb溅出，从而降低第1区域16的组成的压电膜的表层的Pb而形成第2区域17。由于容易发生Pb脱落，因此能够通过选择溅射条件来选择性地喷射Pb。通过该方法能够形成Pb组成比α从第1区域16侧朝向最表面逐渐减少的第2区域17。
第2方法为控制对压电膜进行溅射成膜时的基板温度的方法。由于Pb的挥发性高，因此高温成膜时Pb组成具有降低的倾向。因此，通过使用相同的靶材，对形成第1区域16的成膜温度设定高成膜温度，能够形成Pb组成比比第1区域16的Pb组成比小的第2区域17。
第3方法为使用Pb组成比不同的靶材的方法。使用Pb组成比比用于形成第1区域16的靶材小的靶材来形成第2区域17。根据该方法，能够形成厚度方向上的Pb组成比α大致均匀的第2区域17。
从第1至第3中的任一方法均能够形成Pb组成比比第1区域16小的第2区域17。
以下，对压电元件1的压电膜以外的各层进行说明。
作为基板11，并无特别限制，可以举出硅、玻璃、不锈钢、钇稳定化氧化锆、氧化铝、蓝宝石及碳化硅等的基板。作为基板11，可以使用在硅基板的表面形成有SiO2氧化膜的层叠基板。
下部电极层12为用于向压电膜15施加电压的电极。作为下部电极层12的主成分，并无特别限制，可以举出金(Au)、白金(Pt)、铱(Ir)、钌(Ru)、钛(Ti)、钼(Mo)、钽(Ta)、铝(Al)、铜(Cu)、及银(Ag)等金属或金属氧化物及这些组合。并且，可以使用ITO(Indium TinOxide：氧化铟锡)、LaNiO3、及SRO(SrRuO3)等。在压电膜15与下部电极层12之间及下部电极层12与基板11之间可以包含各种粘附层或片材层。
上部电极层18与上述下部电极层12成对，并且是用于向压电膜15施加电压的电极。作为上部电极层18的主成分并无特别限制，除了下部电极层12所例示的材料以外，可以举出铬(Cr)等一般在半导体工艺中所使用的电极材料及这些的组合。但是，在与压电膜15接触的区域优选使用氧化物导体。具体而言，除了ITO、铱氧化物及SRO以外，可以举出LaNiO3或者进行掺杂的ZnO等。通过在上部电极层18的与压电膜15接触的区域具备氧化物导体而与金属与压电膜15直接金属的情况相比，氧元素变得不易从压电膜15脱落，可获得抑制压电性的降低的效果。
在此，“下部”及“上部”并不表示垂直方向上的上下，只是将隔着压电膜而配置在基板侧的电极称为下部电极、将对于压电膜而配置在基板的相反的一侧的电极称为上部电极。
下部电极层12与上部电极层18的层厚并无特别限制，优选为50nm～300nm左右，更优选为100nm～300nm。
实施例
以下，对本发明的实施例及比较例进行说明。
首先，对实施例及比较例的压电元件的制作方法进行说明。图2表示制作工序。
＜下部电极层22的形成工序S1＞
首先，在下部电极层22的工序S1中，在Si晶片基板21上依次层叠厚度为20nm的Ti层及厚度为150nm的Ir层而制作了下部电极层22。
＜压电膜25的形成工序S2-S3＞
通过溅射形成了具有第1区域的组成的Nb掺杂PZT膜26A。在此，作为Nb掺杂PZT膜26A，形成了Pb1.1(Zr0.46Ti0.42Nb0.12)膜。即，设为δ＝1.1。在RF(radio-frequency：射频)溅射装置内载置具备下部电极层22的Si晶片基板21，在真空度为0.3Pa、Ar/O2混合环境气体(O2体积分数2.0％)的条件下形成了厚度为2.0μm的Nb掺杂PZT膜26A。
接着，通过用Ar/O2气体进行反溅射而在Nb掺杂PZT膜26A的表面形成了小Pb组成的第2区域27。即，通过释放先前形成的Nb掺杂PZT膜26A的表层的Pb而使表层的组成变化，在表层形成了由α＜δ且Pbα(Zr0.46Ti0.42Nb0.12)构成的第2区域27。由此，Nb掺杂PZT膜26A成为由第1区域26和第2区域27构成的压电膜25。在Nb掺杂PZT膜26A中，在第2区域27发生变化的除了表层的区域为第1区域26。通过使反溅射的条件变化能够控制第2区域27的组成或厚度等。通过使溅射力或者压力等变化也能够控制第2区域27的组成或者厚度，但在本例中，通过反溅射时间控制了第2区域27的厚度t。另外，关于比较例1，未进行反溅射。即，在比较例1中，未形成第2区域。并且，在比较例2中，未形成第2区域而在Nb掺杂PZT膜26A的表面形成了5nm的厚度的Al2O3膜。
反溅射时使用了ULVAC,Inc.制造的ICP(Inductively Coupled Plasma：电感耦合等离子体)蚀刻机。将溅射气体设为Ar/O2＝10sccm/10sccm、以输入功率500W产生等离子体，然后对基板施加25V的偏压而将离子吸引到基板而进行了反溅射。通过在120秒以下的范围内改变溅射时间而进行了第2区域27的厚度控制。各例中的第2区域27的厚度如后述表1所示。另外，第1区域26的厚度为从Nb掺杂PZT膜2μm减去第2区域27的厚度而得的值，但由于第2区域27的厚度充分地薄，因此第1区域26的厚度与Nb掺杂PZT膜26A的厚度大致相同。如此，形成了具备第1区域26及第2区域27的压电膜25。
＜上部电极层28的形成工序S4＞
通过溅射而在压电膜25的表面即第2区域27的表面形成了上部电极层28。上部电极层28在比较例1、2及实施例1至6中设为ITO、实施例7中设为IrO、实施例8中设为SRO、实施例9中设为Ti/Au(在此，PZT膜侧为Ti)、实施例10中设为ITO/Ti/Au(在此，PZT膜侧为ITO)。上部电极层28设为100nm。
如上述那样，制作各例的层叠体，通过后述的步骤制作压电元件，将这些作为实施例及比较例进行了评价。
＜第2区域27的膜厚的测定＞
第2区域27的厚度t由TEM图像确定。由于在第1区域26与第2区域27中，TEM图像中的对比度不同，因此能够测定第1区域27的厚度。图3表示实施例2中的第1区域26与第2区域27的边界附近的TEM图像。另外，由于PZT表面凹凸因此根据位置而厚度不同，但在此将最小膜厚定义为第2区域27的厚度t。
通过TEM观察的同时进行EDS分析，确认到在第2区域27中主要Pb组成降低。作为例子，在图4～图7中分别对比较例1、实施例1、实施例2及实施例6示出PZT膜的膜厚方向上的基于EDS的组成分析的结果。在此，由于难以通过TEM-EDS计算组成比，因此在图4～图7中，纵轴的原子分数(Atomic fraction)为参考值。
图4所示的比较例1为不具备第2区域27的例子。在图4中中，横轴的大致10nm位置为压电膜25的最表面即与上部电极层28的界面。另外，Pb量在夹在2条虚线之间的大致1nm的区域内线性变化。并且，在该区域中，B位元素即Zr、Ti、Nb的量也分别线性变化。如此，Pb量以与压电膜25中的Pb、Zr、Ti、Nb的比相同的状态从上部电极层中的组成向压电膜的组成线性变化的区域在2个相邻的层之间为自然地形成的界面区域。
另一方面，在图5至图7中，用双箭头表示的区域中，Pb:Zr:Ti:Nb的比不同于压电膜25的第1区域26(用双箭头表示的区域的右侧区域)中的比。用双箭头表示的区域中的Pb的比例(Pb组成比)小于第1区域26中的Pb组成。在图5至图7所示的实施例1、2及6中，在第1区域26的P:Zr:Ti:Nb的比显示出明显不同于Pb:Zr:Ti:Nb的比几乎不变且各元素量朝向上部电极侧逐渐减少的图4所示的自然形成的界面区域的变化。如此，Pb:Zr:Ti:Nb中的Pb组成比变小的区域为第2区域27。
在图5及图6中，横轴的大致10nm位置为压电膜25的最表面即与上部电极层28的界面。在图7中，横轴的大致30nm位置为压电膜25的最表面即与上部电极层28的界面。在各例子中，夹在2条虚线的区域为第2区域27，第2区域27的组成沿膜厚方向变化，在其范围内，可估计为δ/3≤α＜δ。即，在实施例1、2及6中，从与第1区域26的边界开始，α小于第1区域26的Pb组成比δ，α朝向表面逐渐变小，在与上部电极层28的边界单调递减至δ的1/3左右。
另外，关于其他实施例，也使用相同的制造方法，因此与实施例1、2及6的情况相同地，α从第1区域26侧向上部电极层28单调递减。
＜压电常数的测定＞
各例的压电元件的压电常数通过以下方法来测定。
将如上述那样制作的层叠体切割成2mm×25mm的长条状以制作悬臂，按照I.Kannoet.al.Sensor and Actuator A107(2003)68.中记载的方法，使用-10V±10V的正弦波的施加电压即-10V的偏压、振幅为10V的正弦波的施加电压测定了压电常数。没有第2区域的比较例1的压电元件的压电常数d31为200pm/V，在表1中，将该值设为100％，示出实施例1至10及比较例2的压电常数。
＜耐压测定＞
压电元件的耐压通过以下方法来测定。图8是表示使用于耐压测定的压电元件20的概略结构的图。如上述那样，将所制作的层叠体切割成25mm×25mm的正方形，通过剥离法将上部电极层28图案化为直径400μm圆形。将下部电极层22接地，对上部电极层28赋予负电位。使赋予到上部电极层28的电位以-1V/秒变化，并且使施加到上部电极层28与下部电极层22之间的电压逐渐增加。此时，将1mA以上的电流流过上部电极层28与下部电极层22之间的电压视为绝缘破坏电压。进行共10次的测定，将其平均值(绝对值)定义为耐压。
在后述表1中，关于如上述那样求出的压电常数与耐压的乘积，在实施例1至10及比较例2中也表示将比较例1的值设为100％时的值。该压电常数与耐压的乘积越大，表示越可以实现兼顾压电常数与耐压。
将实施例1至10及比较例1、2的PZT膜的构成、上部电极材料、评价结果汇总示于下述表1中。
[表1]
Figure BDA0004145577620000111
如比较例1那样，在不具备第2区域27的情况下，压电常数最大，但另一方面耐压最低。如表1所示那样，通过具备第2区域27而压电常数降低，但耐压变得高于比较例1。从实施例1至10中可知，表示兼顾压电常数和耐压的程度的压电常数和耐压的乘积高于比较例1，并且抑制压电常数的降低，并且能够提高耐压。
比较例2为在实施例3中构成中，将第2区域27替换为Al2O3膜的构成。由于实施例3与比较例2相比，耐压略低且压电常数的降低幅度小，因此压电常数和耐压的乘积大于比较例2，表示兼顾压电常数和耐压的效果高。并且，在比较例2中，为了具备Al2O3膜，在需要另外准备材料这一点上，需要成本，但在实施例3中，能够由共同的材料制作第1区域26和第2区域27，并且能够以廉价获得更高的效果。
2020年9月30日申请的日本专利申请2020-166405的所有公开内容通过参考而被并入本说明书中。
本说明书中所记载的所有文献、专利申请及技术标准与具体地且分别地记载通过参考而被并入的各个文献、专利申请及技术标准的情况相同程度地，通过参考而被并入本说明书中。

Claims (8)

1.一种带压电膜基板，其在基板上依次具备下部电极层及压电膜，其中，
在将B设为钙钛矿型结构中的B位元素的情况下，所述压电膜包含第1区域及第2区域，
所述第1区域包含由下述通式(1)表示的钙钛矿型氧化物，
PbδBO3(1)
1≤δ≤1.5
所述第2区域包含由与所述第1区域相同的元素构成的由下述通式(2)表示的氧化物，
PbαBO3(2)
δ/3≤α＜δ，
所述第2区域设置于所述压电膜的与所述下部电极层相反的一侧的最表层。
2.根据权利要求1所述的带压电膜基板，其中，
在所述通式(1)中，B＝(ZrxTi1-x)1-yMy，
M为选自V、Nb、Ta、Sb、Mo及W中的1种以上的元素。
3.根据权利要求1或2所述的带压电膜基板，其中，
所述第2区域的厚度大于1nm。
4.根据权利要求1至3中任一项所述的带压电膜基板，其中，
所述第2区域的厚度为20nm以下。
5.根据权利要求1至4中任一项所述的带压电膜基板，其中，
在所述第2区域中，所述通式(2)中的组成比α从所述第1区域侧朝向最表面单调递减。
6.一种压电元件，其具备：
权利要求1至5中任一项所述的带压电膜基板；及
所述压电膜上所具备的上部电极层。
7.根据权利要求6所述的压电元件，其中，
所述上部电极层的至少与所述压电膜接触的区域为导电性氧化物。
8.根据权利要求7所述的压电元件，其中，
所述导电性氧化物为ITO、Ir氧化物或SRO。
CN202180065894.0A 2020-09-30 2021-06-11 带压电膜基板及压电元件 Pending CN116235650A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-166405 2020-09-30
JP2020166405 2020-09-30
PCT/JP2021/022400 WO2022070521A1 (ja) 2020-09-30 2021-06-11 圧電膜付き基板及び圧電素子

Publications (1)

Publication Number Publication Date
CN116235650A true CN116235650A (zh) 2023-06-06

Family

ID=80949824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180065894.0A Pending CN116235650A (zh) 2020-09-30 2021-06-11 带压电膜基板及压电元件

Country Status (5)

Country Link
US (1) US20230263066A1 (zh)
EP (1) EP4224540A4 (zh)
JP (1) JPWO2022070521A1 (zh)
CN (1) CN116235650A (zh)
WO (1) WO2022070521A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490483B2 (ja) * 1993-10-08 2004-01-26 アネルバ株式会社 Ｐｚｔ薄膜の作製方法
JP3996594B2 (ja) * 2004-05-10 2007-10-24 松下電器産業株式会社 圧電素子、インクジェットヘッド、及びインクジェット式記録装置
JP4164701B2 (ja) * 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP2008210924A (ja) * 2007-02-26 2008-09-11 Matsushita Electric Ind Co Ltd 圧電体薄膜素子及びそのエージング処理方法、インクジェットヘッド、並びにインクジェット式記録装置
US7837305B2 (en) * 2007-01-30 2010-11-23 Panasonic Corporation Piezoelectric element, ink jet head, and ink jet recording device
JP5954763B2 (ja) 2011-12-02 2016-07-20 ローム株式会社 圧電体膜、それを用いたセンサおよびアクチュエータ、ならびに圧電体膜の製造方法
JP6698383B2 (ja) 2016-03-08 2020-05-27 富士フイルム株式会社 圧電素子
JP2020166405A (ja) 2019-03-28 2020-10-08 富士通株式会社 発注情報決定プログラム、発注情報決定装置、及び発注情報決定方法

Also Published As

Publication number Publication date
US20230263066A1 (en) 2023-08-17
EP4224540A1 (en) 2023-08-09
JPWO2022070521A1 (zh) 2022-04-07
EP4224540A4 (en) 2024-03-06
WO2022070521A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
JP5836755B2 (ja) 圧電体素子及び液体吐出ヘッド
US8519602B2 (en) Piezoelectric thin film element and piezoelectric thin film device using a piezoelectric thin film of alkali-niobium oxide series
JP5817926B2 (ja) 圧電素子
JP5495512B2 (ja) 圧電素子の製造方法
JP7167337B2 (ja) 圧電素子及び圧電素子の作製方法
EP2948417B1 (en) Lead-free piezoelectric material
CN113966552A (zh) 压电元件
JP7362339B2 (ja) 圧電積層体、圧電素子、および圧電積層体の製造方法
JP2021086982A (ja) 圧電薄膜素子
CN116235650A (zh) 带压电膜基板及压电元件
CN115734699A (zh) 压电层叠体及压电元件
WO2022070524A1 (ja) 圧電積層体及び圧電素子
WO2018042946A1 (ja) 圧電体膜及びそれを備えた圧電素子
WO2022024529A1 (ja) 圧電膜付き基板及び圧電素子
WO2022202381A1 (ja) 圧電膜、圧電素子及び圧電膜の製造方法
WO2022070523A1 (ja) 圧電素子
CN116113307A (zh) 压电层叠体、压电元件及压电层叠体的制造方法
CN116648131A (zh) 压电层叠体、压电元件及压电层叠体的制造方法
CN115734698A (zh) 压电层叠体及压电元件
CN117084003A (zh) 压电元件及压电元件的制造方法
JP2023047912A (ja) 圧電積層体及び圧電素子
CN117412661A (zh) 压电层叠体及压电元件
CN115884657A (zh) 压电层叠体及压电元件
CN116782745A (zh) 压电层叠体及压电元件
JP2024052273A (ja) 圧電素子及びアクチュエータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination