CN115884657A - 压电层叠体及压电元件 - Google Patents

压电层叠体及压电元件 Download PDF

Info

Publication number
CN115884657A
CN115884657A CN202211004492.2A CN202211004492A CN115884657A CN 115884657 A CN115884657 A CN 115884657A CN 202211004492 A CN202211004492 A CN 202211004492A CN 115884657 A CN115884657 A CN 115884657A
Authority
CN
China
Prior art keywords
piezoelectric
layer
electrode layer
lower electrode
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211004492.2A
Other languages
English (en)
Inventor
小林宏之
中村诚吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN115884657A publication Critical patent/CN115884657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

本申请涉及压电层叠体及压电元件。本发明获得一种无需增加工艺负荷便可提高压电特性及驱动稳定性的压电层叠体及压电元件。压电层叠体及压电元件在基板上依次具备下部电极层、以及包含钙钛矿型氧化物的压电膜。下部电极层包括：第1层，以与基板相接的状态配置；及第2层，以与压电膜相接的状态配置，第1层以Ti或TiW为主成分，第2层是以Ir为主成分且(111)面取向的单轴取向膜，第2层的来自(111)面的X射线衍射峰的半峰半宽为0.3°以上。

Description

压电层叠体及压电元件
技术领域
本发明涉及一种压电层叠体及压电元件。
背景技术
作为具有优异的压电特性及强介电性的材料，已知有钛酸锆酸铅(Pb(Zr，Ti)O3，以下称为PZT。)等钙钛矿型氧化物。由钙钛矿型氧化物构成的压电体被用作在基板上具备下部电极、压电膜及上部电极的压电元件中的压电膜。该压电元件被扩展到存储器、喷墨头(致动器)、微镜器件、角速度传感器、陀螺仪传感器、超声波元件(PMUT：PiezoelectricMicromachined Ultrasonic Transducer：压电微机械超声换能器)及振动发电器件各种器件中。
将压电元件适用于器件时，压电特性高时有助于节能，因此期望压电元件的压电特性高。至此，为了提高压电特性，一直在研究压电膜的结晶性的改善或电极层的低电阻化等方法。
从与压电膜的粘附性及低电阻化的观点考虑，作为压电元件的下部电极层大多使用Ir层。另外，为了低电阻化，通常Ir层设为150nm以上的厚度。并且，Ir层与压电膜的粘附性良好，但与硅基板的粘附性不好，因此在Ir层与基板之间大多具备由TiW层或Ti层构成的粘附层(专利文献1、2)。
在专利文献3中，为了下部电极层的进一步低电阻化，提出层叠Ir层与Au层的层叠结构。通过使用导电性高于Ir的Au，下部电极层整体能够实现低电阻化。
另一方面，在Ir层上成膜以钙钛矿型氧化物为主成分的压电膜时，存在在与下部电极层的界面容易生成异相即烧绿石相的问题。烧绿石相为普通电介质，因此形成烧绿石相时，发生介质常数的降低及压电特性的恶化。并且，在压电膜与下部电极层之间包含烧绿石相的压电元件与抑制烧绿石相的压电元件比较，容易发生剥离等，长期可靠性低。
在专利文献4中，作为抑制烧绿石相的形成并改善压电膜的结晶性的方法，提出在下部电极层上具备取向控制层(薄片层)。
专利文献1：国际公开第2016/051644号
专利文献2：日本特开2009-70955号公报
专利文献3：日本特开2010-056426号公报
专利文献4：日本特开2018-82052号公报
如在专利文献1、2等中公开的，目前在实际的器件中较多使用的的下部电极材料(具体而言，Ir和Ti或TiW)是通过迄今为止实际使用筛选出的材料。以往使用的下部电极材料与压电体的界面反应良好，与其他材料比较在长期耐久性(稳定性)上优异，因此强烈希望避免更换这些下部电极材料。另一方面，也希望进一步提高压电元件的长期可靠性。
如专利文献3，通过在下部电极层具备Au层而能够实现低电阻化。另一方面，可知在下部电极层具备Au层时，在专利文献1、2中公开的Ir层与TiW或Ti粘附层的层叠结构的情况相比，长期可靠性降低。认为这是因为在下部电极层上溅射成膜压电膜时，为了进行高温成膜而发生Au的扩散。推测为Au的熔点比较低，因此压电膜成膜时向压电膜中扩散而容易发生泄漏。
专利文献4中，通过具备取向控制层提高压电膜的结晶性，来实现压电特性及长期稳定性的改善。然而，由于除了压电膜及电极之外，另行导入称为取向控制层的新层，因此存在制造工艺中的负荷大的问题。
发明内容
本发明的技术是是鉴于上述情况而完成的，其目的在于提供一种无需增加工艺负荷便可提高压电特性及驱动稳定性的压电层叠体及压电元件。
用于解决上述课题的具体方法包括以下方式。
本发明的压电层叠体，在基板上依次具备下部电极层、及包含钙钛矿型氧化物的压电膜，所述压电层叠体中，
下部电极层包括：第1层，以与基板相接的状态配置；及第2层，以与压电膜相接的状态配置，
第1层以Ti或TiW为主成分，
第2层是以Ir为主成分且(111)面取向的单轴取向膜，第2层的来自(111)面的X射线衍射峰的半峰半宽为0.3°以上。
在本发明的压电层叠体中，来自Ir的(111)面的X射线衍射峰的半峰半宽优选为0.35°以上。
在本发明的压电层叠体中，第2层中，Ir的(111)面相对于厚度方向优选具有1°以上的倾角。
在本发明的压电层叠体中，第2层的厚度优选为50nm以下。
在本发明的压电层叠体中，下部电极层的厚度优选为200nm以上。
在本发明的压电层叠体中，下部电极层的薄层电阻优选为1Ω/□以下。
在本发明的压电层叠体中，压电膜的表面凹凸的高低差优选为100nm以下。
在本发明的压电层叠体中，钙钛矿型氧化物优选包含Pb，Zr，Ti及O。
尤其，钙钛矿型氧化物是由下述通式(1)表示的化合物，
Pb{(ZrxTi1-x)y-1B1y}O3 (1)，
0＜x＜1、0＜y＜0.4，
B1优选为选自V、Nb、Ta、Sb、Mo及W中的一种以上的元素。
在本发明的压电层叠体中，压电膜优选具有由多个柱状结晶构成的柱状结构。
在本发明的压电层叠体中，柱状结晶的(100)或(001)面相对于基板的表面优选具有1°以上的倾角。
本发明的压电元件具备：本发明的压电层叠体；及
设置在压电层叠体的压电膜上的上部电极层。
发明效果
根据本发明的压电层叠体及压电元件，无需增加工艺负荷便可提高压电特性及驱动稳定性。
附图说明
图1是表示一实施方式的压电元件的层结构的剖视图。
图2是本实施方式中的下部电极层的第2层(Ir层)的取向状态的说明图。
图3是在以往的压电元件中用作下部电极层的Ir层的取向状的说明图。
图4是压电膜的放大示意图。
图5是比较例1的XRD图表。
图6是实施例1的XRD图表。
图7是表示比较例1的Ir(111)峰的图。
图8是表示实施例1的Ir(111)峰的图。
图9是表示实施例1的Ir(111)摇摆曲线测量数据的图。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。另外，在以下的附图中，由于容易视觉辨认，因此各层的层厚及该等的比率适当变更来描述，并不一定反映了实际的层厚及比率。
“第1实施方式的压电层叠体5及压电元件1”
图1是表示具备第1实施方式的压电层叠体5及压电层叠体5的压电元件1的层结构的剖面示意图。如图1所示，压电元件1具备压电层叠体5及上部电极层18。压电层叠体5具备基板10、及层叠在基板10上的压电膜15，所述压电膜15包含下部电极层12及包含钙钛矿型氧化物。在此，“下部”及“上部”并非是指垂直方向上的上下，只是将隔着压电膜15配置于基板10侧的电极称为下部电极层12，以及将关于压电膜15配置在与基板10相反的一侧的电极称为上部电极层18。
在本实施方式的压电层叠体5及压电元件1中，下部电极层12包括：第1层21，以与基板10相接的状态配置；及第2层22，以与压电膜15相接的状态配置。第1层21是以Ti(钛)或TiW(钛钨合金)为主成分的层。在本说明书中，“主成分”是指占构成元素的90at％以上的成分。以TiW为主成分时，Ti的含量与W的含量的合计为90at％以上即可。
第2层22是以Ir为主成分的层，在以下中，有时将第2层22称为Ir层22。在Ir层22中的来自(111)面的X射线衍射峰(以下，称为Ir(111)峰。)的半峰半宽为0.3°以上。Ir(111)峰的半峰半宽优选为0.35°以上。意味着Ir(111)峰的半峰半宽越宽，结晶性越降低，存在半峰宽越宽，烧绿石相越被抑制的倾向。另一方面，进一步降低Ir层22的结晶性时，需要添加杂质元素等的处理，由于杂质元素的添加等，有可能导致与压电膜的粘附性降低等。目前，Ir(111)峰的半峰宽优选为0.45°以下，更优选为0.4°以下。
在此，Ir(111)峰的半峰半宽按如下测量。去除压电元件的上部电极层18，在基板10上具备下部电极层12和压电膜15的状态下，获取基于薄膜XRD(X-ray diffraction)衍射的XRD图表。对XRD图表中的Ir(111)峰，使用规定函数进行拟合。另外，Ir(111)峰在2θ＝40.7°附近显现。将表示由拟合曲线表示的峰的最大值的2θ值与成为最大值的半高的2θ值、即不与其他峰不重叠的一侧2θ值的间隔作为半峰半宽来求出(参考图8)。
通过溅射在基板上成膜Ir时，在(111)面优先取向而形成自然取向膜。结晶性与利用XRD衍射法获得的XRD图表(参考图8)中的Ir(111)峰的半峰半宽相关。Ir(111)峰的半峰半宽越宽，结晶性越低，且半峰半宽越窄，结晶性越高。半峰半宽为0.3°以上是指，Ir层22的(111)面的取向状态发生紊乱，且结晶性稍低的状态。
并且，在本实施方式中，Ir层22中，(111)面相对于厚度方向具有1°以上的倾角。
图2是示意地表示本实施方式的Ir层22的图，图中的粒子22a表示Ir元素。如图2所示，(111)面相对于厚度方向倾斜1°以上是指，与(111)面垂直的方向相对于[111]的厚度方向N的倾角α为1°以上。在此，厚度方向N是Ir层的厚度方向，是与基板10的面10a垂直的方向。实际的Ir层22包含多个结晶，各个结晶的(111)面的倾斜方向各不相同。在说明书中，Ir层22中的(111)面的倾角α的定义为由通过基于X射线衍射的摇摆曲线测量来测量的值。具体而言，关于(111)面的倾角α，在摇摆曲线测量数据中，通过(111)衍射峰的分裂宽度计算(参考实施例)。
Ir中(111)面为优先取向面，以往，如图3所示，以(111)面与厚度方向垂直，即将使[111]方向与厚度方向N为一致方式而取向的Ir层用作下部电极层。在如图3所示的结晶性高的Ir层上成膜由钙钛矿型氧化物构成的压电膜时，容易在成膜初期形成烧绿石相。与此相对，本发明人等发现，通过降低Ir层22的结晶性，能够抑制烧绿石相的生长(参考实施例)。
Ir(111)面相对于厚度方向N优选具有1°以上且15°以下的倾角α，更优选具有1°以上且8°以下的倾角。
另外，第1层21中的(111)面相对于厚度方向N的倾角α越大，烧绿石相的生长的抑制效果越高而优选，另一方面，通过将倾角设为15°以下，能够抑制其他取向面成为优先取向面，因此优选。
第2层22即Ir层22的厚度t2优选为50nm以下。厚度t2更优选小于50nm，进一步优选为45nm以下。并且，从能够形成为均匀的膜状的观点考虑，厚度t2优选为10nm以上。
下部电极层12整体的厚度t优选为200nm以上，更优选为250nm以上。并且，厚度t优选为500nm以下，更优选为400nm以下。
下部电极层12的厚度t及Ir层22的厚度t2能够由压电元件截面的扫描电子显微镜(SEM)图像、透射型电子显微镜(TEM)图像或SIMS(Secondary Ion Mass Spectrometry：二次离子质谱)分析来估算。
下部电极层12的薄层电阻优选为1Ω/□以下，更优选为0.8Ω/□以下。薄层电阻能够使用电阻率计通过四探针法来测量。
压电膜15包含由通式ABO3表示的钙钛矿型氧化物。
通式中A是A位元素，是Pb、Ba(钡)、La(镧)、Sr、Bi(铋)、Li(锂)、Na(钠)、Ca(钙)、Cd(镉)、Mg(镁)及K(钾)中的一个或两个以上的组合。
通式中B是B位元素，是Ti、Zr、V(钒)、Nb(铌)、Ta(钽)、Cr(铬)、Mo(钼)、W(钨)、Mn(锰)、Fe(铁)、Ru、Co(钴)、Ir、Ni(镍)、Cu(铜)、Zn(锌)、Ga(镓)、In、锡、锑(Sb)及镧系元素中的一个或两个以上的组合。
通式中O是氧。
A:B:O以1:1:3为基准，但在能够获取钙钛矿结构的范围内可以存在偏差。
另外，优选为压电膜15的80mol％以上由钙钛矿型氧化物所占，更优选为90mol％以上由钙钛矿型氧化物所占。另外，压电膜15优选由钙钛矿型氧化物构成(但是包含不可避免的杂质。)。
作为钙钛矿型氧化物，优选包含Pb(鉛)，Zr(锆)，Ti(钛)及O(氧)的钛酸锆酸铅(PZT：lead zirconate titanate)系。
尤其，钙钛矿型氧化物优选为在PZT的B位包含添加物B且由下述通式(1)表示的化合物。
Pb{(ZrxTi1-x)1-yB1y}O3 (1)
在此，B1优选为选自V(钒)，Nb(铌)，Ta(钽)，Sb(锑)，Mo(钼)及W(钨)中的一种以上的元素。B1最优选为Nb。其中，0＜x＜1、0＜y＜0.4。另外，在通式(1)中，Pb:{(ZrxTi1+x)1- yBy}:O以1:1:3为基准，但可以在能够获取钙钛矿结构的范围内存在偏差。
B1可以是仅V或仅Nb等的单一元素，也可以是V与Nb的混合、或者V、N与Ta的混合等两个或三个以上元素的组合。B1为这些元素时，能够与A位元素的Pb组合来实现非常高的压电常数。
另外，如在图4示出剖面示意图，压电膜15优选为具有包含多个柱状晶体17的柱状结构的柱状结构膜。多个柱状晶体17优选为相对于基板10(参考图1)的表面不平行地延伸，且与结晶方位的相同的单轴取向膜。通过设为取向结构，能够获得更大的压电性。另外，压电膜15在与下部电极层12的第2层22的界面处包含烧绿石相16。详细内容进行后述，但是烧绿石相16处于被充分抑制的状态。烧绿石相16优选为20nm以下。另外，烧绿石相16在下部电极层12的表面并非均匀地形成，而如图4所示局部生长。烧绿石相16的厚度的计算方法在实施例中进行说明。
并且，在图4所示的例子中，柱状结晶的长边方向相对于基板的法线(厚度方向N)具有1°以上的倾角β。其意味着，压电膜15中，其取向面相对于基板的表面具有1°以上的倾角。另外，在此，取向面为(100)面或(001)面。如此，在压电膜15中，柱状结晶的(100)面或(001)面相对于基板的表面优选倾斜1°以上。在本例中，钙钛矿结构中的a轴与c轴的晶格常数大致相等，利用基于XRD的分析无法区分(100)面与(001)面。然而，通过XRD分析能够确认是至少在任一面上取向的取向膜
压电膜15的厚度一般为200nm以上，例如为0.2μm～5μm，但优选为1μm以上。
压电膜15的表面凹凸的高低差优选为100nm以下。关于表面凹凸的测量方法在后述的实施例中进行说明，但表面凹凸的高低差设为最大凹凸差即peak to valley:峰谷值(PV值)。在此，表面凹凸的周期不是如数10nm～数100nm这样微细的周期，而是μm级的周期。
压电膜15的表面凹凸的PV值为100nm以下，由此能够提高压电元件的耐压性的提高及驱动稳定性的提高效果。压电膜15的表面凹凸的PV值更优选为80nm以下。
另外，表面凹凸的高低差能够通过使用了扫描型探针显微镜(SPM：ScanningProbe Microscope)的动态力模式(DFM：Dynamic Force Mode)来测量。当形成在压电膜15上图案形成的上部电极层18时，能够在不形成上部电极层18而露出的压电膜15的表面测量表面凹凸的高低差。或者，能够在上部电极层18形成前的压电膜15的表面测量。
作为基板10并无特别限制，可以举出硅、玻璃、不锈钢、钇稳定化锆、氧化铝、蓝宝石、碳化硅等基板。作为基板10，可以使用在硅基板的表面形成有SiO2氧化膜的附带热氧化膜的硅基板等层叠基板。
上部电极层18与下部电极层12成对，是用于对压电膜15施加电压的电极。作为上部电极层18的主成分并无特别限制，除了通常在半导体工艺中使用的电极材料之外，还可以举出ITO(Indium Tin Oxide：铟锡氧化物)、LaNiO3及SRO(SrRuO3)等导电性氧化物、及它们的组合。
上部电极层18的层厚并无特别限制，优选为50nm～300nm左右，更优选为100nm～300nm。
本实施方式的压电层叠体5及压电元件1中，下部电极层12包括：第1层21，以与基板10相接的状态配置；及第2层22，以与压电膜15相接的状态配置，第1层21以Ti或TiW为主成分，第2层22以Ir为主成分。Ti及TiW的与基板10的粘附性良好，Ir与压电膜15粘附性良好。因此，层间剥离得到抑制且长期可靠性高。下部电极层12在第1层21与第2层22之间可以具备其他金属层。然而，Ir与TiW或Ir与Ti各自的粘附性高，因此下部电极层12最优选为第1层21与第2层22的双层结构。
在本实施方式的压电层叠体5及压电元件1中，作为第2层22的Ir层22是在Ir(111)面取向的单轴取向膜，Ir的来自(111)面的X射线衍射峰的半峰半宽为0.3°以上。如已叙述，X射线衍射峰的半峰半宽为0.3°以上是指，Ir层22的结晶性稍低，在作为优先取向面的(111)面不充分取向的状态。然后，在Ir(111)面发生紊乱时，可以抑制在包含设置在上层的钙钛矿型氧化物的压电膜15成膜时烧绿石相生长。因为能够充分抑制烧绿石相，所以能够获得具备包含良好的钙钛矿型氧化物的压电膜15的压电层叠体5及压电元件1。因为具备抑制烧绿石相的压电膜15，所以能够获得高的压电特性，并且能够获得比以往更高的驱动稳定性。
并且，本实施方式的压电层叠体5及压电元件1中，在Ir层22上无需设置取向控制层等层，而是直接层叠压电膜来获得，因此无需增加如以往具备取向控制层的时的工艺负荷就能够制造，所以能够抑制制造成本的增加。
另外，若Ir层22的来自Ir(111)面的X射线衍射峰的半峰半宽为0.35°以上，则能够更加提高烧绿石相的生长抑制效果，其结果，能够进一步提高压电特性及驱动稳定性。
若来自Ir(111)面的X射线衍射峰的半峰半宽为0.45°以下，优选为0.4°以下，则能够将Ir层22的电阻值及与压电膜15的粘附性维持在与结晶性高的Ir层同等的同时，抑制烧绿石相的生长。
在本实施方式的压电层叠体5及压电元件1中，作为第2层的Ir层22的Ir(111)面相对于厚度方向具有1°以上的倾角。其表示，Ir(111)面的取向性发生紊乱，与半峰半宽为0.3°以上时相同，结晶性低。通过Ir(111)面的取向性稍微降低的状态，依然能够获得烧绿石相的抑制效果。
本实施方式的压电层叠体及压电元件1中，下部电极层12的第2层22即Ir层22的厚度t2优选为50nm以下。通过将Ir层22的厚度t2设为50nm以下，能够降低Ir(111)面的取向性。本发明人等发现，通过将Ir层22的厚度t2设为75nm以下，能够使Ir(111)峰的半峰宽成为0.30°以上，通过将Ir层22的厚度t2设为50nm以下，比以往更薄，能够使Ir(111)峰的半峰半宽成为0.35°以上。另外，将Ir(111)峰的半峰半宽设为0.30°以上的方法并不限定于将Ir层22设为比以往薄的方法，也能够利用降低成为Ir层22的基底层的第1层21的结晶性等的其他方法。并且，通过将Ir层22设为50nm以下，能够使Ir的使用量少于以往，因此能够抑制下部电极层12的材料费，能够实现制造成本的抑制。
若下部电极层12的厚度t为200nm以上，则作为下部电极层12能够获得充分的导电性。并且，若下部电极层12的厚度t为250nm以上，则能够获得进一步良好的导电性。虽然使Ir层22比以往更薄，但是通过将第1层21增厚到某种程度，且将下部电极层12整体设为200nm以上，能够降低薄层电阻。
另外，若下部电极层12的薄层电阻为1Ω/□以下，则适于与上部电极层18成对地对压电膜15施加电压。
压电膜15包含钙钛矿型氧化物，但尤其在包含含有Pb的钙钛矿型氧化物时，因为Pb容易脱离，在成膜初期容易形成烧绿石相。因此，通过来自Ir(111)面的X射线衍射峰的半峰半宽为0.3°以上，烧绿石相抑制效果特别高。含有Pb的钙钛矿型氧化物中，包含Pb，Zr，Ti及O的PZT系钙钛矿型氧化物的压电特性高，因此尤其优选。尤其，钙钛矿型氧化物是由下述通式(1)表示的化合物，
Pb{(ZrxTi1-x)y-1B1y}O3(1)，
0＜x＜1、0＜y＜0.4，
若B1为选自V、Nb、Ta、Sb、Mo及W中的一种以上的元素，则获得更高的压电特性。
上述各实施方式的压电元件1或压电层叠体5能够适用于超声波器件、镜器件、传感器及存储器等中。
实施例
以下，对本发明的压电元件的具体的实施例及比较例进行说明。首先，对各例的压电元件的制作方法进行说明。使用RF(Radio frequency：射频)溅射装置成膜各层。另外，除了下部电极层的结构以外的条件在各例中共用。在制造方法的说明中，参考图1所示的压电元件1的各层的符号来进行说明。
(下部电极层成膜)
作为基板10，使用了8英寸尺寸的附带热氧化膜的硅基板。在基板10上通过RF(radio-frequency：电磁频率)溅射成膜形成了下部电极层12。具体而言，作为下部电极层12，在基板10上依次层叠作为第1层21的TiW层21及作为第2层22的Ir层22。TiW层21与Ir层22的厚度根据各例不同，并设为如表1所示。并且，各层的溅射条件设为如下。
-TiW层溅射条件-
靶-基板之间距离：100mm
靶接通电力：600W
Ar气体压力：0.5Pa
基板设定温度：350℃
-Ir层溅射条件-
靶-基板之间距离：100mm
靶接通电力：600W
Ar气体压力：0.1Pa
基板设定温度：350℃
(压电膜成膜)
在RF溅射装置内载置附带上述下部电极层12的基板10，作为压电膜15，将在B位的Nb掺杂量设为12at％的Nb掺杂PZT膜成膜2μm。此时的溅射条件设为如下。
-压电膜溅射条件-
靶-基板之间距离：60mm
靶接通电力：500W
真空度：0.3Pa、Ar/O2混合气氛(O2体积分数2.0％)
基板设定温度：700℃
(上部电极层成膜)
接着，在RF溅射装置的成膜腔内载置压电膜15成膜后的基板10，使用ITO(IndiumTin Oxide)靶，将厚度200nm的ITO层成膜为上部电极层18。另外，在上部电极层18的成膜前，在压电膜15上制作样品评价用剥离图案，上部电极层18形成在剥离图案上。上部电极层18的成膜条件如下。
-上部电极层溅射条件-
靶-基板之间距离：100mm
靶接通电力：200W
真空度：0.3Pa、Ar/O2混合气体(O2体积分数5％)
基板设定温度：RT(室温)
(评价用电极图案的形成)
在上部电极层18形成后，通过剥离法，沿剥离图案剥离上部电极层，对上部电极层18进行图案化。
通过以上工序，制作了在基板上具备下部电极层、压电膜及图案化的上部电极层的各例的压电层叠基板。
(评价用样品的准备)
-评价用样品1-
从压电层叠基板剪切2mm×25mm的长条状部分，作为评价用样品1制作了悬臂。
-评价用样品2-
从压电层叠基板剪切在压电膜的表面中心具有图案化成直径400μm的圆形的上部电极层的25mm×25mm的部分，以作为评价用样品2。
＜压电特性的评价＞
作为各实施例及比较例的压电特性的评价，测量了压电常数d31。
关于压电常数d31的测量，将如上述制作的压电元件切断成2mm×25mm的长条状而制作悬臂，并按照I.Kanno et.al.Sensor and Actuator A 107(2003)68.中记载的方法，将下部电极层12接地，并对上部电极层18以-10V±10V的正弦波施加电压来进行。将结果示于表1。
＜长期可靠性的评价＞
作为各实施例及比较例的长期可靠性的评价，进行了经时绝缘击穿(TDDB：TimeDependent Dielectric Breakdown)试验。使用评价用样品2，在120℃的环境下，将下部电极层12接地，对上部电极层18施加-40V的电压，并测量了从施加电压开始至产生绝缘击穿为止的时间(hr)。测量结果示于表1。另外，TDDB试验进行1000小时，直到1000小时为止未发生绝缘击穿的情况，在表1中记载为1000。
＜电阻值评价＞
使用低电阻率计Loresta AX，并通过专用四探针探头对下部电极层12的电阻率(薄层电阻)进行了测量。关于各例，在将下部电极层12成膜于基板10上的时刻进行了电阻率的测量。
＜结晶性评价＞
通过使用了RIGAKU制造、RINT-ULTIMAIII的XRD分析，对各例的压电层叠体的压电膜(PZT膜)及下部电极层的Ir层的结晶性进行了评价。
(源自烧绿石相的峰强度评价)
图5示出比较例1，图6示出关于实施例1的XRD图表。结晶性评价使用上部电极层成膜前的压电层叠体进行。
由对各例获得的XRD图表求出作为异相的烧绿石相(222)的强度。检测出烧绿石相的(222)的区域在29°附近，从所获得的XRD衍射的强度(counts：计数)去除源自背景的噪声的强度作为源自烧绿石相(222)的峰强度。
并且，由XRD图表，作为烧绿石率，进行如下计算。
py(222)/{pr(100)+pr(110)+pr(111)}×100％
来自各表面的强度分别如下求出。
将2θ为25°～28°中的计数数的平均值作为源自背景的噪声N。
py(222)的强度设为由2θ在28°～30°的范围内的最大计数数除N的值。
pr(100)的强度设为由2θ在21°～23°的范围内的最大计数数除N的值。
pr(110)的强度设为由2θ在30°～32°的范围内的最大计数数除N的值。
pr(111)的强度设为由2θ在37.5°～39.5°的范围内的最大计数数除N的值。
在图5及图6中，钙钛矿相(100)的峰值相等。另一方面，在烧绿石相(222)发现差异。如图5所示，在比较例1中，在29°附近存在明显的烧绿石相(222)的峰。在图6所示的实施例1中，与比较例1的情况相比，烧绿石相(222)峰值有所降低。如图6所示，在实施例1中，获得在(001)上单轴取向的PZT膜。另外，在实施例2～4中的任一个中，均获得在与实施例1相同的(001)上单轴取向的PZT膜。
(Ir(111)峰的半峰半宽)
由对各例获得的XRD图表求出了Ir(111)的峰的半峰半宽。Ir(111)峰在40.7°附近出现。图7是放大了比较例1的XRD图表的Ir(111)峰的附近的图，图8是放大了实施例1的XRD图表的Ir(111)峰的附近的图。Ir(111)峰在2θ＝40.7°附近出现。在图8所示的实施例1中，与作为下部电极层的第1层的TiW层的峰接近，因此峰重叠。另外，在比较例1中，几乎观察不到TiW层的峰。相对于峰，使用双高斯函数进行了拟合。将在Ir(111)峰的拟合曲线中表示Ir(111)峰最大值Ip的2θ值与表示最大值Ip的1/2强度的2θ值的宽度作为半峰半宽(HWHM：half widthat half maximum)求出。结果示于表1。
＜下部电极层的Ir(111)面从基板面的倾斜＞
关于实施例及比较例，使用形成上部电极层之前的样品，并使用RIGAKU制造、RINT-ULTIMAIII并利用XRD实施了第1层的结晶性的评价。具体而言，通过摇摆曲线测量，通过Ir(111)面的峰自(111)面未倾斜时的Ir峰位置的偏移，在(111)面求出了倾角。图9是关于实施例1的摇摆曲线测量数据。图中所示的基准位置是(111)面与基板的表面平行时产生的(111)面的峰位置。在图9所示的例子中，具有第1峰P1与第2峰P2，其分裂宽度为10°。第1峰P1与第2峰P2的分裂宽度的中心为基准位置，在本例中，意味着第1层的(111)面相对于与基板平行的状态倾斜5°。关于各例的测量值示于表1。
＜烧绿石相厚度评价＞
关于实施例及比较例，拍摄TEM(Transmission Electron Microscope)像，并由TEM像确定了烧绿石相的厚度。在压电膜中，根据烧绿石相和钙钛矿相在TEM像中的对比度不同，因此确定烧绿石相的区域，就能够计算厚度。另外，观察到在压电膜的除了烧绿石相以外的部分形成钙钛矿型氧化物的柱状晶体的情况。关于烧绿石相的厚度，由于烧绿石相在下部电极层的表面不是均匀地形成，因此计算为平均厚度。
具体而言，利用图像处理软件的对比度调整功能，以规定的阈值将原始图像2值化，并利用图像处理软件的边缘抽取功能抽取烧绿石相。此时的阈值使之仅抽取尽可能去除噪声并且能够明确判别为烧绿石相的烧绿石相。在2值化图像中，烧绿石型氧化物层的轮廓不清晰时，一边观察2值化图像一边经验性地描绘轮廓线，并填满其内部。由图像处理软件的像素数计算所抽出的烧绿石相的面积并除以TEM像的时刻宽度而作为平均层厚。作为图像处理软件，在此利用了Photoshop(注册商标)。将如上述求出的烧绿石相的厚度示于表1。
＜压电膜的表面凹凸测量＞
通过使用了Hitachi High-Tech Corporation.制造的S-image型扫描型探针显微镜(SPM：Scanning Probe Microscope)的动态力模式(DFM：Dynamic Force Mode)测量了表面凹凸。表面凹凸的测量在不形成圆形的上部电极层18而露出的压电膜15的表面5μm2的范围内进行。作为表面的最大凹凸差的peak to valley(PV值)均为80mm左右，在所有的比较例及实施例中大致不存在差异。
[表1]
Figure BDA0003808467110000151
如表1所示，如实施例1～5，Ir(111)峰的半峰半宽为0.3以上时，与半峰半宽小于0.3°的比较例1、2相比，烧绿石相得到抑制，获得压电特性及长期可靠性高的结果。尤其，提高长期可靠性的效果显著。通过将Ir层的厚度设为75nm，能够使Ir(111)峰的半峰宽成为0.3°以上，通过将Ir层的厚度设为50nm以下，能够使Ir(111)峰的半峰宽成为0.35以上。发现使Ir层越薄，能够使Ir(111)峰的半峰宽越增大的倾向。并且，Ir(111)峰越大，能够使烧绿石相的厚度越小，能够增加压电常数。并且，从实施例1～5可知，若下部电极层的厚度为200nm以上，则即使将Ir层抑制到50nm以下时，也将作为下部电极层的薄层电阻率抑制到1Ω/□以下。
符号说明
1-压电元件，10-基板，12-下部电极层，15-压电膜，16-烧绿石相，17-柱状晶体，18-上部电极层，21-第1层(TiW层)，22-第2层(Ir层)，22a-Ir元素。

Claims (12)

1.一种压电层叠体，其在基板上依次具备：下部电极层、以及包含钙钛矿型氧化物的压电膜，所述压电层叠体中，
所述下部电极层包括：第1层，以与所述基板相接的状态配置；及第2层，以与所述压电膜相接的状态配置，
所述第1层以Ti或TiW为主成分，
所述第2层是以Ir为主成分且(111)面取向的单轴取向膜，第2层的来自所述(111)面的X射线衍射峰的半峰半宽为0.3°以上。
2.根据权利要求1所述的压电层叠体，其中，
来自所述(111)面的X射线衍射峰的半峰半宽为0.35°以上。
3.根据权利要求1或2所述的压电层叠体，其中，
所述第2层中，所述(111)面相对于厚度方向具有1°以上的倾角。
4.根据权利要求1或2所述的压电层叠体，其中，
所述第2层的厚度为50nm以下。
5.根据权利要求4所述的压电层叠体，其中，
所述下部电极层的厚度为200nm以上。
6.根据权利要求1或2所述的压电层叠体，其中，
所述下部电极层的薄层电阻为1Ω/□以下。
7.根据权利要求1或2所述的压电层叠体，其中，
所述压电膜的表面凹凸的高低差为100nm以下。
8.根据权利要求1或2所述的压电层叠体，其中，
所述钙钛矿型氧化物包含Pb、Zr、Ti及O。
9.根据权利要求8所述的压电层叠体，其中，
所述钙钛矿型氧化物是由下述通式(1)表示的化合物，
Pb{(ZrxTi1-x)y-1B1y}O3 (1)，
0＜x＜1、0＜y＜0.4，
B1是选自V、Nb、Ta、Sb、Mo及W中的一种以上的元素。
10.根据权利要求1或2所述的压电层叠体，其中，
所述压电膜具有由多个柱状结晶构成的柱状结构。
11.根据权利要求10所述的压电层叠体，其中，
所述柱状结晶的(100)或(001)面相对于所述基板的表面具有1°以上的倾角。
12.一种压电元件，其具备：
权利要求1至11中任一项所述的压电层叠体；及
设置在所述压电层叠体的所述压电膜上的上部电极层。
CN202211004492.2A 2021-09-27 2022-08-22 压电层叠体及压电元件 Pending CN115884657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021157102A JP2023047913A (ja) 2021-09-27 2021-09-27 圧電積層体及び圧電素子
JP2021-157102 2021-09-27

Publications (1)

Publication Number Publication Date
CN115884657A true CN115884657A (zh) 2023-03-31

Family

ID=83004921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211004492.2A Pending CN115884657A (zh) 2021-09-27 2022-08-22 压电层叠体及压电元件

Country Status (4)

Country Link
US (1) US20230095101A1 (zh)
EP (1) EP4156890A1 (zh)
JP (1) JP2023047913A (zh)
CN (1) CN115884657A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262544B2 (en) * 2004-01-09 2007-08-28 Canon Kabushiki Kaisha Dielectric element, piezoelectric element, ink jet head and method for producing the same head
US20070040198A1 (en) * 2005-08-17 2007-02-22 Fujitsu Limited Semiconductor device and manufacturing method thereof, and thin film device
JP4361102B2 (ja) 2007-09-12 2009-11-11 富士フイルム株式会社 圧電素子の製造方法
JP5371329B2 (ja) 2008-08-29 2013-12-18 富士フイルム株式会社 圧電素子、および液体吐出装置
WO2016051644A1 (ja) 2014-09-30 2016-04-07 富士フイルム株式会社 圧電素子とその製造方法、アクチュエータ、及び液体吐出装置
JP6790749B2 (ja) 2016-11-16 2020-11-25 セイコーエプソン株式会社 圧電素子及び圧電素子応用デバイス

Also Published As

Publication number Publication date
EP4156890A1 (en) 2023-03-29
US20230095101A1 (en) 2023-03-30
JP2023047913A (ja) 2023-04-06

Similar Documents

Publication Publication Date Title
JP5817926B2 (ja) 圧電素子
JP2010161330A (ja) 圧電薄膜素子
JP7166987B2 (ja) 圧電素子
EP3985747B1 (en) Piezoelectric element
EP3985746A1 (en) Piezoelectric element
US20230255116A1 (en) Piezoelectric laminate and piezoelectric element
CN115884657A (zh) 压电层叠体及压电元件
CN115734699A (zh) 压电层叠体及压电元件
CN115884658A (zh) 压电层叠体及压电元件
WO2022209716A1 (ja) 圧電素子及び圧電素子の製造方法
US20230144847A1 (en) Piezoelectric laminate, piezoelectric element, and manufacturing method for piezoelectric laminate
CN117412661A (zh) 压电层叠体及压电元件
US20210005805A1 (en) Piezoelectric laminate, piezoelectric element and method of manufacturing the piezoelectric laminate
EP4247140A1 (en) Piezoelectric laminate and piezoelectric element
US20230263066A1 (en) Substrate with a piezoelectric film and piezoelectric element
US20230072499A1 (en) Piezoelectric laminate and piezoelectric element
WO2021177091A1 (ja) 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法
JP2023122266A (ja) 圧電積層体、圧電素子及び圧電積層体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication