JP2023047913A - 圧電積層体及び圧電素子 - Google Patents

圧電積層体及び圧電素子 Download PDF

Info

Publication number
JP2023047913A
JP2023047913A JP2021157102A JP2021157102A JP2023047913A JP 2023047913 A JP2023047913 A JP 2023047913A JP 2021157102 A JP2021157102 A JP 2021157102A JP 2021157102 A JP2021157102 A JP 2021157102A JP 2023047913 A JP2023047913 A JP 2023047913A
Authority
JP
Japan
Prior art keywords
piezoelectric
layer
electrode layer
lower electrode
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021157102A
Other languages
English (en)
Inventor
宏之 小林
Hiroyuki Kobayashi
誠吾 中村
Seigo Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2021157102A priority Critical patent/JP2023047913A/ja
Priority to EP22191046.6A priority patent/EP4156890A1/en
Priority to CN202211004492.2A priority patent/CN115884657A/zh
Priority to US17/898,688 priority patent/US20230095101A1/en
Publication of JP2023047913A publication Critical patent/JP2023047913A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

Figure 2023047913000001
【課題】プロセス負荷を増やすことなく、圧電特性及び駆動安定性を向上させた圧電積層体及び圧電素子を得る。
【解決手段】圧電積層体及び圧電素子は、基板上に、下部電極層、及び、ペロブスカイト型酸化物を含む圧電膜、及び上部電極層をこの順に備える。下部電極層は、基板と接する状態で配置された第1層と、圧電膜と接する状態で配置された第2層とを含み、第1層は、TiもしくはTiWを主成分とし、第2層は、Irを主成分とし、かつ(111)面に配向した1軸配向膜であって、(111)面からのX線回折ピークの半値半幅が0.3°以上である。
【選択図】図1

Description

本開示は、圧電積層体及び圧電素子に関する。
優れた圧電特性及び強誘電性を有する材料として、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下においてPZTという。)などのペロブスカイト型酸化物が知られている。ペロブスカイト型酸化物からなる圧電体は、基板上に、下部電極、圧電膜、及び上部電極を備えた圧電素子における圧電膜として適用される。この圧電素子は、メモリ、インクジェットヘッド(アクチュエータ)、マイクロミラーデバイス、角速度センサ、ジャイロセンサ、超音波素子(PMUT:Piezoelectric Micromachined Ultrasonic Transducer)及び振動発電デバイスなど様々なデバイスへと展開されている。
圧電素子をデバイスに適用する場合、圧電特性が高い方が省電力化につながるため、圧電素子の圧電特性が高いことが望ましい。これまで、圧電特性の向上のために、圧電膜の結晶性の改善、あるいは、電極層の低抵抗化などの手法が検討されてきている。
圧電素子の下部電極層としては、圧電膜との密着性及び低抵抗化の観点からIr層が用いられていることが多い。なお、低抵抗化のため、Ir層は150nm以上の厚みとすることが一般的である。また、Ir層は、圧電膜との密着性は良好であるが、シリコン基板との密着性がよくないため、Ir層と基板との間にTiW層あるいはTi層からなる密着層を備えることが多い(特許文献1、2)。
特許文献3では、下部電極層のさらなる低抵抗化のために、Ir層とAu層とを積層した積層構造が提案されている。Irよりも導電性の高いAuを用いることで、下部電極層全体として低抵抗化を実現することできる。
一方、Ir層上にペロブスカイト型酸化物を主成分とする圧電膜を成膜する場合、下部電極層との界面に異相であるパイロクロア相が生成されやすいという問題がある。パイロクロア相は常誘電体であるため、パイロクロア相が形成されると誘電率の低下及び圧電特性の悪化が生じる。また、圧電膜と下部電極層との界面にパイロクロア相を含む圧電素子は、パイロクロア相が抑制された圧電素子と比較して剥離等の発生が生じやすく、長期信頼性が低い。
特許文献4では、パイロクロア相の形成を抑制して圧電膜の結晶性を改善する手法として、下部電極層上に配向制御層(シード層)を備えることが提案されている。
国際公開第2016/051644号 特開2009-70955号公報 特開2010-056426号公報 特開2018-82052号公報
特許文献1、2等に開示され、現在、実際のデバイスで多く使用されている下部電極材料(具体的には、IrとTiもしくはTiW)は、これまでの実績により絞り込まれた材料である。従来使用されている下部電極材料は、圧電体との界面反応が良好であり、他の材料と比較して長期耐久性(安定性)に優れるため、これらの下部電極材料の変更は避けたいという要望が強い。一方で、圧電素子の長期信頼性のさらなる向上も望まれている。
特許文献3のように、下部電極層にAu層を備えることで低抵抗化が実現できる。一方で、下部電極層にAu層を備えた場合、特許文献1、2で開示されているIr層とTiWもしくはTi密着層との積層構造の場合よりも長期信頼性が低下することが分かってきた。これは、下部電極層上に圧電膜をスパッタ成膜する際、高温成膜を行うためにAuの拡散が発生していることが要因として考えられる。Auは融点が比較的低いため、圧電膜成膜時に圧電膜中へ拡散し、リークが生じやすくなったと推測される。
特許文献4は、配向制御層を備えることにより圧電膜の結晶性を向上させて圧電特性及び長期安定性の改善を図っている。しかし、圧電膜及び電極とは別途に配向制御層という新規な層を導入するため、製造プロセスにおける負荷が大きいという問題がある。
本開示の技術は、上記事情に鑑みてなされたものであり、プロセス負荷を増やすことなく、圧電特性及び駆動安定性を向上させた圧電積層体及び圧電素子を提供することを目的とする。
上記の課題を解決するための具体的手段には、以下の態様が含まれる。
本開示の圧電積層体は、基板上に、下部電極層、及び、ペロブスカイト型酸化物を含む圧電膜、及び上部電極層をこの順に備えた圧電積層体であって、
下部電極層は、基板と接する状態で配置された第1層と、圧電膜と接する状態で配置された第2層とを含み、
第1層は、TiもしくはTiWを主成分とし、
第2層は、Irを主成分とし、かつ(111)面に配向した1軸配向膜であって、(111)面からのX線回折ピークの半値半幅が0.3°以上である。
本開示の圧電積層体においては、(111)面からのX線回折ピークの半値半幅が0.35°以上であることが好ましい。
本開示の圧電積層体においては、第2層は、Irの(111)面が厚み方向に対して、1°以上傾きを有していることが好ましい。
本開示の圧電積層体においては、第2層の厚みが50nm以下であることが好ましい。
本開示の圧電積層体においては、下部電極層の厚みが200nm以上であることが好ましい。
本開示の圧電積層体においては、下部電極層のシート抵抗が1Ω/□以下であることが好ましい。
本開示の圧電積層体においては、圧電膜の表面凹凸の高低差が100nm以下であることが好ましい。
本開示の圧電積層体においては、ペロブスカイト型酸化物が、Pb,Zr,Ti及びOを含むことが好ましい。
特に、ペロブスカイト型酸化物が、下記一般式(1)で表される化合物であり、
Pb{(ZrTi1-xy-1B1}O (1)
0<x<1、0<y<0.4、
B1はV,Nb,Ta,Sb,Mo及びWの中から選択される1以上の元素であることが好ましい。
本開示の圧電積層体においては、圧電膜が、多数の柱状結晶からなる柱状構造を有することが好ましい。
本開示の圧電積層体においては、柱状結晶の(100)又は(001)面が、基板の表面に対して1°以上の傾きを有することが好ましい。
本開示の圧電素子は、本開示の圧電積層体と、
圧電積層体の圧電膜上に備えられた上部電極層とを備える。
本開示の圧電積層体及び圧電素子によれば、プロセス負荷を増やすことなく、圧電特性および駆動安定性を向上させることができる。
の製造方法が得られる。
一実施形態の圧電素子の層構成を示す断面図である。 本実施形態における下部電極層の第2層(Ir層)の配向状態の説明図である。 従来の圧電素子において下部電極層として用いられるIr層の配向状の説明図である。 圧電膜の拡大模式図である。 比較例1のXRDチャートである。 実施例1のXRDチャートである。 比較例1のIr(111)ピークを示す図である。 実施例1のIr(111)ピークを示す図である。 実施例1のIr(111)ロッキングカーブ測定データを示す図である。
以下、図面を参照して本発明の実施の形態について説明する。なお、以下の図面においては、視認容易のため、各層の層厚及びそれらの比率は、適宜変更して描いており、必ずしも実際の層厚及び比率を反映したものではない。
「第1実施形態の圧電積層体5及び圧電素子1」
図1は、第1実施形態の圧電積層体5及び圧電積層体5を備えた圧電素子1の層構成を示す断面模式図である。図1に示すように、圧電素子1は、圧電積層体5と上部電極層18とを備える。圧電積層体5は、基板10と、基板10上に積層された、下部電極層12及びペロブスカイト型酸化物を含む圧電膜15を備える。ここで、「下部」及び「上部」は鉛直方向における上下を意味するものではなく、圧電膜15を挟んで基板10側に配置される電極を下部電極層12及び圧電膜15に関して基板10と反対の側に配置される電極を上部電極層18と称しているに過ぎない。
本実施形態の圧電積層体5及び圧電素子1において、下部電極層12は、基板10と接する状態で配置された第1層21と、圧電膜15に接する状態で配置された第2層22とを含む。第1層22は、Ti(チタン)もしくはTiW(チタンタングステン合金)を主成分とする層である。本明細書において、「主成分」とは、構成元素の90at%以上を占める成分であることをいう。TiWを主成分とする場合には、Tiの含有量とWの含有量の合計が90at%以上であればよい。
第2層22は、Irを主成分とする層であり、以下において、第2層22をIr層22という場合がある。Ir層22における(111)面からのX線回折ピーク(以下において、Ir(111)ピークという。)の半値半幅が0.3°以上である。Ir(111)ピークの半値半幅は、0.35°以上が好ましい。Ir(111)ピークの半値半幅が広くなるほど結晶性が低下することを意味し、半値幅が広いほどパイロクロア相が抑制される傾向にある。一方で、Ir層22の結晶性をさらに低下させるには、不純物元素を添加する等の処理が必要となり、不純物元素の添加等による圧電膜との密着性等の低下等が懸念される。現状、Ir(111)ピークの半値幅は、0.45°以下が好ましく、より好ましくは0.4°以下である。
ここで、Ir(111)ピークの半値半幅は次のように測定することとする。圧電素子の上部電極層18を除去して、基板10上に下部電極層12と圧電膜15を備えた状態で薄膜XRD(X-ray diffraction)回折によるXRDチャートを取得する。XRDチャート中のIr(111)ピークに対し、所定の関数でフィッティングを行う。なお、Ir(111)ピークは2θ=40.7°近傍に表れる。フィッティング曲線で示されるピークの最大値を示す2θ値と、最大値の半値となる2θ値であって、他のピークと重なっていない側の2θ値との間隔を半値半幅として求める(図8参照)。
Irを、基板上にスパッタによって成膜すると、(111)面に優先配向して自然配向膜が形成される。結晶性はXRD回折法で得られるXRDチャート(図8参照)におけるIr(111)ピークの半値半幅と関連する。Ir(111)の半値半幅が広いほど結晶性が低く、半値半幅が狭いほど結晶性が高い。半値半幅が0.3°以上とは、Ir層22の(111)面の配向状態に乱れがあり、結晶性がやや低い状態である。
また、本実施形態において、Ir層22は、(111)面は、厚み方向に対して1°以上傾きを有している。
図2は、本実施形態のIr層22を模式的に示す図であり、図中の粒子22aはIr元素を示している。図2に示すように、(111)面の厚み方向に対して1°以上傾くとは、(111)面に垂直な方向[111]の厚み方向Nに対する傾きαが1°以上であることを意味する。ここで、厚み方向NとはIr層の厚み方向であり、基板10の面10aに垂直な方向である。実際のIr層22には、多数の結晶が含まれており、個々の結晶の(111)面の傾き方向は様々である。本明細書において、Ir層22における(111)面の傾きαは、X線回折によるロッキングカーブ測定により測定される値で定義する。具体的には、(111)面の傾きαは、ロッキングカーブ測定データにおいて、(111)回折ピークのスプリット幅により算出される(実施例参照)。
Irは(111)面が優先配向面であり、従来は、図3に示すように(111)面が厚み方向に垂直、すなわち[111]方向が厚み方向Nと一致するように配向したIr層が下部電極層として用いられていた。図3に示すような結晶性の高いIr層上にペロブスカイト型酸化物からなる圧電膜を成膜すると、成膜初期にパイロクロア相が形成されやすい。これに対し、本発明者らはIr層22の結晶性を低くすることで、パイロクロア相の成長を抑制させることができることを見出している(実施例参照)。
Ir(111)面は、厚み方向Nに対して1°以上15°以下の傾きαを有していることが好ましく、1°以上8°以下の傾きを有していることが、より好ましい。
なお、第1層21における(111)面の厚み方向Nに対する傾きαは大きいほどパイロクロア相の成長の抑制効果が高く好ましい、一方、傾きを15°以下とすることにより、別の配向面が優先となるのを抑制することができ好ましい。
第2層22すなわちIr層22の厚みt2は50nm以下であることが好ましい。厚みt2は50nm未満であることがより好ましく、45nm以下であることがさらに好ましい。また、均一な膜状に形成することができるという観点から、厚みt2は10nm以上であることが好ましい。
下部電極層12全体の厚みtは、200nm以上であることが好ましく、250nm以上であることがより好ましい。また、厚みtは500nm以下であることが好ましく、400nm以下であることがより好ましい。
下部電極層12の厚みt及びIr層22の厚みt2は、圧電素子断面の走査電子顕微鏡(SEM)像、透過型電子顕微鏡(TEM)像、あるいはSIMS(Secondary Ion Mass Spectrometry)分析から見積もることができる。
下部電極層12のシート抵抗は1Ω/□以下であることが好ましく、0.8Ω/□以下であることがより好ましい。シート抵抗は、抵抗率計を用い、四探針法により測定することができる。
圧電膜15は、一般式ABOで表されるペロブスカイト型酸化物を含む。
一般式中、Aは、Aサイト元素であり、Pb、Ba(バリウム)、La(ランタン)、Sr、Bi(ビスマス)、Li(リチウム)、Na(ナトリウム)、Ca(カルシウム)、Cd(カドミウム)、Mg(マグネシウム)及びK(カリウム)のうちの1つもしくは2以上の組み合わせである。
一般式中Bは、Bサイト元素であり、Ti、Zr、V(バナジウム),Nb(ニオブ),Ta(タンタル),Cr(クロム)、Mo(モリブデン)、W(タングステン)、Mn(マンガン)、Fe(鉄)、Ru、Co(コバルト)、Ir、Ni(ニッケル)、Cu(銅)、Zn(亜鉛)、Ga(ガリウム)、In、スズ、アンチモン(Sb)及びランタニド元素のうちの1つもしくは2以上の組み合わせである。
一般式中Oは酸素である。
A:B:Oは、1:1:3が基準であるが、ペロブスカイト構造を取り得る範囲でずれていてもよい
なお、圧電膜15の80mol%以上をペロブスカイト型酸化物が占めることが好ましく、90mol%以上をペロブスカイト型酸化物が占めることがより好ましい。さらには、圧電膜15は、ペロブスカイト型酸化物からなる(但し、不可避不純物を含む。)ことが好ましい。
ペロブスカイト型酸化物としては、Pb(鉛),Zr(ジルコニウム),Ti(チタン)及びO(酸素)を含む、チタン酸ジルコン酸鉛(PZT:lead zirconate titanate)系であることが好ましい。
特に、ペロブスカイト型酸化物が、PZTのBサイトに添加物Bを含む、下記一般式(1)で表される化合物であることが好ましい。
Pb{(ZrTi1-x1-yB1}O (1)
ここで、B1はV(バナジウム),Nb(ニオブ),Ta(タンタル),Sb(アンチモン),Mo(モリブデン)及びW(タングステン)の中から選択される1以上の元素であることが好ましい。B1がNbであることが最も好ましい。ここで、0<x<1、0<y<0.4である。なお、一般式(1)において、Pb:{(ZrTi1+x1-y}:Oは、1:1:3が基準であるが、ペロブスカイト構造を取り得る範囲でずれていてもよい。
B1は、Vのみ、あるいはNbのみ等の単一の元素であってもよいし、VとNbとの混合、あるいはVとNbとTaの混合等、2あるいは3以上の元素の組み合わせであってもよい。B1がこれらの元素である場合、Aサイト元素のPbと組み合わせて非常に高い圧電定数を実現することができる。
なお、圧電膜15は、図4に断面模式図を示すように、多数の柱状結晶体17を含む柱状構造を有する柱状構造膜であることが好ましい。多数の柱状結晶体17は基板10(図1参照)の表面に対して非平行に延び、結晶方位の揃った1軸配向膜であることが好ましい。配向構造とすることで、より大きな圧電性を得ることができる。なお、圧電膜15は、下部電極層12の第2層22との界面にはパイロクロア相16を含む。詳細は後述するが、パイロクロア相16は十分に抑制された状態である。パイロクロア相16は20nm以下であることが好ましい。なお、パイロクロア相16は下部電極層12の表面に均一に形成されるわけではなく、図4に示すように部分的に成長している。パイロクロア相16の厚みの算出方法は実施例にて説明する。
また、図4に示す例では、柱状結晶の長手方向が基板の法線(厚み方向N)に対して1°以上の傾きβを有している。これは、圧電膜15が、その配向面が基板の表面に対して1°以上の傾きを有していることを意味する。なお、ここで、配向面は(100)面又は(001)面である。このように、圧電膜15においては、柱状結晶の(100)面又は(001)面が、基板の表面に対して1°以上傾いていることが好ましい。本例においては、ペロブスカイト構造におけるa軸とc軸の格子定数がほぼ同等であり、XRDによる分析で(100)面と(001)面とは区別できない。しかし、少なくともいずれかの面に配向した配向膜であることはXRD分析により確認することができる。
圧電膜15の厚みは、通常200nm以上であり、例えば0.2μm~5μmであるが、1μm以上が好ましい。
圧電膜15の表面凹凸の高低差は100nm以下であることが好ましい。表面凹凸の測定方法については後記の実施例で説明するが、表面凹凸の高低差は、最大凹凸差であるpeak to valley (PV値)とする。ここで表面凹凸の周期は、数10nm~数100nmのような微細な周期ではなく、μmオーダーの周期である。
圧電膜15の表面凹凸のPV値が100nm以下であることにより、圧電素子の耐圧性の向上及び駆動安定性の向上効果を高めることができる。圧電膜15の表面凹凸のPV値は80nm以下であることがより好ましい。
なお、表面凹凸の高低差は、走査型プローブ顕微鏡(SPM:Scanning Probe Microscope)を用いたダイナミック・フォース・モード(DFM:Dynamic Force Mode)にて測定できる。圧電膜15上にパターン形成された上部電極層18が形成されている場合、上部電極層18が形成されず露出している圧電膜15の表面で表面凹凸の高低差を測定できる。もしくは、上部電極層18の形成前の圧電膜15の表面で測定することができる。
基板10としては特に制限なく、シリコン、ガラス、ステンレス鋼、イットリウム安定化ジルコニア、アルミナ、サファイヤ、シリコンカーバイド等の基板が挙げられる。基板10としては、シリコン基板の表面にSiO酸化膜が形成された熱酸化膜付きシリコン基板等の積層基板を用いてもよい。
上部電極層18は、下部電極層12と対をなし、圧電膜15に電圧を加えるための電極である。上部電極層18の主成分としては特に制限なく、一般的に半導体プロセスで用いられている電極材料の他、ITO(Indium Tin Oxide)、LaNiO、及びSRO(SrRuO)等の導電性酸化物、及びこれらの組み合わせが挙げられる。
上部電極層18の層厚は特に制限なく、50nm~300nm程度であることが好ましく、100nm~300nmがより好ましい。
本実施形態の圧電積層体5及び圧電素子1は、下部電極層12が、基板10と接する状態で配置された第1層21と、圧電膜15と接する状態で配置された第2層22とを含み、第1層21は、TiもしくはTiWを主成分とし、第2層22は、Irを主成分とする。Ti及びTiWは基板10との密着性がよく、Irは圧電膜15と密着性がよい。したがって、層間剥離が抑制され長期信頼性が高い。下部電極層12は、第1層21と第2層22との間には他の金属層を備えてもよい。但し、IrとTiW、あるいはIrとTiはそれぞれ密着性が高いことから、下部電極層12は第1層21と第2層22の2層構造であることが最も好ましい。
本実施形態の圧電積層体5及び圧電素子1は、第2層22であるIr層22は、Ir(111)面に配向した1軸配向膜であって、Irの(111)面からのX線回折ピークの半値半幅が0.3°以上である。既述の通り、X線回折ピークの半値半幅が0.3°以上であるとは、Ir層22の結晶性がやや低く、優先配向面である(111)面に十分配向していない状態であることを意味する。そして、Ir(111)面に乱れがある場合、上層に設けられるペロブスカイト型酸化物を含む圧電膜15の成膜時にパイロクロア相が成長するのを抑制することができる。パイロクロア相を十分に抑制することができるので、良好なペロブスカイト型酸化物を含む圧電膜15を備えた圧電積層体5及び圧電素子1を得ることができる。パイロクロア相が抑制された圧電膜15を備えているので、高い圧電特性を得ることができ、従来よりも高い駆動安定性を得ることができる。
また、本実施形態の圧電積層体5及び圧電素子1は、Ir層22上に配向制御層等の層を設けることなく、直接圧電膜を積層して得られるため、従来の配向制御層を備えた場合のようなプロセス負荷を増やすことなく製造することができるので、製造コストの増加を抑制することができる。
なお、Ir層22のIr(111)面からのX線回折ピークの半値半幅が0.35°以上であれば、パイロクロア相の成長抑制効果をより高めることができ、その結果として、圧電特性および駆動安定性をさらに高めることができる。
Ir(111)面からのX線回折ピークの半値半幅は0.45°以下、好ましくは0.4°以下であれば、Ir層22の抵抗値及び圧電膜15との密着性を、結晶性の高いIr層と同等に維持したまま、パイロクロア相の成長を抑制することができる。
本実施形態の圧電積層体5及び圧電素子1は、第2層であるIr層22のIr(111)面が厚み方向に対して、1°以上傾きを有している。これは、Ir(111)面の配向性に乱れがあり、半値半幅が0.3°以上であることと、同様に、結晶性が低いことを示す。Ir(111)面の配向性がやや低下した状態であることで、やはりパイロクロア相の抑制効果を得ることができる。
本実施形態の圧電積層体及び圧電素子1は、下部電極層12の第2層22すなわちIr層22の厚みt2が50nm以下であることが好ましい。Ir層22の厚みt2を50nm以下とすることにより、Ir(111)面の配向性を低下させることができる。本発明者らは、Ir層22の厚みt2を75nm以下とすることで、Ir(111)ピークの半値幅を0.30°以上とすることができ、Ir層22の厚みt2を50nm以下と、従来よりも薄くすることにより、Ir(111)ピークの半値半幅を0.35°以上にすることが可能であることを見出した。なお、Ir(111)ピークの半値半幅を0.30°以上にする方法はIr層22を従来よりも薄く形成する方法に限らず、Ir層22の下地層となる第1層21の結晶性を低下させるなどの他の方法を用いることも可能である。また、Ir層22を50nm以下とすることで、Irの使用量を従来より少なくすることができるので、下部電極層12の材料費を抑制することができ、製造コストの抑制を図ることができる。
下部電極層12の厚みtが200nm以上であれば、下部電極層12として十分な導電性を得ることができる。また、下部電極層12の厚みtが250nm以上であれば、さらに良好な導電性とすることができる。Ir層22を従来よりも薄くするが、第1層22をある程度厚くし、下部電極層12全体として200nm以上とすることで、シート抵抗を下げることができる。
なお、下部電極層12のシート抵抗が1Ω/□以下であれば、上部電極層18と対になって圧電膜15に電圧を印加するのに好適である。
圧電膜15は、ペロブスカイト型酸化物を含むが、特にPbを含有するペロブスカイト型酸化物を含む場合、Pbが抜けやすいために成膜初期にパイロクロア相が形成されやすい。そのため、Ir(111)面からのX線回折ピークの半値半幅が0.3°以上であることによるパイロクロア相抑制の効果が特に高い。Pbを含有するペロブスカイト型酸化物のうち、Pb,Zr,Ti及びOを含むPZT系ペロブスカイト型酸化物は圧電特性が高く特に好ましい。特に、ペロブスカイト型酸化物が、下記一般式(1)で表される化合物であり、
Pb{(ZrTi1-xy-1B1}O (1)
0<x<1、0<y<0.4、
B1はV,Nb,Ta,Sb,Mo及びWの中から選択される1以上の元素であれば、さらに高い圧電特性が得られる。
上記各実施形態の圧電素子1あるいは圧電積層体5は、超音波デバイス、ミラーデバイス、センサ及びメモリなどに適用可能である。
以下、本開示の圧電素子の具体的な実施例及び比較例について説明する。最初に、各例の圧電素子の作製方法について説明する。各層の成膜には、RF(Radio frequency)スパッタ装置を用いた。なお、下部電極層の構成以外の条件は、各例で共通とした。製造方法の説明においては、図1に示した圧電素子1の各層の符号を参照して説明する。
(下部電極層成膜)
基板10として、8インチサイズの熱酸化膜付きシリコン基板を用いた。基板10上に下部電極層12をRF(radio-frequency)スパッタリングにて成膜形成した。具体的には、下部電極層12として、第1層21としてTiW層21及び第2層22としてIr層22をこの順に基板10上に積層した。TiW層21とIr層22の厚みは各例によって異なり表1に示す通りとした。また、各層のスパッタ条件は以下の通りとした。
-TiW層スパッタ条件-
ターゲット-基板間距離:100mm
ターゲット投入電力:600W
Arガス圧:0.5Pa
基板設定温度:350℃
-Ir層スパッタ条件-
ターゲット-基板間距離:100mm
ターゲット投入電力:600W
Arガス圧:0.1Pa
基板設定温度:350℃
(圧電膜成膜)
RFスパッタリング装置内に上記下部電極層12付きの基板10を載置し、圧電膜15として、BサイトへのNbドープ量を12at%としたNbドープPZT膜を2μm成膜した。この際のスパッタ条件は、以下の通りとした。
-圧電膜スパッタ条件-
ターゲット-基板間距離:60mm
ターゲット投入電力:500W
真空度:0.3Pa、Ar/O混合雰囲気(O体積分率2.0%)
基板設定温度:700℃
(上部電極層成膜)
次に、RFスパッタリング装置の成膜チャンバ内に圧電膜15成膜後の基板10を載置し、ITO(Indium Tin Oxide)ターゲットを用い、厚み200nmのITO層を上部電極層18として成膜した。なお、上部電極層18の成膜前に、圧電膜15上に評価サンプル用のリフトオフパターンを作製し、上部電極層18はリフトオフパターン上に形成した。上部電極層18の成膜条件は、以下の通りとした。
-上部電極層スパッタ条件-
ターゲット-基板間距離:100mm
ターゲット投入電力:200W
真空度:0.3Pa、Ar/O混合ガス(O体積分率5%)
基板設定温度:RT(室温)
(評価用電極パターンの形成)
上部電極層18の形成後、リフトオフ法により、リフトオフパターンに沿って上部電極層をリフトオフして、上部電極層18をパターニングした。
以上の工程により、基板上に下部電極層、圧電膜及びパターニングされた上部電極層を備えた、各例の圧電積層基板を作製した。
(評価用サンプルの準備)
-評価用サンプル1-
圧電積層基板から、2mm×25mmの短冊状部分を切り出して、評価用サンプル1としてカンチレバーを作製した。
-評価用サンプル2-
圧電積層基板から、圧電膜の表面中心に直径400μmの円形にパターニングされた上部電極層を有する25mm×25mmの部分を切り出して、評価用サンプル2とした。
<圧電特性の評価>
各実施例及び比較例の圧電特性の評価として、圧電定数d31を測定した。
圧電定数d31の測定は、上記のように作製された圧電素子を2mm×25mmの短冊状に切断してカンチレバーを作製し、I.Kanno et. al. Sensor and Actuator A 107(2003)68.に記載の方法に従い、下部電極層12を接地し、上部電極層18に-10V±10Vの正弦波の印加電圧で行った。結果を表1に示す。
<長期信頼性の評価>
各実施例及び比較例の長期信頼性の評価として経時的絶縁破壊(TDDB:Time Dependent Dielectric Breakdown)試験を行った。評価用サンプル2を用い、120℃の環境下にて、下部電極層12を接地し、上部電極層18に-40Vの電圧を印加して、電圧印加開始から絶縁破壊が生じるまでの時間(hr)を測定した。測定結果は表1に示す。なお、TDDB試験は1000時間行い、1000時間まで絶縁破壊が生じなかったものは、表1中において1000と記載した。
<抵抗値評価>
低抵抗率計ロレスターAXを用い、専用の四探針プローブにより下部電極層12の抵抗率(シート抵抗)を測定した。各例について、基板10上に下部電極層12を成膜した時点で、抵抗率の測定を行った。
<結晶性評価>
RIGAKU製、RINT-ULTIMAIIIを用いたXRD分析にて各例の圧電積層体の圧電膜(PZT膜)及び下部電極層のIr層及びの結晶性を評価した。
(パイロクロア相由来のピーク強度評価)
図5に比較例1、図6に実施例1についてのXRDチャートを示す。結晶性評価は、上部電極層成膜前の圧電積層体を用いて行った。
各例について得られたXRDチャートから、異相であるパイロクロア相(222)の強度を求めた。パイロクロア相の(222)が検出される領域は、29°近傍であり、得られたXRD回折の強度(counts)からバックグラウンド由来のノイズを除去したものをパイロクロア相(222)由来のピーク強度とした。
また、XRDチャートから、
py(222)/{pr(100)+pr(110)+pr(111)}×100 %
をパイロクロア率として算出した。
各面からの強度はそれぞれ以下のようにして求めた。
2θが25°~28°でのcounts数の平均値をバックグラウンド由来のノイズNとした。
py(222)の強度は、2θが28°~30°の範囲の最大counts数からNを除した値とした。
pr(100)の強度は、2θが21°~23°の範囲の最大counts数からNを除した値とした。
pr(110)の強度は、2θが30°~32°の範囲の最大counts数からNを除した値とした。
pr(111)の強度は、2θが37.5°~39.5°の範囲の最大counts数からNを除した値とした。
図5及び図6において、ペロブスカイト相(100)のピーク値は同等である。一方、パイロクロア相(222)には差がみられる。図5に示すように、比較例1では、29°近傍に明らかなパイロクロア相(222)のピークがある。図6に示す実施例1では、比較例1の場合に比べるとパイロクロア相(222)ピーク値が低下した。図6に示すように、実施例1では、(001)に一軸配向したPZT膜が得られた。なお、実施例2~4のいずれにおいても、実施例1と同様の(001)に一軸配向したPZT膜が得られていた。
(Ir(111)ピークの半値半幅)
各例について得られたXRDチャートから、Ir(111)のピークの半値半幅を求めた。Ir(111)ピークは40.7°近傍に生じる。図7は、比較例1のXRDチャートのIr(111)近傍を拡大した図であり、図8は実施例1のXRDチャートのIr(111)近傍を拡大した図である。Ir(111)は2θ=40.7°近傍に生じている。図8に示す実施例1では、下部電極層の第1層であるTiW層のピークと近接しているため、ピークが重なっている。なお、比較例1ではTiW層のピークはほとんど観察されなかった。ピークに対して、ダブルガウシアン関数を用いてフィッティングを行った。Ir(111)ピークのフィッティング曲線においてIr(111)ピーク最大値Ipを示す2θ値と最大値Ipの1/2強度を示した2θ値の幅を半値半幅(HWHM:half width at half maximum)を求めた。結果は表1に示す。
<下部電極層のIr(111)面の基板面からの傾き>
実施例及び比較例について、上部電極層を形成する前のサンプルを用いて、RIGAKU製、RINT-ULTIMAIIIを用いてXRDにて第1層の結晶性の評価を実施した。具体的には、ロッキングカーブ測定によりIr(111)面のピークの、(111)面が傾斜していない場合のIrピーク位置からのずれによって、(111)面に傾きを求めた。図9は実施例1についてのロッキングカーブ測定データである。図中に示す基準位置は、(111)面が基板の表面に平行な場合に生じる(111)面のピーク位置である。図9に示す例では、第1のピークP1と第2のピークP2を有し、そのスプリット幅は10°であった。第1のピークP1と第2のピークP2のスプリット幅の中心が基準位置であり、本例においては、第1層の(111)面が基板に平行な状態に対して5°傾いていることを意味する。各例についての測定値は表1に示す。
<パイロクロア相厚み評価>
実施例及び比較例について、TEM(Transmission Electron Microscope)像を撮影し、TEM像からパイロクロア相の厚みを決定した。圧電膜において、パイロクロア相とペロブスカイト相とでTEM像中におけるコントラストが異なるため、パイロクロア相の領域を特定し、厚みを算出することができる。なお、圧電膜のパイロクロア相以外の部分にはペロブスカイト型酸化物の柱状結晶体が形成されている様子が観察された。パイロクロア相の厚みは、パイロクロア相が下部電極層の表面に均一に形成されるわけではない為、平均厚みとして計算した。
具体的には、画像処理ソフトのコントラスト調整機能を利用して、所定のしきい値で原画像を2値化し、画像処理ソフトのエッジ抽出機能を用いてパイロクロア相を抽出する。この場合のしきい値は、できるだけノイズを除去するとともに明らかにパイロクロア相と判別できるものだけが抽出されるようにする。2値化画像においてパイロクロア型酸化物層の輪郭が不鮮明な場合、2値化画像を見ながら経験的に輪郭線を引き、その内部を塗りつぶす。抽出したパイロクロア相の面積を画像処理ソフトのピクセル数から算出しTEM像の視野幅で除して平均層厚とする。画像処理ソフトとしては、ここでは、Photoshop(登録商標)を利用した。上記のようにして求めたパイロクロア相の厚みを表1に示す。
<圧電膜の表面凹凸測定>
日立ハイテクサイエンス社製S-image型走査型プローブ顕微鏡(SPM:Scanning Probe Microscope)を用いたダイナミック・フォース・モード(DFM:Dynamic Force Mode)にて表面凹凸を測定した。表面凹凸の測定は、円形の上部電極層18が形成されず露出している圧電膜15の表面の5μmの範囲で行った。表面の最大凹凸差であるpeak to valley (PV値)はいずれも80mm程度であり、全ての比較例及び実施例において略差がなかった。
Figure 2023047913000002
表1に示す通り、実施例1~5のように、Ir(111)ピークの半値半幅が0.3以上である場合は、半値半幅が0.3°未満である比較例1、2と比べてパイロクロア相が抑制されており、圧電特性及び長期信頼性が高いという結果が得られた。特に長期信頼性の向上効果は顕著であった。Ir層の厚みを75nmとすることで、Ir(111)ピークの半値幅を0.3°以上とすることができ、Ir層の厚みを50nm以下とすることで、Ir(111)ピークの半値幅を0.35以上とすることができた。Ir層を薄くするほどIr(111)ピークの半値幅を大きくできる傾向がみられた。また、Ir(111)ピークが大きいほどパイロクロア相の厚みを小さくすることができ、圧電定数を増加させることができた。また、実施例1~5から、下部電極層の厚みが200nm以上あれば、Ir層を50nm以下に抑えた場合であっても、下部電極層としてのシート抵抗率を1Ω/□以下に抑えられることが分かった。
1 圧電素子
10 基板
12 下部電極層
15 圧電膜
16 パイロクロア相
17 柱状結晶体
18 上部電極層
21 第1層
22 第2層(Ir層)
22a Ir元素

Claims (12)

  1. 基板上に、下部電極層、及び、ペロブスカイト型酸化物を含む圧電膜、及び上部電極層をこの順に備えた圧電積層体であって、
    前記下部電極層は、前記基板と接する状態で配置された第1層と、前記圧電膜と接する状態で配置された第2層とを含み、
    前記第1層は、TiもしくはTiWを主成分とし、
    前記第2層は、Irを主成分とし、かつ(111)面に配向した1軸配向膜であって、前記(111)面からのX線回折ピークの半値半幅が0.3°以上である、圧電積層体。
  2. 前記(111)面からのX線回折ピークの半値半幅が0.35°以上である、請求項1
    に記載の圧電積層体。
  3. 前記第2層は、前記(111)面が厚み方向に対して、1°以上傾きを有している、請求項1又は2に記載の圧電積層体。
  4. 前記第2層の厚みが50nm以下である、請求項1から3のいずれか1項に記載の圧電積層体。
  5. 前記下部電極層の厚みが200nm以上である、請求項4に記載の圧電積層体。
  6. 前記下部電極層のシート抵抗が1Ω/□以下である、請求項1から5のいずれか1項に記載の圧電積層体。
  7. 前記圧電膜の表面凹凸の高低差が100nm以下である、請求項1から6のいずれか1項に記載の圧電積層体。
  8. 前記ペロブスカイト型酸化物が、Pb,Zr,Ti及びOを含む、請求項1から7のいずれか1項に記載の圧電積層体。
  9. 前記ペロブスカイト型酸化物が、下記一般式(1)で表される化合物であり、
    Pb{(ZrTi1-xy-1B1}O (1)
    0<x<1、0<y<0.4、
    B1はV,Nb,Ta,Sb,Mo及びWの中から選択される1以上の元素である、請求項8に記載の圧電積層体。
  10. 前記圧電膜が、多数の柱状結晶からなる柱状構造を有する、請求項1から9のいずれか1項に記載の圧電積層体。
  11. 前記柱状結晶の(100)又は(001)面が、前記基板の表面に対して1°以上の傾きを有する、請求項10に記載の圧電積層体。
  12. 請求項1から11のいずれか1項に記載の圧電積層体と、
    前記圧電積層体の前記圧電膜上に備えられた上部電極層とを備えた、圧電素子。
JP2021157102A 2021-09-27 2021-09-27 圧電積層体及び圧電素子 Pending JP2023047913A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021157102A JP2023047913A (ja) 2021-09-27 2021-09-27 圧電積層体及び圧電素子
EP22191046.6A EP4156890A1 (en) 2021-09-27 2022-08-18 Piezoelectric laminate and piezoelectric element
CN202211004492.2A CN115884657A (zh) 2021-09-27 2022-08-22 压电层叠体及压电元件
US17/898,688 US20230095101A1 (en) 2021-09-27 2022-08-30 Piezoelectric laminate and piezoelectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021157102A JP2023047913A (ja) 2021-09-27 2021-09-27 圧電積層体及び圧電素子

Publications (1)

Publication Number Publication Date
JP2023047913A true JP2023047913A (ja) 2023-04-06

Family

ID=83004921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021157102A Pending JP2023047913A (ja) 2021-09-27 2021-09-27 圧電積層体及び圧電素子

Country Status (4)

Country Link
US (1) US20230095101A1 (ja)
EP (1) EP4156890A1 (ja)
JP (1) JP2023047913A (ja)
CN (1) CN115884657A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262544B2 (en) * 2004-01-09 2007-08-28 Canon Kabushiki Kaisha Dielectric element, piezoelectric element, ink jet head and method for producing the same head
US20070040198A1 (en) * 2005-08-17 2007-02-22 Fujitsu Limited Semiconductor device and manufacturing method thereof, and thin film device
JP4361102B2 (ja) 2007-09-12 2009-11-11 富士フイルム株式会社 圧電素子の製造方法
JP5371329B2 (ja) 2008-08-29 2013-12-18 富士フイルム株式会社 圧電素子、および液体吐出装置
JP6219535B2 (ja) 2014-09-30 2017-10-25 富士フイルム株式会社 圧電素子の製造方法、及びアクチュエータの製造方法
JP6790749B2 (ja) 2016-11-16 2020-11-25 セイコーエプソン株式会社 圧電素子及び圧電素子応用デバイス

Also Published As

Publication number Publication date
EP4156890A1 (en) 2023-03-29
CN115884657A (zh) 2023-03-31
US20230095101A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
JP5836755B2 (ja) 圧電体素子及び液体吐出ヘッド
US9842984B2 (en) Piezoelectric element
JP2010161330A (ja) 圧電薄膜素子
JP7166987B2 (ja) 圧電素子
EP3985747B1 (en) Piezoelectric element
US20230255116A1 (en) Piezoelectric laminate and piezoelectric element
JP6850870B2 (ja) 圧電体膜、圧電素子、及び、圧電素子の製造方法
JP2023047913A (ja) 圧電積層体及び圧電素子
JP2023047912A (ja) 圧電積層体及び圧電素子
JP2023035171A (ja) 圧電積層体及び圧電素子
US20230144847A1 (en) Piezoelectric laminate, piezoelectric element, and manufacturing method for piezoelectric laminate
US20210005805A1 (en) Piezoelectric laminate, piezoelectric element and method of manufacturing the piezoelectric laminate
WO2022209716A1 (ja) 圧電素子及び圧電素子の製造方法
US20240023452A1 (en) Piezoelectric laminate and piezoelectric element
US20230301193A1 (en) Piezoelectric laminate and piezoelectric element
WO2022209717A1 (ja) 圧電素子及び圧電素子の製造方法
US20230263066A1 (en) Substrate with a piezoelectric film and piezoelectric element
CN107342357A (zh) 薄膜压电元件及其制造方法
JP2023122266A (ja) 圧電積層体、圧電素子及び圧電積層体の製造方法
JP2023035170A (ja) 圧電積層体及び圧電素子
CN116134186A (zh) 带压电膜的基板及压电元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240606