CN116076159A - 印刷电路板的制造方法 - Google Patents
印刷电路板的制造方法 Download PDFInfo
- Publication number
- CN116076159A CN116076159A CN202180056317.5A CN202180056317A CN116076159A CN 116076159 A CN116076159 A CN 116076159A CN 202180056317 A CN202180056317 A CN 202180056317A CN 116076159 A CN116076159 A CN 116076159A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper plating
- forming
- resist
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明是提供一种印刷电路板的制造方法,其可缩小通孔的孔径,并且可提升导体图案的形成性。本发明是于内层基板(13)上,依序积层绝缘层(14)及电解铜箔(15)后,除去电解铜箔(15)。然后,于绝缘层(14)的表面设置无电镀铜层(17),并于其上形成留有形成通孔的部分的阻剂图案(18)。接着,将阻剂图案(18)作为镀阻剂,于无电镀铜层(17)的表面设置电镀铜层,且在除去阻剂图案(18)后,将电镀铜层作为蚀刻阻剂蚀刻无电镀铜层(17),并形成通孔形成用的遮罩。形成遮罩后,通过激光除去绝缘层(14)中未被遮罩覆盖的部分,而形成通孔。
Description
技术领域
本发明是关于一种通过激光形成通孔的印刷电路板的制造方法。
背景技术
近年来,除了半导体元件的小型化、高性能化以外,搭载半导体元件的印刷电路板的高密度化、多层化、通孔的孔径缩小化、及高精度化也变得不可或缺。印刷电路板,例如通过于增层作法中通孔的形成时,使用CO2激光而推进微细化。使用CO2激光形成通孔的方法,可列举例如如下的方法。首先,于形成有内层电路的内层基板上,依序形成绝缘层及导电层,并于导电层的表面上层压干膜后,将干膜曝光、显影,以形成通孔形成用孔。然后,将干膜作为蚀刻阻剂而蚀刻导电层,并于导电层形成有通孔形成用孔后,将导电层作为激光用的遮罩,以CO2激光于绝缘层形成通孔。
然而,此方法中,当于作为激光用的遮罩的导电层以蚀刻形成通孔形成用孔时,由于过度蚀刻,导电层的通孔形成用孔的孔径会被蚀刻得比干膜的通孔形成用孔的孔径更大。因此,孔径缩小化具有极限,且存在难以充分应对近年的孔径缩小化的问题。据此,已提出一种形成较小孔径的通孔的方法(例如,参照专利文献1)。
专利文献1所记载的方法,首先,于绝缘基板上形成导体图案,并于导体图案上形成绝缘树脂层后,将绝缘树脂层的表面粗化,且于绝缘树脂层的表面形成无电镀铜被膜。然后,于无电镀铜被膜上形成感光性树脂层,并将感光性树脂层曝光、显影,以形成通孔形成用的镀阻剂,且该镀阻剂留有形成通孔的部分。接着,使用镀阻剂,于无电镀铜被膜上形成具有通孔形成用孔的电镀铜被膜,并在除去镀阻剂后,将电镀铜被膜作为蚀刻阻剂,通过蚀刻于无电镀铜被膜形成通孔形成用孔。然后,将电镀铜被膜作为激光用的遮罩,以CO2激光于绝缘树脂层形成通孔。
由此方法,作为激光用的遮罩的电镀铜被膜是使用通孔形成用的镀阻剂而形成,故与以蚀刻形成通孔形成用孔的情形相异,不会有过度蚀刻的问题,而可实现通孔的孔径缩小化。
现有技术文献
专利文献
专利文献1:日本特开2000-59033号公报
发明内容
发明所要解决的问题
然而,专利文献1所记载的方法,在形成有导体图案的绝缘基板上形成绝缘树脂层后,将绝缘树脂层的表面粗化而形成无电镀铜被膜,因此绝缘树脂层的表面粗糙度偏差大,而存在有形成于绝缘树脂层上的导体图案的形成性下降的情形的问题。
本发明是有鉴于如此的问题所成的发明,目的为提供一种印刷电路板的制造方法,其可缩小通孔的孔径,并且可提升导体图案的形成性。
用于解决问题的方案
本发明人发现通过于形成有内层电路的内层基板上,依序积层绝缘层及电解铜箔而形成多层板后,从前述多层板除去前述电解铜箔,并于前述绝缘层的表面设置无电镀层,则可解决上述课题,进而完成本发明。
也即,本发明如下。
[1]
一种印刷电路板的制造方法,其特征在于包含:
于形成有内层电路的内层基板上,依序积层绝缘层及电解铜箔以形成多层板的步骤;
从前述多层板除去前述电解铜箔,并使前述绝缘层露出的步骤;
使前述绝缘层露出后,于前述绝缘层的表面设置无电镀铜层的步骤;
于前述无电镀铜层上设置阻剂层,并进行曝光及显影,而形成留有形成通孔的部分的阻剂图案的步骤;
将前述阻剂图案作为镀阻剂,于前述无电镀铜层的表面设置电镀铜层的步骤;
设置前述电镀铜层后,除去前述阻剂图案的步骤;
除去前述阻剂图案后,将前述电镀铜层作为蚀刻阻剂,蚀刻前述无电镀铜层,并形成通孔形成用的遮罩的步骤;及
形成前述遮罩后,通过激光除去前述绝缘层中未被前述遮罩覆盖的部分,而形成通孔的步骤。
[2]
根据[1]所述的印刷电路板的制造方法,其中,前述通孔的顶部直径平均值为25μm以下。
[3]
根据[1]所述的印刷电路板的制造方法,其中,包含在形成前述阻剂图案后且设置前述电镀铜层前,除去残渣的步骤。
发明效果
根据本发明,由于在形成有内层电路的内层基板上,依序积层绝缘层及电解铜箔以形成多层板后,从多层板除去电解铜箔,因此可将电解铜箔的表面形状转印至绝缘层的表面,并可减小绝缘层的表面粗糙度的偏差。此外,由于在绝缘层的表面设置无电镀层,且于其上形成留有形成通孔的部分的阻剂图案后,设置电镀层,将此电镀层作为蚀刻阻剂蚀刻无电镀层,并形成通孔形成用的遮罩,因此可避免过度蚀刻的问题。据此,可实现通孔的孔径缩小化,并且可提升导体图案的形成性。
附图说明
图1是表示本发明的一实施方式的印刷电路板的制造方法的各步骤的图。
图2是表示接续图1后的各步骤的图。
图3是表示接续图2后的各步骤的图。
图4是表示比较例1的印刷电路板的制造方法的各步骤的图。
图5是表示接续图4后的各步骤的图。
具体实施方式
以下,对用以实施本发明的方式(以下,称“本实施方式”)进行详细地说明,但本发明并非限定于此,在不脱离其主旨的范围内可进行各种的变形。
图1至图3是表示本发明的一实施方式的印刷电路板的制造方法的各步骤。本实施方式中,将说明关于制造增层型多层印刷电路板的方法。首先,例如,如图1的(A)所示,于绝缘基板11形成内层电路12以形成内层基板13(内层基板形成步骤)。内层基板13,可通过历来习知的方法制造。关于内层基板13的制造步骤列举一例进行说明,例如,首先于由玻璃环氧系、聚酰亚胺系等的树脂基板所成的绝缘基板11形成贯穿孔(未图示),并于绝缘基板11的上下两面及贯穿孔的内周面,将无电镀铜作为基底而进行电镀铜。然后,于表面形成阻剂图案,并通过蚀刻形成导体图案12a及贯穿孔导体(未图示)作为内层电路12,再于贯穿孔导体的空洞部填充环氧树脂等的填孔树脂以平坦化。
接着,例如,如图1的(B)所示,于内层基板13上依序积层绝缘层14及电解铜箔15以形成多层板16(多层板形成步骤)。具体而言,例如于内层基板13上,积层绝缘性的预浸体或树脂片材作为绝缘层14,并于其上积层电解铜箔15并且压接。预浸体,可列举例如于玻璃纤维布或碳纤维等的纤维状加强材中含浸混合有硬化剂、着色材等的添加物的热硬化性树脂,而呈半硬化状态者。树脂片材,可列举例如使混合有硬化剂、着色材等的添加物的热硬化性树脂呈半硬化状态者。用于预浸体或树脂片材的热硬化性树脂,可列举例如:聚酰亚胺树脂、液晶聚酯、环氧化合物、氰酸酯化合物、马来酰亚胺化合物、酚化合物、聚苯醚化合物、苯并恶嗪化合物、有机基改性硅酮化合物、及具有可聚合的不饱和基的化合物。
此外,多层板16,也可通过例如使用于电解铜箔15上形成有绝缘性的树脂层的附树脂层的铜箔,将树脂层作为绝缘层14,使树脂层抵接于内层基板13以积层,并压接而形成。构成树脂层的材料,可列举例如与上述预浸体或树脂片材相同者。进一步地,多层板16也可例如于内层基板13上,以旋转涂布机等涂布绝缘性的环氧系等的液状树脂后,使之热硬化以形成绝缘层14,并于其上积层电解铜箔15,并且压接。
绝缘层14的厚度,例如理想为5μm~40μm。电解铜箔15的厚度,例如理想为1μm~20μm。压接是例如将预浸体或树脂片材配置于内层基板的上下(正反)面,在压力3.0MPa、温度220℃下进行60分钟积层成形。由此,电解铜箔15的表面形状会转印至绝缘层14的表面。电解铜箔15的绝缘层14侧的表面粗糙度Ra,理想为0.01μm~2.0μm,电解铜箔15的绝缘层14侧的最大高度粗糙度Rz,理想为0.5μm~10.0μm。
然后,例如,如图1的(C)所示,通过蚀刻等将电解铜箔15从多层板16上完全除去,并于整面使绝缘层14露出(电解铜箔除去步骤)。作为蚀刻液所使用的水溶液无特别限定,可列举例如盐酸及氯化铜水溶液所成者,或是硫酸及过氧化氢水溶液所成者。然后,例如,如图1的(D)所示,通过于绝缘层14的表面无电镀铜,形成例如厚度为0.4μm~2μm的无电镀铜层17(无电镀铜步骤)。无电镀铜,例如是使用以甲醛为还原剂的碱性浴。
之后,例如,如图1的(E)所示,于无电镀铜层17上热压接干膜以设置阻剂层,进行曝光及显影而仅留有于后续步骤中形成的通孔21的部分,从而形成留有形成通孔21的部分的阻剂图案18(阻剂图案形成步骤)。此时,阻剂层的层压理想是设为50℃~140℃,压接压力设为1kgf/cm2~15kgf/cm2,压接时间设为5秒~300秒。通过层压将阻剂层设于无电镀铜层17上后,对阻剂层的指定部分照射活性能量射线,进行使照射部的阻剂层硬化的曝光。活性能量射线的照射可通过遮罩图案,也可使用直接照射活性能量射线的直接描绘法。活性能量射线,可列举例如:紫外线、可见光、电子束及X射线,特别理想为紫外线。紫外线的照射量是大约10mJ/cm2~1000mJ/cm2。曝光后的显影只要是可将未曝光部分限定地溶出,则无特别限定,可使用碱性水溶液、水性显影液、有机溶剂等显影液。显影方法,例如,能以喷涂、摇动浸渍、刷涂、刮涂等习知的方法进行。
此外,阻剂图案18的厚度(也即阻剂层的厚度),是比后续步骤中形成的电镀层19的厚度厚,例如,理想设为5μm~20μm。形成阻剂图案18之后,例如,如图2的(F)所示,通过电浆清洗等除去残渣(阻剂残渣)(残渣除去步骤)。
除去残渣后,例如,如图2的(G)所示,将阻剂图案18作为镀阻剂,于无电镀铜层17的表面通过电镀铜形成例如厚度为1μm~10μm的电镀铜层19(电镀铜步骤)。具体而言,例如,以浴温22℃、电流密度1.0A/dm2施行电镀处理。镀液组成,理想是例如硫酸铜(例如120g/L)、硫酸(例如80g/L)及氯离子(例如50mg/L)的混合液,并且,加入适量的添加剂。添加剂,可列举例如使用聚醚化合物(聚合物)、有机硫化合物(抛光剂)及四级胺化合物(整平剂)的方法。
设置电镀铜层19后,例如,如图2的(H)所示,使用阻剂剥离液等除去阻剂图案(阻剂图案除去步骤)。除去阻剂图案18后,例如,如图2(I)所示,将电镀铜层19作为蚀刻阻剂,通过快速蚀刻(flush etching)等蚀刻无电镀铜层17,形成由无电镀铜层17及电镀铜层19所成的通孔形成用的遮罩20(遮罩形成步骤)。具体而言,蚀刻方法,例如能以喷涂、摇动浸渍等习知的方法进行。液组成可列举通过硫酸及过氧化氢水溶液的方法。
形成遮罩20之后,例如,如图3的(J)所示,通过CO2激光等激光将绝缘层14中未被遮罩20覆盖的部分(也即从遮罩20露出的部分)除去,从而形成通孔21(通孔形成步骤)。使用的CO2激光的条件,是使用光束直径缩小至1μm~50μm。此通孔21的激光加工,是进行至绝缘层14下的导体图案12a露出为止。由此,可缩小通孔21的孔径,例如,可将已形成的通孔21的顶部直径平均值设为25μm以下。通过缩小激光孔的顶部直径,可制作直径更小的焊垫,并且相较于通过减去法形成的情形,可实现更细线化。再者,通孔21的顶部直径,是形成通孔21时的表面侧的孔径。
形成通孔21之后,例如,如图3的(K)所示,除去通孔21内的胶渣(树脂残渣)(除胶渣步骤)。除去胶渣后,例如,如图3的(L)所示,于通孔21形成通孔导体22,并于绝缘层14上形成导体图案23(通孔导体·导体图案形成步骤)。具体而言,例如,于无电镀铜层与电镀铜层所成的遮罩20及通孔21上,通过无电镀铜及填孔镀铜形成通孔导体22及导体图案23。
之后,进一步重复增层的情形,是重复从上述多层板形成步骤到通孔导体·导体图案形成步骤,直到达到所需的积层数以多层化。
如此根据本实施方式,于形成有内层电路12的内层基板13上,依序积层绝缘层14及电解铜箔15以形成多层板16后,从多层板16除去电解铜箔15,因此可将电解铜箔15的表面形状转印至绝缘层14的表面,并可减小绝缘层14的表面粗糙度的偏差。此外,于绝缘层14的表面设置无电镀层17,并于其上形成留有形成通孔21的部分的阻剂图案18后,设置电镀层19,将此电镀层19作为蚀刻阻剂蚀刻无电镀层17,并形成通孔形成用的遮罩20,因此可避免过度蚀刻的问题。据此,可实现通孔21的孔径缩小化,并且可提升导体图案23的形成性。
[实施例]
(实施例1)
如下进行以制作印刷电路板(参照图1~3)。
[内层基板13的制作](参照图1的(A))
于玻璃布基材BT树脂覆铜积层板(导体厚度12μm,厚度0.1mm,三菱瓦斯化学株式会社制的CCL-HL832NS)的两面通过减去法形成内层电路12。
[内层基板13的铜表面粗化](参照图1的(A))
内层基板13的铜表面的粗化,是使用MEC股份有限公司的药液。前处理是以CA5330进行内层基板13的洗净,水洗处理后以CZ8101进行铜表面的粗化,且在水洗后以CL8300进行防锈并水洗干燥。CZ8101的蚀刻量为1μm。铜表面的粗化是使用水平线的喷涂装置。
[用于多层板16形成的积层处理](参照图1的(B))
于内层基板13的上下(正反)配置作为绝缘层14的树脂片材(CRS-381NSI)。再者,于树脂片材上,使用配置有三井金属股份有限公司的5μm的附载体的极薄电解铜箔(MTEx)作为电解铜箔15。配置结束后,在压力3.0MPa、温度220℃下进行60分钟的积层成形,并于内层基板13的上,形成依序积层有绝缘层14及电解铜箔15的多层板16。
[表层铜的全蚀刻](参照图1的(C))
通孔形成用的遮罩20的形成,是使用半加成法(Semi Additive Process,SAP)进行。因此首先,通过盐酸及氯化铜水溶液,在48℃的液温度下将多层板16的表层的电解铜箔15进行蚀刻除去,而后进行水洗干燥。装置是使用水平线的喷涂式装置(东京化工机股份有限公司制)。
[无电镀铜层17的形成](参照图1的(D))
将已除去电解铜箔15的多层板16于镀覆用治具进行上架(racking),于无电镀铜槽进行浸渍摇动。无电镀铜层17的形成,是使用浸渍摇动的ALMEX PE股份有限公司的装置。药液是使用上村工业股份有限公司制的THRU-CUP PEA与甲醛的混合物。无电镀铜的药液温度设为36℃,并进行20分钟的浸渍摇动。由此处理形成1μm的无电镀铜层17。
[用于共形激光加工的阻剂图案18的形成](参照图1的(E))
于无电镀铜层17的上层压干膜阻剂,并进行曝光、显影以形成阻剂图案18。干膜阻剂是使用日立化成工业股份有限公司的厚度为7μm的RD-1207,层压机是使用ONC公司的装置。在层压压力0.4MPa、层压温度110℃的条件下进行。曝光是使用ADTEC Engineering股份有限公司的INPREX3650。曝光后的显影是使用碳酸钾水溶液。在30℃的液温度下使用东京化工机股份有限公司的装置。
[残渣除去](参照图2的(F))
形成阻剂图案18后,使用Nordson Advanced Technology股份有限公司的装置,通过电浆清洗除去残渣。气体是使用氩气、氮气、氧气、四氟化甲烷。
[电镀铜层19的形成](参照图2的(G))
除去残渣后,使用ALMEX PE股份有限公司的浸渍式装置,以直流电流在1A/dm2下进行电镀铜而成为5μm的厚度,从而形成电镀铜层19。镀铜浴温度设为22℃,并使用奥野制药工业的TOP LUCINA SF作为整平剂、抛光剂、聚合物的添加剂。镀铜浴是使用硫酸铜及硫酸、盐酸的混合液。
[阻剂图案18的除去](参照图2的(H))
形成电镀铜层19后,除去阻剂图案18。药液是使用三菱瓦斯化学株式会社的R-100S,且液温度设为48℃。装置是使用东京化工机股份有限公司的喷涂式装置。
[无电镀铜层17的蚀刻](参照图2的(I))
除去阻剂图案18后,将电镀铜层19作为蚀刻阻剂,通过快速蚀刻而蚀刻无电镀铜层17,并形成通孔形成用的遮罩20。药液是使用三菱瓦斯化学株式会社的Clean etch CPE-770,且液温度设为35℃。装置是使用东京化工机股份有限公司的喷涂式装置。
[通孔21的形成](参照图3的(J))
形成遮罩20后,通过激光除去绝缘层14中未被遮罩20覆盖的部分,以形成通孔21。激光孔加工是使用三菱电机股份有限公司的ML605GTW4(-P)5350U的装置。遮罩直径设为并在能量为0.32mJ+0.11mJ的条件下进行。
[胶渣除去](参照图3的(K))
形成通孔21后,于镀覆用治具进行多层板16的上架,并于膨润槽、蚀刻槽、中和槽中进行浸渍摇动,以除去胶渣。浸渍摇动是使用ALMEX PE股份有限公司的装置。药液是使用上村工业股份有限公司制的APPDES制程。膨润液是使用APPDES MDS-37,蚀刻液是使用APPDES MDE-40及ELC-SH的混合液,中和是使用APPDES MDN-62。蚀刻槽温度设为80℃,并进行10分钟浸渍。
[通孔导体22的形成](参照图3的(L))
除去胶渣后,于镀覆用治具进行多层板16的上架,并在可于无电镀铜槽中浸渍摇动的ALMEX PE股份有限公司的装置上进行无电镀铜。药液是使用上村工业股份有限公司制的THRU-CUP PEA及甲醛的混合物。无电镀铜的药液温度设为36℃,处理时间设为10分钟,且无电镀铜厚度目标为0.4μm。接着,填孔镀覆是使用ALMEX PE股份有限公司的浸渍式装置,并以直流电流在1A/dm2下进行镀覆而成为15μm的厚度。镀铜浴温度设为22℃,并使用罗门哈斯电子材料股份有限公司的贯穿孔用填孔液CU-BRITE TH4作为整平剂、抛光剂、聚合物的添加剂。镀铜浴是使用硫酸铜及硫酸、盐酸的混合液。
(比较例1)
如下进行以制作印刷电路板。图4及图5是表示比较例1的印刷电路板的制造方法的各步骤。
[内层基板113的制作](参照图4的(A))
于玻璃布基材BT树脂覆铜积层板(铜体厚度12μm,厚度0.1mm,三菱瓦斯化学株式会社制的CCL-HL832NS)的两面通过减去法形成内层电路112。
[内层基板113的铜表面粗化](参照图4的(A))
内层基板113的铜表面的粗化,是使用MEC股份有限公司的药液。以CZ8101进行铜表面的粗化,蚀刻量设为1μm。铜表面的粗化是使用水平线的喷涂装置。
[用于多层板116形成的积层处理](参照图4的(B))
于内层基板113的上下(正反)配置作为绝缘层114的树脂片材(CRS-381NSI)。再者,于树脂片材上使用配置有三井金属股份有限公司的5μm的附载体的极薄铜箔115(MTEx)。配置结束后,在压力3.0MPa、温度220℃下进行60分钟的积层成形。
[用于共形激光加工的遮罩形成](参照图4的(C)~(E))
通孔形成用的遮罩120的形成,是使用减去法进行。于多层板116的上下(正反)通过干膜阻剂形成阻剂层,并曝光、显影,以形成阻剂图案118。干膜阻剂是使用日立化成工业股份有限公司的厚度为15μm的RD-1215,层压机是使用ONC公司的装置。在层压压力0.4MPa、层压温度110℃的条件下进行。曝光是使用ADTEC Engineering股份有限公司的INPREX3650。曝光后的显影是使用碳酸钾水溶液。然后,蚀刻极薄铜箔115以形成遮罩120,并除去阻剂图案118。蚀刻是通过盐酸及氯化铜水溶液进行。阻剂图案118的剥离是使用三菱瓦斯化学株式会社的R-100S。从显影到蚀刻及剥离为止的步骤是使用东京化工机股份有限公司的喷涂式装置。
[通孔121的形成](参照图5的(F))
通过激光除去绝缘层114中未被遮罩120覆盖的部分,以形成通孔121。激光孔加工是使用三菱电机股份有限公司的ML605GTW4(-P)5350U的装置。
[胶渣除去](参照图5的(G))
于镀覆用治具进行多层板116的上架,并于膨润槽、蚀刻槽、中和槽中进行浸渍摇动。使用浸渍摇动的ALMEX PE股份有限公司的装置。药液是使用上村工业股份有限公司制的APPDES制程。
[通孔导体122的形成](参照图5的(H))
于镀覆用治具进行多层板116的上架,并在可于无电镀铜槽中浸渍摇动的ALMEXPE股份有限公司的装置上进行无电镀铜。药液是使用上村工业股份有限公司制的THRU-CUPPEA及甲醛的混合物。无电镀铜的药液温度设为36℃,处理时间设为10分钟,且无电镀铜厚度目标为0.4μm。接着,填孔镀覆是使用ALMEX PE股份有限公司的浸渍式装置,并以直流电流在1A/dm2下进行镀覆而成为15μm的厚度。镀铜是使用罗门哈斯电子材料股份有限公司的贯穿孔用填孔液CU-BRITE TH4作为整平剂、抛光剂、聚合物的添加剂。镀铜浴是使用硫酸铜及硫酸、盐酸的混合液。
(比较例2)
如下进行以制作印刷电路板。再者,在比较例2中,与实施例1(本实施方式)对应的构成元件是使用相同的符号进行说明。
[多层板的形成]
首先,与实施例1同样,进行内层基板13的制作以及内层基板13的铜表面粗化后,于内层基板13的上下(正反)配置味之素股份有限公司制的树脂片材(GX92)作为绝缘层14。通过Nikko-Material股份有限公司的真空层压机,在温度100℃、层压压力约7kgf的条件下对配置有绝缘层14的内层基板13进行层压,并在150℃、30分钟的条件下干燥,从而形成在内层基板13积层绝缘层14的多层板。
[除胶渣处理]
通孔形成用的遮罩20的形成,是使用SAP法进行。于除胶渣用治具进行多层板的上架,并于膨润槽、蚀刻槽、中和槽中进行浸渍摇动。使用浸渍摇动的ALMEX PE股份有限公司的装置。药液是使用上村工业股份有限公司制的APPDES制程。除胶渣温度条件,是膨润在70℃下进行,蚀刻在80℃下进行,中和在40℃下进行。此时的除胶渣处理,并非以除去激光孔内的胶渣为目的,而是以通过粗化树脂片材表面的表面,提升无电镀铜的密着性,并赋予剥离强度为目的而进行。
[无电镀铜层17的形成]
于镀覆用治具进行多层板的上架,并于无电镀铜槽进行浸渍摇动,形成无电镀铜层17。无电镀铜层17的形成是使用浸渍摇动的ALMEX PE股份有限公司的装置。药液是使用上村工业股份有限公司制的THRU-CUP PEA及甲醛的混合物。无电镀铜的大约液温度设为36℃,进行20分钟的浸渍摇动。
[用于共形激光加工的阻剂图案18的形成]
于无电镀铜层17的上层压干膜阻剂,并进行曝光、显影,以形成阻剂图案18。干膜阻剂是使用日立化成工业股份有限公司的厚度为15μm的RD-1215,层压机是使用ONC公司的装置。在层压压力0.4MPa、层压温度110℃的条件下进行。曝光是使用ADTEC Engineering股份有限公司的INPREX3650。曝光后的显影是使用碳酸钾水溶液,蚀刻是使用盐酸及氯化铜水溶液在48℃的液温度中进行,干膜剥离是使用三菱瓦斯化学株式会社的R-100S。从显影到蚀刻及剥离为止的步骤是使用东京化工机股份有限公司的喷涂式装置。
[残渣除去]
形成阻剂图案18后,使用Nordson Advanced Technology股份有限公司的装置,通过电浆清洗除去残渣。气体是使用氩气、氮气、氧气、四氟化甲烷。
[电镀铜层19的形成]
除去残渣后,使用ALMEX PE股份有限公司的浸渍式装置,以直流电流在1A/dm2下进行电镀铜而成为5μm的厚度,从而形成电镀铜层19。镀铜浴温度设为22℃,并使用奥野制药工业的TOP LUCINA SF作为整平剂、抛光剂、聚合物的添加剂。镀铜浴是使用硫酸铜及硫酸、盐酸的混合液。
[阻剂图案18的除去]
形成电镀铜层19后,除去阻剂图案18。药液是使用三菱瓦斯化学株式会社的R-100S,且液温度设为48℃。装置是使用东京化工机股份有限公司的喷涂式装置。
[无电镀铜层17的蚀刻]
除去阻剂图案18后,将电镀铜层19作为蚀刻阻剂,通过快速蚀刻而蚀刻无电镀铜层17,并形成通孔形成用的遮罩20。药液是使用三菱瓦斯化学株式会社的Clean etch CPE-770,且液温度设为35℃。装置是使用东京化工机股份有限公司的喷涂式装置。
[通孔21的形成]
形成遮罩20后,通过激光除去绝缘层14中未被遮罩20覆盖的部分,以形成通孔21。激光孔加工是使用三菱电机股份有限公司的ML605GTW4(-P)5350U的装置。
[胶渣除去]
形成通孔21后,于镀覆用治具进行多层板的上架,并于膨润槽、蚀刻槽、中和槽中进行浸渍摇动,以除去胶渣。使用浸渍摇动的ALMEX PE股份有限公司的装置。药液是使用上村工业股份有限公司制的APPDES制程。膨润液是使用APPDES MDS-37,蚀刻液是使用APPDESMDE-40及ELC-SH的混合液,中和是使用APPDES MDN-62。蚀刻槽温度设为80℃,并进行10分钟浸渍。
[通孔导体22的形成]
除去胶渣后,于镀覆用治具进行多层板的上架,并在可于无电镀铜槽中浸渍摇动的ALMEX PE股份有限公司的装置上进行无电镀铜。药液是使用上村工业股份有限公司制的THRU-CUP PEA及甲醛的混合物。无电镀铜的药液温度设为36℃,处理时间设为10分钟,且无电镀铜厚度目标为0.4μm。接着,填孔镀覆是使用ALMEX PE股份有限公司的浸渍式装置,并以直流电流在1A/dm2下进行镀覆而成为15μm的厚度。镀铜浴温度设为22℃,并使用罗门哈斯电子材料股份有限公司的贯穿孔用填孔液CU-BRITE TH4作为整平剂、抛光剂、聚合物的添加剂。镀铜浴是使用硫酸铜及硫酸、盐酸的混合液。
(特性评价)
通过以下方法测定实施例1及比较例1、2的特性。
[顶部直径的评价]
为了确认通孔121的顶部直径,首先,以丸本司特尔股份有限公司的断面研磨机进行通孔121的断面切出。使用#1000的研磨纸进行粗切削,并以#2400的研磨纸切削出通孔121的中心的断面,最后进行抛光研磨。切削出断面后的观察,是使用金属显微镜Olympus股份有限公司的GX51,将倍率调整为50倍或100倍进行。对于实施例1及比较例1、2,各别制作20个试料,并求出顶部直径的平均值及偏差。所得的结果示于表1。关于实施例1,可确认顶部直径的平均值为23.1μm。
[剥离强度的评价]
作为实施例1,是在进行内层基板13的制作、内层基板13的铜表面粗化、用于多层板16的形成的积层处理、表层铜的全蚀刻、及无电镀铜层17的形成后,于无电镀铜层17之上形成电镀铜层19,从而得到试验片。此外,作为比较例1,是进行内层基板113的制作、内层基板113的铜表面粗化、用于多层板116的形成的积层处理,从而得到试验片。进一步地,作为比较例2,是在进行内层基板13的制作、内层基板13的铜表面粗化、绝缘层14的积层成形、绝缘层14的粗化处理、无电镀铜层17的形成后,于无电镀铜层17之上形成电镀铜层19,从而得到试验片。试验片是对于实施例1及比较例1、2,各别制作20个。测定各试验片的剥离强度,求出剥离强度的平均值及剥离强度的偏差。剥离强度,是将试验片的下层固定于板子等,将镀覆层的端相对于固定板方向垂直地拉伸,并测定剥离所需的荷重值。所得的结果示于表1。
[表面粗糙度的评价]
实施例1中,于内层基板13积层绝缘层14及电解铜箔15而形成多层板16后,除去电解铜箔15,并测定绝缘层14的表面粗糙度。比较例1中,于内层基板113积层绝缘层114及电解铜箔115而形成多层板116后,除去电解铜箔115,并测定绝缘层114的表面粗糙度。比较例2中,于内层基板13积层绝缘层14,并进行除胶渣处理后,测定绝缘层14的表面粗糙度。表面粗糙度测定,是使用激光显微镜KEYENCE股份有限公司的VK-X1000,并将倍率调整为150倍进行。表面粗糙度参数,Ra值及Rz值各测量10点。
[表1]
如表1所示,顶部直径的评价中,相较于比较例1的减去法,实施例1的SAP法是可进行缩小孔径的加工,也缩小偏差程度。此外,剥离强度的评价中,相较于比较例2的有除胶渣的SAP法,实施例1的SAP法是剥离强度的偏差较小。进一步地,表面粗糙度的评价中,相较于比较例2的有除胶渣的SAP法,实施例1的SAP法是表面粗糙度Ra偏差较大,且表面粗糙度Rz的值及偏差皆较大。也即,已知根据本实施例,可缩小通孔的孔径,并且可提升导体图案的形成性。
产业上的可利用性
如以上说明所述,根据本发明的印刷电路板的制造方法,可缩小通孔的孔径,并且可提升导体图案的形成性,因此可有效地利用作近年的资讯终端机器或通讯机器等的高集积、高密度化对应的印刷电路板的制造方法。
附图标记说明:
11:绝缘基板
12:内层电路
12a:导体图案
13:内层基板
14:绝缘层
15:电解铜箔
16:多层板
17:无电镀铜层
18:阻剂图案
19:电镀层
20:遮罩
21:通孔
22:通孔导体
23:导体图案。
Claims (3)
1.一种印刷电路板的制造方法,其特征在于包含:
于形成有内层电路的内层基板上,依序积层绝缘层及电解铜箔以形成多层板的步骤;
从该多层板除去该电解铜箔,并使该绝缘层露出的步骤;
使该绝缘层露出后,于该绝缘层的表面设置无电镀铜层的步骤;
于该无电镀铜层上设置阻剂层,并进行曝光及显影,而形成留有形成通孔的部分的阻剂图案的步骤;
将该阻剂图案作为镀阻剂,于该无电镀铜层的表面设置电镀铜层的步骤;
设置该电镀铜层后,除去该阻剂图案的步骤;
除去该阻剂图案后,将该电镀铜层作为蚀刻阻剂,蚀刻该无电镀铜层,并形成通孔形成用的遮罩的步骤;及
形成该遮罩后,通过激光除去该绝缘层中未被该遮罩覆盖的部分,而形成通孔的步骤。
2.根据权利要求1所述的印刷电路板的制造方法,其中,该通孔的顶部直径平均值为25μm以下。
3.根据权利要求1所述的印刷电路板的制造方法,其中,包含在形成该阻剂图案后且设置该电镀铜层前,除去残渣的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-137157 | 2020-08-15 | ||
JP2020137157 | 2020-08-15 | ||
PCT/JP2021/029460 WO2022039062A1 (ja) | 2020-08-15 | 2021-08-07 | プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116076159A true CN116076159A (zh) | 2023-05-05 |
Family
ID=80322757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180056317.5A Pending CN116076159A (zh) | 2020-08-15 | 2021-08-07 | 印刷电路板的制造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPWO2022039062A1 (zh) |
KR (1) | KR20230050343A (zh) |
CN (1) | CN116076159A (zh) |
TW (1) | TW202211739A (zh) |
WO (1) | WO2022039062A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11705365B2 (en) * | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
TW202408335A (zh) * | 2022-08-04 | 2024-02-16 | 日商三菱瓦斯化學股份有限公司 | 印刷配線板之製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3222097B2 (ja) * | 1997-08-05 | 2001-10-22 | イビデン株式会社 | プリント配線板の製造方法 |
JP2000059033A (ja) | 1998-08-04 | 2000-02-25 | Sumitomo Kinzoku Electro Device:Kk | 多層回路基板及びその製造方法 |
JP2006179822A (ja) * | 2004-12-24 | 2006-07-06 | Cmk Corp | プリント配線板とその製造方法 |
JP2009283668A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | プリント配線板の製造方法 |
-
2021
- 2021-08-07 JP JP2022543890A patent/JPWO2022039062A1/ja active Pending
- 2021-08-07 KR KR1020237005193A patent/KR20230050343A/ko unknown
- 2021-08-07 WO PCT/JP2021/029460 patent/WO2022039062A1/ja active Application Filing
- 2021-08-07 CN CN202180056317.5A patent/CN116076159A/zh active Pending
- 2021-08-09 TW TW110129316A patent/TW202211739A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2022039062A1 (ja) | 2022-02-24 |
KR20230050343A (ko) | 2023-04-14 |
JPWO2022039062A1 (zh) | 2022-02-24 |
TW202211739A (zh) | 2022-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7802361B2 (en) | Method for manufacturing the BGA package board | |
KR101156256B1 (ko) | 회로 캐리어 제조 방법 및 이 방법의 사용 | |
KR20100024449A (ko) | 배선 기판의 제조 방법 | |
JP2006237619A (ja) | 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法 | |
KR20030063140A (ko) | 프린트 기판과 그 제조 방법 | |
US11653453B2 (en) | Electroless and electrolytic deposition process for forming traces on a catalytic laminate | |
CN116076159A (zh) | 印刷电路板的制造方法 | |
KR20100075589A (ko) | 회로 형성 방법 | |
KR100674316B1 (ko) | 레이저드릴을 이용한 비아홀 형성방법 | |
KR100327705B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
KR102504252B1 (ko) | 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법 | |
US20200008306A1 (en) | UV curable Catalytic Adhesive for Circuit Boards with Traces and Vias | |
CN108353510B (zh) | 多层印刷配线基板及其制造方法 | |
EP3501242A1 (en) | Plasma etched catalytic laminate with traces and vias | |
KR20030016515A (ko) | 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법 | |
KR20040085374A (ko) | 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법 | |
JP2006328476A (ja) | めっき方法 | |
JP4240243B2 (ja) | ビルドアップ多層配線板の製造方法 | |
JP4370490B2 (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
WO2024029431A1 (ja) | プリント配線板の製造方法 | |
KR20090085406A (ko) | 다층 회로기판 및 그 제조방법 | |
CN111479391A (zh) | 一种任意阶互联hdi板制作方法和hdi板 | |
CN117177481A (zh) | 多层线路板及其制作方法 | |
JP2024017085A (ja) | 無電解めっきの前処理方法 | |
KR100804776B1 (ko) | 금속 범프가 형성된 인쇄 회로 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |