CN116075934A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116075934A
CN116075934A CN202180054387.7A CN202180054387A CN116075934A CN 116075934 A CN116075934 A CN 116075934A CN 202180054387 A CN202180054387 A CN 202180054387A CN 116075934 A CN116075934 A CN 116075934A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
contact
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180054387.7A
Other languages
English (en)
Inventor
金珍善
文秀贤
沈龙燮
尹海柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116075934A publication Critical patent/CN116075934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。显示装置包括：第一电极和第二电极，彼此间隔开；第一发光元件和第二发光元件，设置在第一电极与第二电极之间；第一接触电极，与第一电极和第一发光元件的第一端部接触；第二接触电极，与第一发光元件的第二端部接触；第三接触电极，与第二接触电极和第二发光元件的第一端部接触，并且与第一电极叠置；以及第四接触电极，与第二发光元件的第二端部接触，并且与第二电极叠置，其中，第一接触电极和第三接触电极设置在同一层。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
最近，随着对信息显示的兴趣的增加，针对显示装置的研究和开发在持续进行。
发明内容
技术问题
本发明已经致力于提供一种可以改善发光效率的显示装置。
本发明的目的不限于上面提及的目的，并且本领域普通技术人员可以使用以下描述清楚地理解未提及的其他技术目的。
技术方案
实施例提供了一种显示装置，所述显示装置包括：第一电极和第二电极，彼此间隔开；第一发光元件和第二发光元件，设置在第一电极与第二电极之间；第一接触电极，接触第一电极和第一发光元件的第一端部；第二接触电极，接触第一发光元件的第二端部；第三接触电极，接触第二接触电极和第二发光元件的第一端部，并且与第一电极叠置；以及第四接触电极，接触第二发光元件的第二端部，并且与第二电极叠置，其中，第一接触电极和第三接触电极设置在同一层。
显示装置还可以包括：绝缘层，设置在第二接触电极和第四接触电极上。
绝缘层可以不与第一发光元件的第一端部和第二发光元件的第一端部叠置。
第一发光元件和第二发光元件中的每个可以包括设置在第一端部处的p型半导体层。
第三接触电极可以通过穿过绝缘层的接触孔接触第二接触电极。
第二接触电极和第四接触电极可以设置在同一层。
第一电极可以包括第一区域、第二区域和设置在第一区域与第二区域之间的第三区域，并且第二电极可以围绕第一电极的第二区域。
第一电极的第一区域和第二区域可以在第一方向上延伸，并且第一电极的第三区域可以在与第一方向交叉的第二方向上延伸。
第一发光元件和第二发光元件可以设置在第一电极的第一区域与第二电极之间。
第一区域可以包括：第一分支区域，从第三区域的一端在第一方向上延伸，以及第二分支区域，从第三区域的一端在第一方向的相反方向上延伸。
第二电极的一端可以面对第一电极的第一分支区域，并且第二电极的另一端可以面对第一电极的第二分支区域。
第一发光元件可以设置在第一电极的第一分支区域与第二电极之间，并且第二发光元件可以设置在第一电极的第二分支区域与第二电极之间。
显示装置还可以包括：第三发光元件和第四发光元件，设置在第一电极的第二区域与第二电极之间。
第二区域可以包括：第三分支区域，从第三区域的另一端在第一方向的相反方向上延伸；以及第四分支区域，从第三区域的另一端在第一方向上延伸。
第三发光元件可以设置在第一电极的第三分支区域与第二电极之间，并且第四发光元件可以设置在第一电极的第四分支区域与第二电极之间。
显示装置还可以包括：绝缘层，设置在第一发光元件至第四发光元件的第二端部上，并且其中绝缘层可以不与第一发光元件至第四发光元件的第一端部叠置。
第一发光元件至第四发光元件中的每个可以包括设置在第一端部处的p型半导体层。
显示装置还可以包括：第五接触电极，接触第四接触电极和第三发光元件的第一端部。
第五接触电极可以通过穿过绝缘层的接触孔接触第四接触电极。
第五接触电极可以与第一接触电极和第三接触电极设置在同一层。
其他实施例的细节包括在详细描述和附图中。
有益效果
根据本发明的实施例，通过使用接触电极使发光元件串联连接，并且在这种情况下，设置在接触电极之间的第三绝缘层被设计成不与发光元件的发射大量的光的第一端部(或第一半导体层)叠置，因此能够改善显示面板的发光效率。
本发明的实施例的效果不受上面示出的内容的限制，并且更多的各种效果包括在本说明书中。
附图说明
图1和图2分别示出了根据实施例的发光元件的透视图和剖视图。
图3示出了根据实施例的显示装置的俯视平面图。
图4示出了根据实施例的像素的电路图。
图5示出了根据实施例的显示装置的俯视平面图。
图6示出了沿着图5的线A-A'截取的剖视图。
图7示出了沿着图5的线B-B'截取的剖视图。
图8示出了根据另一实施例的显示装置的俯视平面图。
图9示出了沿着图8的线C-C'截取的剖视图。
图10至图15示出了根据实施例的显示装置的制造方法的工艺步骤的剖视图。
具体实施方式
本发明的优点和特征以及实现本发明的方法可以通过参照以下优选实施例的详细描述和附图来更容易地理解。然而，本发明可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。提供本实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本发明的范围，此外，本发明仅由权利要求的范围限定。
在这里使用的术语仅是为了描述具体实施例的目的，而不意图成为限制。如在这里使用的，除非上下文另外清楚地指出，否则单数形式“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，当术语“包括”和/或“包含”以及“具有”及其变型在本公开中使用时，说明存在所陈述的元件、步骤、操作和/或装置，但不排除存在或添加一个或更多个其他元件、步骤、操作和/或装置。
另外，术语“连接”或“结合”可以全面地意指物理连接和/或电连接或者物理结合和/或电结合。此外，这可以全面地意指直接连接或间接连接或者直接结合或间接结合，以及集成连接或非集成连接或者集成结合或非集成结合。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，该元件或层可以直接在所述另一元件或层上，或者也可以存在中间元件或层。贯穿说明书，相同的附图标记表示相同的组成元件。
尽管术语“第一”、“第二”等用于描述各种组成元件，但是这些组成元件不受这些术语的限制。这些术语仅用于将一个组成元件与另一组成元件区分开。因此，在本发明的技术精神内，下面描述的第一组成元件可以是第二组成元件。
在下文中，将参照附图详细描述本发明的实施例。
图1和图2分别示出了根据实施例的发光元件的透视图和剖视图。图1和图2示出了圆柱形形状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11和第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。例如，当发光元件LD的延伸方向被称为长度L方向时，发光元件LD可以包括沿着长度L方向顺序堆叠的第一半导体层11、活性层12和第二半导体层13。
发光元件LD可以设置为具有沿着一个方向延伸的圆柱形形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11可以设置在发光元件LD的第一端部EP1，第二半导体层13可以设置在发光元件LD的第二端部EP2，但是本发明不限于此。
在一些实施例中，发光元件LD可以是通过蚀刻方法等制造成圆柱形形状的发光元件。在本说明书中，“圆柱形形状”包括在长度L方向上长的诸如圆柱体或多边形圆柱体的杆状形状或棒状形状(即，长宽比大于1)，但是其剖面的形状没有具体地限制。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或发光元件LD的横截面的宽度)。
发光元件LD可以具有小至纳米级至微米级的尺寸。例如，发光元件LD均可以具有范围从纳米级到微米级的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，发光元件LD的尺寸可以根据使用利用发光元件LD作为光源的发光装置(例如，显示装置)的各种装置的设计条件而各种地改变。
第一半导体层11可以是第一导电半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第一导电掺杂剂的p型半导体层。然而，包括在第一半导体层11中的材料不限于此，第一半导体层11可以由各种材料制成。
活性层12设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。活性层12的位置可以根据发光元件LD的类型而各种地改变。掺杂有导电掺杂剂的覆层(未示出)可以形成在活性层12的上部和/或下部处。例如，覆层可以由AlGaN或InAlGaN形成。在一些实施例中，可以使用诸如AlGaN和InAlGaN的材料来形成活性层12，另外，各种材料可以形成活性层12。
第二半导体层13设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第二导电掺杂剂的n型半导体层。然而，包括在第二半导体层13中的材料不限于此，第二半导体层13可以由各种材料形成。
当将阈值电压或更高的电压施加到发光元件LD的相应端部时，发光元件LD在电子-空穴对在活性层12中结合的同时发光。通过使用该原理控制发光元件LD的光发射，发光元件LD还可以用作除了显示装置的像素之外的各种发光器件的光源。在实施例中，从发光元件LD的第一端部EP1发射的光的量可以大于从第二端部EP2发射的光的量。也就是说，从第一半导体层11发射的光的量可以大于从第二半导体层13发射的光的量，但不限于此。
发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以便至少围绕活性层12，并且还可以围绕第一半导体层11和第二半导体层13的一个区域。
绝缘膜INF可以暴露发光元件LD的具有不同极性的各个端部。例如，绝缘膜INF可以暴露设置在发光元件LD的第一端部EP1和第二端部EP2处的第一半导体层11和第二半导体层13中的每个的一端。在另一实施例中，绝缘膜INF可以暴露第一半导体层11和第二半导体层13的与具有不同极性的发光元件LD的第一端部EP1和第二端部EP2相邻的侧部。
绝缘膜INF可以被构造为包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层。例如，绝缘膜INF可以被构造为双层，并且构成双层的各个层可以包括不同的材料。在这种情况下，可以通过不同的工艺方法形成构成绝缘膜INF的双层的各个层。在实施例中，绝缘膜INF可以被构造为由氧化铝(AlOx)和氧化硅(SiOx)制成的双层，但不限于此。在一些实施例中，可以省略绝缘膜INF。
当设置绝缘膜INF以覆盖发光元件LD的表面(具体地，活性层12的外周表面)时，能够防止活性层12与稍后将描述的第一像素电极或第二像素电极短路。因此，可以确保发光元件LD的电稳定性。另外，即使当多个发光元件LD设置为彼此紧密接触时，也能够防止发光元件LD之间发生不期望的短路。此外，能够通过使发光元件LD的表面缺陷最小化来改善发光元件LD的寿命和效率。
在实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或围绕它们的绝缘膜INF之外，发光元件LD还可以包括附加的组成元件。例如，发光元件LD可以另外包括设置在第一半导体层11、活性层12和/或第二半导体层13的一端侧上的磷光体层、活性层、半导体层和/或电极层中的一个或更多个。例如，接触电极层可以分别设置在发光元件LD的第一端部EP1和第二端部EP2处。同时，图1和图2示出了圆柱形形状的发光元件LD，但是发光元件LD的类型、结构和/或形状可以进行各种改变。例如，发光元件LD可以形成为具有多边形喇叭形状的核-壳结构。
除了显示装置之外，包括上述发光元件LD的发光器件还可以用在需要光源的各种类型的装置中。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的诸如照明装置的其他类型的装置中。
图3示出了根据实施例的显示装置的俯视平面图。
图3示出了作为可以使用图1至图2的实施例中描述的发光元件LD作为光源的电子装置的示例的显示装置(具体地，设置在显示装置中的显示面板PNL)。
显示面板PNL的每个像素单元PXU和构成每个像素单元PXU的每个像素可以包括至少一个发光元件LD。为了更好地理解和易于描述，图3基于显示区域DA简要地示出了显示面板PNL的结构。然而，在一些实施例中，未示出的至少一个驱动电路部分(例如，扫描驱动器和数据驱动器中的至少一个)、布线和/或垫(pad，也被称为“焊盘”、“焊垫”)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当任意提及第一像素PXL1、第二像素PXL2和第三像素PXL3之中的一个或更多个像素时，或者当全面地提及两种或更多种类型的像素时，它们将被称为“像素PXL”或“多个像素PXL”。
基底SUB构成显示面板PNL的基体构件，并且可以是刚性基底或柔性基底或者刚性膜或柔性膜。例如，基底SUB可以形成为由玻璃或钢化玻璃制成的刚性基底或由塑料或金属材料(或薄膜)制成的柔性基底，但是基底SUB的材料性质和/或物理性质没有具体地限制。
显示面板PNL和用于形成显示面板PNL的基底SUB包括用于显示图像的显示区域DA和不包括显示区域DA的非显示区域NDA。像素PXL可以设置在显示区域DA中。在非显示区域NDA中，可以设置连接到显示区域DA的像素PXL的各种布线、垫和/或内部电路部分。像素PXL可以根据条纹或PENTILETM布置结构规则地布置。然而，像素PXL的布置结构不限于此，像素PXL可以以各种结构和/或方法布置在显示区域DA中。
在一些实施例中，发射不同颜色的光的两种或更多种类型的像素PXL可以设置在显示区域DA中。例如，在显示区域DA中，可以布置发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3。设置为彼此相邻的至少一个第一像素至第三像素PXL1、PXL2和PXL3可以形成可以发射各种颜色的光的一个像素单元PXU。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以是发射预定颜色的光的子像素。在一些实施例中，第一像素PXL1可以是发射红色光的红色像素，第二像素PXL2可以是发射绿色光的绿色像素，并且第三像素PXL3可以是发射蓝色光的蓝色像素，但是本发明不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3分别设置有第一颜色发光元件、第二颜色发光元件和第三颜色发光元件作为光源，使得它们分别发射第一颜色、第二颜色和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3设置有相同颜色的发光元件，并且包括设置在各个发光元件上的不同颜色的颜色转换层和/或滤色器，使得第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别发射第一颜色、第二颜色和第三颜色的光。然而，构造每个像素单元PXU的像素PXL的颜色、类型和/或数量没有具体地限制。也就是说，由每个像素PXL发射的光的颜色可以各种地改变。
像素PXL可以包括由预定的控制信号(例如，扫描信号和数据信号)和/或预定的电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2的实施例中的一个的至少一个发光元件LD，例如，具有小至纳米级至微米级的尺寸的超小圆柱形形状的发光元件LD。然而，本发明不限于此，可以使用各种类型的发光元件LD作为像素PXL的光源。
在实施例中，每个像素PXL可以被构造为有源像素。但是，可以应用于显示装置的像素PXL的类型、结构和/或驱动方法没有具体地限制。例如，每个像素PXL可以被构造为各种结构和/或驱动方法的无源发光显示装置或有源发光显示装置的像素。
图4示出了根据实施例的像素的电路图。例如，图4示出了可应用于有源显示装置的像素PXL的实施例。然而，像素PXL的类型和显示装置的类型不限于此。
在一些实施例中，图4中所示的像素PXL可以是设置在图3的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。
参照图4，像素PXL可以包括用于产生与数据信号对应的亮度的光的光源单元LSU和用于驱动光源单元LSU的像素电路PXC。
光源单元LSU可以包括电连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD。发光元件LD的第一端部(例如，p型端部)可以经由像素电路PXC和第一电力线PL1电连接到第一电源VDD，并且发光元件LD的第二端部(例如，n型端部)可以经由第二电力线PL2电连接到第二电源VSS。
在一些实施例中，发光元件LD可以在第一电源VDD与第二电源VSS之间通过各种连接结构彼此电连接。例如，发光元件LD可以仅彼此并联连接，或者可以仅彼此串联连接。可选地，发光元件LD可以呈串联/并联混合结构连接。
例如，如图4中所示，发光元件LD可以被划分为四个串联级以彼此串联/并联连接。在这种情况下，每个串联级可以包括一对电极(例如，两个电极)和电连接在该对电极之间的至少一个发光元件LD。这里，构造各个串联级的发光元件LD的数量可以彼此相同或不同，但是发光元件LD的数量没有具体地限制。
例如，第一串联级可以包括第一电极ET1、第二电极ET2和电连接在第一电极ET1与第二电极ET2之间的至少一个第一发光元件LD1，第二串联级可以包括第三电极ET3、第四电极ET4和电连接在第三电极ET3与第四电极ET4之间的至少一个第二发光元件LD2。类似地，第三串联级可以包括第五电极ET5、第六电极ET6以及电连接在第五电极ET5与第六电极ET6之间的至少一个第三发光元件LD3，第四串联级可以包括第七电极ET7、第八电极ET8以及电连接在第七电极ET7与第八电极ET8之间的至少一个第四发光元件LD4。
光源单元LSU的第一电极(例如，第一电极ET1)可以是第一像素电极(或阳极电极)。另外，光源单元LSU的最后一个电极(例如，第八电极ET8)可以是第二像素电极(或阴极电极)。
光源单元LSU的剩余电极(例如，第二电极ET2至第七电极ET7)可以形成相应的中间电极。例如，第二电极ET2和第三电极ET3可以一体地或非一体地彼此连接以形成第一中间电极IET1。类似地，第四电极ET4和第五电极ET5可以一体地或非一体地彼此连接以形成第二中间电极IET2，第六电极ET6和第七电极ET7可以一体地或非一体地彼此连接以形成第三中间电极IET3。在这种情况下，第二电极ET2和第三电极ET3可以组合以被认为是一个第一中间电极IET1，第四电极ET4和第五电极ET5可以组合以被认为是一个第二中间电极IET2，并且第六电极ET6和第七电极ET7可以组合以被认为是一个第三中间电极IET3。
第一发光元件LD1的第一端部(例如，p型端部)可以经由光源单元LSU的第一像素电极(例如，第一电极ET1)连接到第一电源VDD。另外，第一发光元件LD1的第二端部(例如，n型端部)可以通过第一中间电极IET1连接到第二发光元件LD2的第一端部(例如，p型端部)。
第二发光元件LD2的第一端部(例如，p型端部)可以连接到第一发光元件LD1的第二端部(例如，n型端部)。另外，第二发光元件LD2的第二端部(例如，n型端部)可以通过第二中间电极IET2连接到第三发光元件LD3的第一端部(例如，p型端部)。
第三发光元件LD3的第一端部(例如，p型端部)可以连接到第二发光元件LD2的第二端部(例如，n型端部)。另外，第三发光元件LD3的第二端部(例如，n型端部)可以经由光源单元LSU的第二像素电极(例如，第八电极ET8)连接到第二电源VSS。以上述方式，第一发光元件LD1至第四发光元件LD4可以在光源单元LSU的第一像素电极和第二像素电极之间顺序地串联连接。
同时，在图4中，示出了其中发光元件LD以4级串联/并联混合结构连接的实施例，但是本发明不限于此。例如，在另一实施例中，至少两个发光元件LD可以以2级串联或串联/并联混合结构连接，或者四个或更多个发光元件LD可以以4级或更多个串联或者串联/并联混合结构连接。
当通过使用相同条件(例如，相同尺寸和/或数量)的发光元件LD作为有效光源来构造光源单元LSU时，并且当发光元件LD以串联或串联/并联混合结构连接时，可以改善功率效率。例如，与其中发光元件LD仅并联连接的光源单元(未示出)相比，其中发光元件LD串联连接或串联/并联连接的光源单元LSU可以以相同的电流显示更高的亮度。另外，其中发光元件LD串联或串联/并联连接的光源单元LSU可以以较低的驱动电流显示与其中发光元件LD并联连接的光源单元的亮度相同的亮度。另外，在其中发光元件LD以串联结构或以串联/并联混合结构连接的像素PXL中，即使在串联级中的一些处发生短路缺陷，由于可以通过其余串联级中的发光元件LD显示预定程度的亮度，因此可以降低像素PXL的暗点缺陷的可能性。
发光元件LD中的每个可以包括：经由第一像素电极(例如，第一电极ET1)、像素电路PXC和/或第一电力线PL1电连接到第一电源VDD的第一端部(例如，p型端部)；以及经由第二像素电极(例如，第八电极ET8)和第二电力线PL2电连接到第二电源VSS的第二端部(例如，n型端部)。也就是说，发光元件LD可以在第一电源VDD与第二电源VSS之间在正向方向上连接。如上所述在正向方向上连接的各个发光元件LD可以构成各个有效光源，并且这些有效光源可以组合以形成像素PXL的光源单元LSU。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。例如，第一电源VDD可以被设定为高电位电源，第二电源VSS可以被设定为低电位电源。在这种情况下，第一电源VDD和第二电源VSS可以具有电位差，使得发光元件LD可以在像素PXL的发光时段期间发光。
当通过对应的像素电路PXC供应驱动电流时，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与将要在对应的帧中显示的灰度值对应的驱动电流供应给光源单元LSU。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，光源单元LSU可以显示与驱动电流对应的亮度。
像素电路PXC可以连接在第一电源VDD与光源单元LSU之间。像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。例如，当像素PXL设置在显示区域DA的第i水平线(行)(i是自然数)和第j竖直线(列)(j是自然数)中时，像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在一些实施例中，像素电路PXC可以包括多个晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以连接到第一电极ET1。第一晶体管T1的栅电极可以结合到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应给光源单元LSU的驱动电流。也就是说，第一晶体管T1可以是控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2可以连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以连接到数据线Dj，并且第二晶体管T2的第二电极(例如，漏电极)可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线Si。当可以从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号SSi时，第二晶体管T2导通以电连接数据线Dj和第一节点N1。
对于每个帧周期，对应的帧的数据信号DSj供应给数据线Dj，并且在其中供应有栅极导通电压的扫描信号SSi的时段期间，可以通过导通的第二晶体管T2将数据信号DSj发送到第一节点N1。也就是说，第二晶体管T2可以是用于将每个数据信号DSj发送到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一电源VDD，并且存储电容器Cst的另一个电极连接到第一节点N1。存储电容器Cst可以在每个帧周期期间用与供应给第一节点N1的数据信号DSj对应的电压充电。
在一些实施例中，像素电路PXC还可以连接到感测控制线SCLi和感测线SLj。例如，设置在显示区域DA的第i水平线和第j竖直线处的像素PXL的像素电路PXC可以连接到显示区域DA的第i感测控制线SCLi和第j感测线SLj。像素电路PXC还可以包括第三晶体管T3。然而，不必限于此，在一些实施例中，可以省略感测线SLj，并且还可以通过对应的像素PXL(或相邻的像素)的数据线Dj通过检测感测信号SENj来检测像素PXL的特性。
第三晶体管T3可以连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的与第一电极ET1连接的一个电极(例如，源电极)，并且第三晶体管T3的另一电极可以连接到感测线SLj。同时，当省略感测线SLj时，第三晶体管T3的另一电极也可以连接到数据线Dj。
第三晶体管T3的栅电极可以连接到感测控制线SCLi。当省略感测控制线SCLi时，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3可以在预定的感测时段期间通过供应给感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi导通，以电连接感测线SLj和第一晶体管T1。
在一些实施例中，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性(例如，第一晶体管T1的阈值电压)的时段。在感测时段期间，可以通过经由数据线Dj和第二晶体管T2向第一节点N1供应可以导通第一晶体管T1的预定的参考电压并且通过将每个像素PXL连接到电流源等来导通第一晶体管T1。另外，通过向第三晶体管T3供应栅极导通电压的感测控制信号SCSi以使第三晶体管T3导通，第一晶体管T1可以连接到感测线SLj。此后，通过感测线SLj获得感测信号SENj，并且可以通过使用感测信号SENj来检测每个像素PXL的包括第一晶体管T1的阈值电压的特性。可以使用关于每个像素PXL的特性的信息来转换图像数据，使得可以补偿设置在显示区域DA中的像素PXL之间的特性差异。
同时，图4示出了其中第一晶体管至第三晶体管T1、T2和T3都是n型晶体管的实施例，但是本发明不限于此。例如，第一晶体管至第三晶体管T1、T2和T3中的至少一个可以改变为p型晶体管。另外，像素电路PXC可以被构造为具有各种结构和/或驱动方法的像素电路。例如，可以进一步包括诸如用于补偿第一晶体管T1的阈值电压的晶体管、用于使第一节点N1的电压或光源单元LSU的第一电极ET1的电压初始化的晶体管、用于控制其中向光源单元LSU供应驱动电流的时段的晶体管和/或用于升压第一节点N1的电压的升压电容器的附加电路元件。
图5示出了根据实施例的显示装置的俯视平面图。图6示出了沿着图5的线A-A'截取的剖视图。图7示出了沿着图5的线B-B'截取的剖视图。
作为示例，图5可以是构造图3的像素单元PXU的第一像素至第三像素PXL1、PXL2和PXL3中的一个，并且第一像素至第三像素PXL1、PXL2和PXL3可以彼此基本上相同或相似。另外，图5示出了其中每个像素PXL包括如图4中所示的设置为四个串联级的发光元件LD的实施例，但是每个像素PXL的串联级的数量可以根据实施例各种地改变。
参照图5，像素PXL中的每个可以包括第一像素电极ELT1和第二像素电极ELT2、第一发光元件LD1至第四发光元件LD4以及第一接触电极CNE1至第八接触电极CNE8。在下文中，当第一像素电极ELT1和第二像素电极ELT2被任意地称为至少一个像素电极时，它们将被称为“像素电极ELT”或“多个像素电极ELT”。另外，当任意提及第一发光元件LD1至第四发光元件LD4的至少一个发光元件或全面地提及两个或更多个发光元件时，它或它们将被称为“发光元件LD”或“多个发光元件LD”，并且当任意提及包括第一接触电极CNE1至第八接触电极CNE8的接触电极中的至少一个接触电极时，它或它们将被称为“接触电极CNE”或“多个接触电极CNE”。
第一像素电极ELT1可以包括第一区域A1、第二区域A2和设置在第一区域A1与第二区域A2之间的第三区域A3。第一像素电极ELT1的第一区域A1和第二区域A2可以在第一方向DR1上延伸，并且可以在与第一方向DR1交叉的第二方向DR2上以预定间隔彼此间隔开。第一像素电极ELT1的第三区域A3可以在第一区域A1与第二区域A2之间在第二方向DR2上延伸。
第一像素电极ELT1的第一区域A1和第二区域A2均可以包括从第三区域A3的一端和另一端分支的多个分支区域B1、B2、B3和B4。例如，第一像素电极ELT1的第一区域A1可以包括从第三区域A3的一端在第一方向DR1上延伸的第一分支区域B1和从第三区域A3的一端在第一方向DR1的相反方向上延伸的第二分支区域B2。另外，第一像素电极ELT1的第二区域A2可以包括从第三区域A3的另一端在第一方向DR1的相反方向上延伸的第三分支区域B3和从第三区域A3的另一端在第一方向DR1上延伸的第四分支区域B4。
第二像素电极ELT2可以与第一像素电极ELT1间隔开，在这种情况下，可以设置为围绕第一像素电极ELT1的至少一部分。例如，第二像素电极ELT2可以设置为围绕第一像素电极ELT1的第二区域A2。在这种情况下，第二像素电极ELT2可以延伸以围绕第一像素电极ELT1的第三分支区域B3和第四分支区域B4，第二像素电极ELT2的一端可以面对第一像素电极ELT1的第一分支区域B1，并且第二像素电极ELT2的另一端可以面对第一像素电极ELT1的第二分支区域B2。然而，不必限于此，第一像素电极ELT1和第二像素电极ELT2中的每个的形状和/或相互设置结构可以根据实施例各种地改变。
上述像素电极ELT中的一个(例如，第一像素电极ELT1)可以通过第一接触部CNT1电连接到像素电路PXC和/或第一电力线PL1。像素电极ELT中的另一个(例如，第二像素电极ELT2)可以通过第二接触部CNT2电连接到第二电力线PL2。例如，第一像素电极ELT1可以与图4的第一电极ET1对应，第二像素电极ELT2可以与图4的第八电极ET8对应。
发光元件LD可以设置在第一像素电极ELT1与第二像素电极ELT2之间。发光元件LD可以在第一像素电极ELT1与第二像素电极ELT2之间定向地对准。例如，发光元件LD可以设置为使得第一端部EP1面对第一像素电极ELT1，第二端部EP2面对第二像素电极ELT2。
在实施例中，第一发光元件LD1和第二发光元件LD2可以设置在第一像素电极ELT1的第一区域A1与第二像素电极ELT2之间。第三发光元件LD3和第四发光元件LD4可以设置在第一像素电极ELT1的第二区域A2与第二像素电极ELT2之间。
具体地，第一发光元件LD1可以设置在第一像素电极ELT1的第一分支区域B1与第二像素电极ELT2之间。第二发光元件LD2可以设置在第一像素电极ELT1的第二分支区域B2与第二像素电极ELT2之间。第三发光元件LD3可以设置在第一像素电极ELT1的第三分支区域B3与第二像素电极ELT2之间。第四发光元件LD4可以设置在第一像素电极ELT1的第四分支区域B4与第二像素电极ELT2之间。
发光元件LD可以通过接触电极CNE电连接到第一像素电极ELT1和第二像素电极ELT2。
第一接触电极CNE1可以设置在第一像素电极ELT1和第一发光元件LD1的第一端部EP1上。第一接触电极CNE1可以在第三方向DR3上与第一像素电极ELT1的第一分支区域B1和/或第一发光元件LD1的第一端部EP1叠置。第一接触电极CNE1可以接触第一像素电极ELT1和第一发光元件LD1的第一端部EP1。也就是说，第一接触电极CNE1可以电连接第一像素电极ELT1和第一发光元件LD1。
第二接触电极CNE2可以设置在第一发光元件LD1的第二端部EP2上。第二接触电极CNE2可以在第三方向DR3上与第一发光元件LD1的第二端部EP2叠置。另外，第二接触电极CNE2可以在第三方向DR3上与第二像素电极ELT2叠置。第二接触电极CNE2可以接触第一发光元件LD1的第二端部EP2。在实施例中，第二接触电极CNE2可以与图4的第二电极ET2对应。
第三接触电极CNE3可以设置在第二发光元件LD2的第一端部EP1上。第三接触电极CNE3可以在第三方向DR3上与第二发光元件LD2的第一端部EP1叠置。另外，第三接触电极CNE3可以在第三方向DR3上与第一像素电极ELT1的第二分支区域B2叠置。第三接触电极CNE3可以接触第二接触电极CNE2和第二发光元件LD2的第一端部EP1。也就是说，第三接触电极CNE3可以电连接第二接触电极CNE2和第二发光元件LD2。例如，第三接触电极CNE3可以与第二接触电极CNE2设置在不同的层，以通过单独的接触孔接触第二接触电极CNE2。因此，第一发光元件LD1的第二端部EP2可以通过第二接触电极CNE2和第三接触电极CNE3连接到第二发光元件LD2的第一端部EP1。例如，第三接触电极CNE3可以与图4的第三电极ET3对应。
第四接触电极CNE4可以设置在第二发光元件LD2的第二端部EP2上。第四接触电极CNE4可以在第三方向DR3上与第二发光元件LD2的第二端部EP2叠置。另外，第四接触电极CNE4可以在第三方向DR3上与第二像素电极ELT2叠置。第四接触电极CNE4可以接触第二发光元件LD2的第二端部EP2。例如，第四接触电极CNE4可以与图4的第四电极ET4对应。
第五接触电极CNE5可以设置在第三发光元件LD3的第一端部EP1上。第五接触电极CNE5可以在第三方向DR3上与第三发光元件LD3的第一端部EP1叠置。另外，第五接触电极CNE5可以在第三方向DR3上与第一像素电极ELT1的第三分支区域B3叠置。第五接触电极CNE5可以接触第四接触电极CNE4和第三发光元件LD3的第一端部EP1。也就是说，第五接触电极CNE5可以电连接第四接触电极CNE4和第三发光元件LD3。例如，第五接触电极CNE5可以与第四接触电极CNE4设置在不同的层，以通过单独的接触孔接触第四接触电极CNE4。因此，第二发光元件LD2的第二端部EP2可以通过第四接触电极CNE4和第五接触电极CNE5连接到第三发光元件LD3的第一端部EP1。例如，第五接触电极CNE5可以与图4的第五电极ET5对应。
第六接触电极CNE6可以设置在第三发光元件LD3的第二端部EP2上。第六接触电极CNE6可以在第三方向DR3上与第三发光元件LD3的第二端部EP2叠置。另外，第六接触电极CNE6可以在第三方向DR3上与第二像素电极ELT2叠置。第六接触电极CNE6可以接触第三发光元件LD3的第二端部EP2。例如，第六接触电极CNE6可以与图4的第六电极ET6对应。
第七接触电极CNE7可以设置在第四发光元件LD4的第一端部EP1上。第七接触电极CNE7可以在第三方向DR3上与第四发光元件LD4的第一端部EP1叠置。另外，第七接触电极CNE7可以在第三方向DR3上与第一像素电极ELT1的第四分支区域B4叠置。第七接触电极CNE7可以接触第六接触电极CNE6和第四发光元件LD4的第一端部EP1。也就是说，第七接触电极CNE7可以电连接第六接触电极CNE6和第四发光元件LD4。例如，第七接触电极CNE7可以与第六接触电极CNE6设置在不同的层，以通过单独的接触孔接触第六接触电极CNE6。因此，第三发光元件LD3的第二端部EP2可以通过第六接触电极CNE6和第七接触电极CNE7连接到第四发光元件LD4的第一端部EP1。例如，第七接触电极CNE7可以与图4的第七电极ET7对应。
第八接触电极CNE8可以设置在第二像素电极ELT2和第四发光元件LD4的第二端部EP2上。第八接触电极CNE8可以在第三方向DR3上与第二像素电极ELT2和/或第四发光元件LD4的第二端部EP2叠置。第八接触电极CNE8可以接触第二像素电极ELT2和第四发光元件LD4的第二端部EP2。也就是说，第八接触电极CNE8可以电连接第二像素电极ELT2和第四发光元件LD4。
在实施例中，每个像素PXL还可以包括覆盖接触电极CNE中的至少一些的绝缘层。例如，第三绝缘层INS3可以设置在第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8上。在这种情况下，第三绝缘层INS3在第三方向DR3上与发光元件LD的第二端部EP2叠置，并且在这种情况下，第三绝缘层INS3可以设置为在第三方向DR3上不与发光元件LD的第一端部EP1叠置。如此，当第三绝缘层INS3不与发光元件LD的具有大的发光量的第一端部EP1(或第一半导体层11)叠置时，可以使由于第三绝缘层INS3而劣化的发光效率最小化。
同时，在图5中，示出了其中第三绝缘层INS3在第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8上具有条纹形状的情况，但是本发明不限于此。也就是说，第三绝缘层INS3的形状或设置结构可以在其中第三绝缘层INS3不与发光元件LD的第一端部EP1叠置的范围内各种地改变。例如，在一些实施例中，第三绝缘层INS3可以设置在像素PXL的整个表面上，在这种情况下，第三绝缘层INS3可以包括暴露发光元件LD的第一端部EP1的开口。
在下文中，将基于发光元件LD参照图6和图7详细地描述每个像素PXL的剖面结构。图6基于第一发光元件LD1示意性地示出了每个像素PXL的结构，并且示出了构成像素电路PXC的各种电路元件之中的连接到第一像素电极ELT1的晶体管T(例如，图4的第一晶体管T1)。在下文中，当不必单独指定第一晶体管T1时，第一晶体管T1也将被全面地称为“晶体管T”。同时，晶体管T的结构和/或其每层的位置不限于图6中所示的实施例，并且可以根据实施例进行各种改变。另外，包括在每个像素电路PXC中的晶体管T可以具有彼此基本上相同或相似的结构，但是不限于此。例如，在另一实施例中，包括在像素电路PXC中的晶体管T中的至少一个可以具有与剩余的其他晶体管T不同的剖面结构，和/或可以设置在不同的层。
图7示出了发光元件LD之间的电连接结构且示出了接触电极CNE，并且为了更好地理解和易于描述，省略了电路层PCL等。
参照图6和图7，像素PXL和包括像素PXL的显示装置可以包括基底SUB以及设置在基底SUB的一个表面上的电路层PCL和显示层DPL。在一些实施例中，颜色转换层和/或滤色器层可以进一步设置在显示层DPL上，但是本发明不限于此。
电路层PCL可以包括用于构成每个像素PXL的像素电路PXC的电路元件和连接到电路元件的各种布线。显示层DPL包括电极(例如，像素电极ELT和/或接触电极CNE)和构成每个像素PXL的光源单元LSU的发光元件LD。
电路层PCL也可以包括构成像素电路PXC的多个晶体管T。另外，电路层PCL还可以包括连接到每个像素电路PXC和/或光源单元LSU的至少一条电力线和/或信号线。例如，电路层PCL可以包括第一电力线PL1、第二电力线PL2以及每个像素PXL的扫描线Si和数据线Dj。另外，电路层PCL可以包括多个绝缘层。例如，电路层PCL可以包括顺序地堆叠在基底SUB的一侧上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2和/或钝化层PSV。另外，电路层PCL还可以选择性地包括设置在晶体管T中的至少一些下面的至少一个光阻挡图案(未示出)等。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以形成为单层，但也可以形成为至少两层的多层。当缓冲层BFL被设置为多层时，各个层可以由相同的材料或不同的材料制成。可以根据实施例省略缓冲层BFL。在这种情况下，至少一个电路元件和/或布线可以直接设置在基底SUB的一个表面上。
每个晶体管T可以包括半导体图案SCP、栅电极GE、第一晶体管电极TE1和第二晶体管电极TE2。同时，图6示出了其中每个晶体管T包括与半导体图案SCP分离地形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但是本发明不必限于此。例如，在另一实施例中，设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与每个半导体图案SCP成一体。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以设置在其上形成有缓冲层BFL的基底SUB与栅极绝缘层GI之间。半导体图案SCP可以包括接触每个第一晶体管电极TE1的第一区域、接触每个第二晶体管电极TE2的第二区域和设置在第一区域与第二区域之间的沟道区域。在一些实施例中，第一区域和第二区域中的一个可以是源区，并且第一区域和第二区域的另一个可以是漏区。
在一些实施例中，半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。另外，半导体图案SCP的沟道区域可以是作为未掺杂有杂质的半导体图案的本征半导体，并且半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有预定的杂质的半导体图案。
在实施例中，包括在每个像素电路PXC中的晶体管T的半导体图案SCP可以由基本上相同或相似的材料制成。例如，晶体管T的半导体图案SCP可以是多晶硅、非晶硅和氧化物半导体中的一种材料。
在另一实施例中，晶体管T中的一些及其剩余的一些可以包括由不同材料制成的半导体图案SCP。例如，晶体管T中的一些的半导体图案SCP可以由多晶硅或非晶硅制成，并且晶体管T中的剩余的一些的半导体图案SCP可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。栅极绝缘层GI可以形成为单层或多层，并且可以包括包含氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的各种类型的有机/无机绝缘材料。
栅电极GE可以设置在栅极绝缘层GI上。例如，栅电极GE可以设置为与半导体图案SCP叠置且栅极绝缘层GI置于栅电极GE与半导体图案SCP之间。同时，图6示出了晶体管T的顶栅结构，但是在另一实施例中，晶体管T可以具有底栅结构。在这种情况下，栅电极GE可以设置为在半导体图案SCP下面与半导体图案SCP叠置。
第一层间绝缘层ILD1可以设置在栅电极GE上。例如，第一层间绝缘层ILD1可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一层间绝缘层ILD1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的各种类型的有机/无机绝缘材料，并且包括在第一层间绝缘层ILD1中的材料没有具体地限制。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体图案SCP上，且至少一个第一层间绝缘层ILD1在第一晶体管电极TE1和第二晶体管电极TE2与每个半导体图案SCP之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体图案SCP的不同端部上，且栅极绝缘层GI和第一层间绝缘层ILD1在第一晶体管电极TE1和第二晶体管电极TE2与半导体图案SCP之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体图案SCP。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的相应的接触孔连接到半导体图案SCP的第一区域和第二区域。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到至少一个像素电极。例如，晶体管T可以通过接触孔(例如，第一接触孔CH1)和/或穿过钝化层PSV的桥接图案BRP电连接到第一像素电极ELT1。
在实施例中，连接到每个像素PXL的至少一条信号线和/或电力线可以与包括在像素电路PXC中的电路元件的一个电极设置在同一层。例如，每个像素PXL的扫描线Si可以与晶体管T的栅电极GE设置在同一层，并且每个像素PXL的数据线Dj可以与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2设置在同一层。
第一电力线PL1和/或第二电力线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层或不同的层。例如，用于供应第二电源VSS的第二电力线PL2可以设置在第二层间绝缘层ILD2上，以至少部分地被钝化层PSV覆盖。第二电力线PL2可以通过穿过钝化层PSV的接触孔电连接到设置在钝化层PSV上的光源单元LSU的第二像素电极ELT2。然而，第一电力线PL1和/或第二电力线PL2的位置和/或结构可以各种地改变。例如，第二电力线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层，以通过至少一个桥接图案(未示出)和/或接触孔电连接到第二像素电极ELT2。
第二层间绝缘层ILD2可以设置在第一层间绝缘层ILD1的上部处，并且可以覆盖设置在第一层间绝缘层ILD1上的第一晶体管电极TE1和第二晶体管电极TE2。第二层间绝缘层ILD2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二层间绝缘层ILD2可以包括包含氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的各种类型的有机/无机绝缘材料，但不必限于此。
用于连接设置在像素电路PXC中的至少一个电路元件(例如，第一晶体管T1)和第一像素电极ELT1的桥接图案BRP、第一电力线PL1和/或第二电力线PL2可以设置在第二层间绝缘层ILD2上。
钝化层PSV可以设置在包括晶体管T的电路元件上和/或在包括第一电力线PL1和第二电力线PL2的布线上。钝化层PSV可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以包括至少一个有机绝缘层，并且可以用于使电路层PCL的表面基本上平坦化。
显示层DPL可以设置在电路层PCL的钝化层PSV上。显示层DPL包括构成每个像素PXL的光源单元LSU的电极(例如，像素电极ELT和/或接触电极CNE)和发光元件LD。
显示层DPL可以包括在基底SUB上在第三方向DR3上突出的堤BNK。堤BNK可以在电路层PCL上以分离的或一体的图案形成。
根据实施例，堤BNK可以具有各种形状。在实施例中，堤BNK可以是具有正锥形结构的堤结构。例如，如图6和图7中所示，堤BNK可以形成为具有相对于基底SUB以预定的角度倾斜的倾斜表面。然而，本发明不必限于此，堤BNK可以具有拥有弯曲表面或台阶形状的侧壁。例如，堤BNK可以具有半圆形形状或半椭圆形形状的剖面。
设置在堤BNK的上部处的电极和绝缘层可以具有与堤BNK对应的形状。例如，像素电极ELT和接触电极CNE可以设置在堤BNK的上部上，并且可以包括具有与堤BNK的形状对应的形状的倾斜表面或弯曲表面。作为示例，堤BNK可以与设置在堤BNK的上部上的像素电极ELT一起用作将从发光元件LD发射的光引导到像素PXL的前方方向(即，第三方向DR3)的反射构件，以改善显示面板PNL的发光效率。
堤BNK可以包含包括至少一种无机材料和/或有机材料的绝缘材料。例如，堤BNK可以包括包含各种无机绝缘材料的至少一层无机膜，无机绝缘材料包括氮化硅(SiNx)或氧化硅(SiOx)。可选地，堤BNK可以包括包含各种有机绝缘材料的至少一层有机膜和/或光致抗蚀剂膜，或者可以包括复合地包括有机/无机材料的单层绝缘体或多层绝缘体。也就是说，堤BNK的材料和/或图案形状可以各种地改变。
每个像素PXL的第一像素电极ELT1和第二像素电极ELT2可以设置在堤BNK的上部上。第一像素电极ELT1和第二像素电极ELT2可以设置为彼此间隔开。
在一些实施例中，第一像素电极ELT1和第二像素电极ELT2可以具有针对每个像素PXL分离的图案或共同连接到多个像素PXL的图案。另一方面，在形成像素PXL的工艺之前，具体地，在发光元件LD的对准完成之前，像素PXL的第一像素电极ELT1彼此连接，并且像素PXL的第二像素电极ELT2可以彼此连接。例如，在发光元件LD的对准完成之前，像素PXL的第一像素电极ELT1可以彼此一体地形成以形成一个第一对准电极，并且像素PXL的第二像素电极ELT2可以彼此一体地形成以形成一个第二对准电极。然而，不必限于此，像素PXL的第一像素电极ELT1和第二像素电极ELT2均非一体地形成，并且可以通过至少一个接触孔和/或桥接图案彼此电连接。
在发光元件LD的对准步骤中，第一像素电极ELT1和第二像素电极ELT2可以分别接收第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一像素电极ELT1和第二像素电极ELT2中的一个可以供应有AC型对准信号，并且第一像素电极ELT1和第二像素电极ELT2中的另一个可以供应有具有恒定电压电平的对准电压(例如，接地电压)。也就是说，可以在发光元件LD的对准工艺中将预定的对准信号施加到第一像素电极ELT1和第二像素电极ELT2。因此，可以在第一像素电极ELT1与第二像素电极ELT2之间形成电场。设置在像素PXL中的每个中的发光元件LD可以通过电场在第一像素电极ELT1与第二像素电极ELT2之间对准。在发光元件LD的对准完成之后，通过断开像素PXL之间的第一像素电极ELT1之间的连接和第二像素电极ELT2之间的连接，可以以能够被单独驱动的形式形成像素PXL。
第一像素电极ELT1可以通过第一接触部CNT1电连接到预定的电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定的控制线)。在实施例中，第一像素电极ELT1可以通过第一接触部CNT1电连接到桥接图案BRP，因此，第一像素电极ELT1可以电连接到晶体管T。然而，本发明不必限于此，第一像素电极ELT1可以直接连接到预定的电力线或信号线。
第二像素电极ELT2可以通过第二接触部CNT2电连接到预定的电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定的控制线)。在实施例中，第二像素电极ELT2可以通过第二接触部CNT2电连接到第二电力线PL2。然而，本发明不必限于此，第二像素电极ELT2可以直接连接到预定的电力线或信号线。
第一像素电极ELT1和第二像素电极ELT2中的每个可以包含至少一种导电材料。例如，第一像素电极ELT1和第二像素电极ELT2中的每个可以包括：包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu)的各种金属材料中的至少一种金属或包括它们的合金；诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)或氧化氟锡(FTO)的导电氧化物；以及诸如PEDOT的导电聚合物之中的至少一种导电材料，但不限于此。例如，除了碳纳米管或石墨烯之外，第一像素电极ELT1和第二像素电极ELT2中的每个也可以包含其他导电材料。另外，第一像素电极ELT1和第二像素电极ELT2中的每个可以由单层或多层构成。例如，第一像素电极ELT1和第二像素电极ELT2可以包括包含反射性导电材料的反射电极层。另外，第一像素电极ELT1和第二像素电极ELT2中的每个还可以选择性地包括设置在反射电极层的上部和/或下部处的至少一个透明电极层和覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
第一绝缘层INS1可以设置在第一像素电极ELT1和第二像素电极ELT2的一个区域上。第一绝缘层INS1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlOx)的各种类型的有机/无机绝缘材料。
发光元件LD可以设置并布置在第一像素电极ELT1和第二像素电极ELT2以及第一绝缘层INS1上。例如，可以通过喷墨法、狭缝涂覆法或其他各种方法将发光元件LD供应给每个像素PXL，并且可以通过施加到第一像素电极ELT1和第二像素电极ELT2中的每个的预定的对准信号(或对准电压)在第一像素电极ELT1与第二像素电极ELT2之间定向地对准发光元件LD。例如，发光元件LD可以设置在第一像素电极ELT1与第二像素电极ELT2之间，使得第一端部EP1面对第一像素电极ELT1，第二端部EP2面对第二像素电极ELT2。
第二绝缘层INS2可以设置在发光元件LD的一个区域上。例如，第二绝缘层INS2可以设置在发光元件LD中的每个的一个区域上，以暴露发光元件LD中的每个的第一端部EP1和第二端部EP2。例如，第二绝缘层INS2可以局部地设置在包括发光元件LD中的每个的中心区域的一个区域的上部处。当在发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2时，能够防止发光元件LD从对准位置偏离。
第二绝缘层INS2可以在每个像素PXL中以独立图案形成，但不限于此。在一些实施例中，可以省略第二绝缘层INS2，并且在这种情况下，接触电极CNE可以直接设置在发光元件LD上。
第二绝缘层INS2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(AlOx)、光致抗蚀剂的各种类型的有机/无机绝缘材料。
发光元件LD的未被第二绝缘层INS2覆盖的第一端部EP1和第二端部EP2可以被相应的接触电极CNE覆盖。
在实施例中，如图6和图7中所示，接触电极CNE可以在基底SUB的一个表面上顺序地形成在不同的层。例如，第三绝缘层INS3可以设置在形成为不同导电层的接触电极CNE之间。
另一方面，为了允许发光元件LD的具有大的发光量的第一端部EP1(或第一半导体层11)不与第三绝缘层INS3叠置，可以首先在发光元件LD的第二端部EP2上形成第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8。在实施例中，第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8可以设置在同一层。也就是说，第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8可以通过同一工艺同时形成。
第三绝缘层INS3可以设置在第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8上。在这种情况下，第三绝缘层INS3在第三方向DR3上与发光元件LD的第二端部EP2叠置，并且在这种情况下，第三绝缘层INS3可以设置为在第三方向DR3上不与发光元件LD的第一端部EP1叠置。因此，如上所述，可以最小化由于第三绝缘层INS3而劣化的发光效率。
第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以设置在第三绝缘层INS3上。第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以设置在发光元件LD的由第三绝缘层INS3暴露的第一端部EP1上。在实施例中，第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以设置在同一层。也就是说，第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以通过同一工艺同时形成。
在实施例中，发光元件LD可以通过接触电极CNE串联连接在第一像素电极ELT1与第二像素电极ELT2之间。
第一接触电极CNE1可以接触第一串联级的第一发光元件LD1的第一端部EP1，并且可以通过穿过第一绝缘层INS1的开口接触第一像素电极ELT1。
第二接触电极CNE2可以接触第一串联级的第一发光元件LD1的第二端部EP2。
第三接触电极CNE3可以接触第二串联级的第二发光元件LD2的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第二接触电极CNE2。
第四接触电极CNE4可以接触第二串联级的第二发光元件LD2的第二端部EP2。
第五接触电极CNE5可以接触第三串联级的第三发光元件LD3的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第四接触电极CNE4。
第六接触电极CNE6可以接触第三串联级的第三发光元件LD3的第二端部EP2。
第七接触电极CNE7可以接触第四串联级的第四发光元件LD4的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第六接触电极CNE6。
第八接触电极CNE8可以接触第四串联级的第四发光元件LD4的第二端部EP2，并且可以通过穿过第一绝缘层INS1的开口接触第二像素电极ELT2。因此，第一发光元件LD1至第四发光元件LD4可以顺序地串联连接。
接触电极CNE可以由各种透明导电材料制成。例如，接触电极CNE可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)或氧化氟锡(FTO)的各种透明材料中的至少一种，并且接触电极CNE可以被实现为基本上透明或半透明的以满足预定的透射率。因此，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以透射通过接触电极CNE以发射到显示面板PNL的外部。
第三绝缘层INS3可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘层INS3可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlOx)的各种类型的有机/无机绝缘材料。
第四绝缘层INS4可以设置在接触电极CNE和第三绝缘层INS3上。例如，第四绝缘层INS4可以覆盖堤BNK、像素电极ELT、发光元件LD、接触电极CNE以及下绝缘层INS1、INS2和INS3。第四绝缘层INS4可以包括无机层和/或有机层中的至少一层。
第四绝缘层INS4可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第四绝缘层INS4可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlOx)的各种类型的有机/无机绝缘材料。
在实施例中，第四绝缘层INS4可以包括多层结构的薄膜封装层。例如，第四绝缘层INS4可以包括包含至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层的多层结构的薄膜封装层。然而，本发明不必限于此，第四绝缘层INS4的材料和/或结构可以各种地改变。
根据上述实施例的显示装置，通过使用接触电极CNE将发光元件LD串联连接，在这种情况下，设置在接触电极CNE之间的第三绝缘层INS3被设计成不与发光元件LD的具有大的发光量的第一端部EP1(或第一半导体层11)叠置，使得能够改善显示面板PNL的发光效率。
在下文中，将描述另一实施例。在下面的实施例中，与上述元件相同的元件将由相同的附图标记表示，并且将省略或简化冗余的描述。
图8示出了根据另一实施例的显示装置的俯视平面图。图9示出了沿着图8的线C-C'截取的剖视图。
参照图8和图9，根据本实施例的显示装置与图1至图7的显示装置的不同之处在于，第二像素电极ELT2'具有分支区域，并且第一像素电极ELT1'围绕第二像素电极ELT2'的至少一部分。
具体地，第二像素电极ELT2'可以包括第一区域A1'、第二区域A2'和设置在第一区域A1'与第二区域A2'之间的第三区域A3'。第二像素电极ELT2'的第一区域A1'和第二区域A2'可以在第一方向DR1上延伸，并且可以在与第一方向DR1交叉的第二方向DR2上以预定间隔彼此间隔开。第二像素电极ELT2'的第三区域A3'可以在第一区域A1'与第二区域A2'之间在第二方向DR2上延伸。
第二像素电极ELT2'的第一区域A1'和第二区域A2'中的每个可以包括从第三区域A3'的一端和另一端分支的多个分支区域B1'、B2'、B3'和B4'。例如，第二像素电极ELT2'的第一区域A1'可以包括从第三区域A3'的一端在第一方向DR1上延伸的第一分支区域B1'和从第三区域A3'的一端在与第一方向DR1相反的方向上延伸的第二分支区域B2'。另外，第二像素电极ELT2'的第二区域A2'可以包括从第三区域A3'的另一端在与第一方向DR1相反的方向上延伸的第三分支区域B3'和从第三区域A3'的另一端在第一方向DR1上延伸的第四分支区域B4'。
第一像素电极ELT1'可以与第二像素电极ELT2'间隔开，在这种情况下，可以设置为围绕第二像素电极ELT2'的至少一部分。例如，第一像素电极ELT1'可以设置为围绕第二像素电极ELT2'的第二区域A2'。在这种情况下，第一像素电极ELT1'的一端可以面对第二像素电极ELT2'的第一分支区域B1'，并且第一像素电极ELT1'的另一端可以面对第二像素电极ELT2'的第二分支区域B2'。然而，不必限于此，第一像素电极ELT1'和第二像素电极ELT2'中的每个的形状和/或相互设置结构可以根据实施例进行各种改变。
发光元件LD可以设置在第一像素电极ELT1'与第二像素电极ELT2'之间。在这种情况下，发光元件LD可以在第一像素电极ELT1'与第二像素电极ELT2'之间定向地对准。例如，发光元件LD可以设置为使得第一端部EP1面对第一像素电极ELT1'，第二端部EP2面对第二像素电极ELT2'。
在实施例中，第一发光元件LD1和第二发光元件LD2可以设置在第二像素电极ELT2'的第一区域A1'与第一像素电极ELT1'之间。第三发光元件LD3和第四发光元件LD4可以设置在第二像素电极ELT2'的第二区域A2'与第一像素电极ELT1'之间。
具体地，第一发光元件LD1可以设置在第二像素电极ELT2'的第一分支区域B1'与第一像素电极ELT1'之间。第二发光元件LD2可以设置在第二像素电极ELT2'的第二分支区域B2'与第一像素电极ELT1'之间。第三发光元件LD3可以设置在第二像素电极ELT2'的第三分支区域B3'与第一像素电极ELT1'之间。第四发光元件LD4可以设置在第二像素电极ELT2'的第一分支区域B1'与第一像素电极ELT1'之间。
发光元件LD可以通过接触电极CNE电连接到第一像素电极ELT1'和第二像素电极ELT2'。
第一接触电极CNE1可以设置在第一像素电极ELT1'和第一发光元件LD1的第一端部EP1上。第一接触电极CNE1可以在第三方向DR3上与第一像素电极ELT1'和/或第一发光元件LD1的第一端部EP1叠置。第一接触电极CNE1可以接触第一像素电极ELT1'和第一发光元件LD1的第一端部EP1。也就是说，第一接触电极CNE1可以电连接第一像素电极ELT1'和第一发光元件LD1。
第二接触电极CNE2可以设置在第一发光元件LD1的第二端部EP2上。第二接触电极CNE2可以在第三方向DR3上与第一发光元件LD1的第二端部EP2叠置。另外，第二接触电极CNE2可以在第三方向DR3上与第二像素电极ELT2'的第一分支区域B1'叠置。第二接触电极CNE2可以接触第一发光元件LD1的第二端部EP2。
第三接触电极CNE3可以设置在第二发光元件LD2的第一端部EP1上。第三接触电极CNE3可以在第三方向DR3上与第二发光元件LD2的第一端部EP1叠置。另外，第三接触电极CNE3可以在第三方向DR3上与第一像素电极ELT1'叠置。第三接触电极CNE3可以接触第二接触电极CNE2和第二发光元件LD2的第一端部EP1。也就是说，第三接触电极CNE3可以电连接第二接触电极CNE2和第二发光元件LD2。例如，第三接触电极CNE3可以与第二接触电极CNE2设置在不同的层，以通过单独的接触孔接触第二接触电极CNE2。因此，第一发光元件LD1的第二端部EP2可以通过第二接触电极CNE2和第三接触电极CNE3连接到第二发光元件LD2的第一端部EP1。
第四接触电极CNE4可以设置在第二发光元件LD2的第二端部EP2上。第四接触电极CNE4可以在第三方向DR3上与第二发光元件LD2的第二端部EP2叠置。另外，第四接触电极CNE4可以在第三方向DR3上与第二像素电极ELT2'的第二分支区域B2'叠置。第四接触电极CNE4可以接触第二发光元件LD2的第二端部EP2。
第五接触电极CNE5可以设置在第三发光元件LD3的第一端部EP1上。第五接触电极CNE5可以在第三方向DR3上与第三发光元件LD3的第一端部EP1叠置。另外，第五接触电极CNE5可以在第三方向DR3上与第一像素电极ELT1'叠置。第五接触电极CNE5可以接触第四接触电极CNE4和第三发光元件LD3的第一端部EP1。也就是说，第五接触电极CNE5可以电连接第四接触电极CNE4和第三发光元件LD3。例如，第五接触电极CNE5可以与第四接触电极CNE4设置在不同的层，以通过单独的接触孔接触第四接触电极CNE4。因此，第二发光元件LD2的第二端部EP2可以通过第四接触电极CNE4和第五接触电极CNE5连接到第三发光元件LD3的第一端部EP1。
第六接触电极CNE6可以设置在第三发光元件LD3的第二端部EP2上。第六接触电极CNE6可以在第三方向DR3上与第三发光元件LD3的第二端部EP2叠置。另外，第六接触电极CNE6可以在第三方向DR3上与第二像素电极ELT2'的第三分支区域B3'叠置。第六接触电极CNE6可以接触第三发光元件LD3的第二端部EP2。
第七接触电极CNE7可以设置在第四发光元件LD4的第一端部EP1上。第七接触电极CNE7可以在第三方向DR3上与第四发光元件LD4的第一端部EP1叠置。另外，第七接触电极CNE7可以在第三方向DR3上与第一像素电极ELT1'叠置。第七接触电极CNE7可以接触第六接触电极CNE6和第四发光元件LD4的第一端部EP1。也就是说，第七接触电极CNE7可以电连接第六接触电极CNE6和第四发光元件LD4。例如，第七接触电极CNE7可以与第六接触电极CNE6设置在不同的层，以通过单独的接触孔接触第六接触电极CNE6。因此，第三发光元件LD3的第二端部EP2可以通过第六接触电极CNE6和第七接触电极CNE7连接到第四发光元件LD4的第一端部EP1。
第八接触电极CNE8可以设置在第二像素电极ELT2'和第四发光元件LD4的第二端部EP2上。第八接触电极CNE8可以在第三方向DR3上与第二像素电极ELT2'的第四分支区域B4'和/或第四发光元件LD4的第二端部EP2叠置。第八接触电极CNE8可以接触第二像素电极ELT2'和第四发光元件LD4的第二端部EP2。也就是说，第八接触电极CNE8可以电连接第二像素电极ELT2'和第四发光元件LD4。
另一方面，为了允许发光元件LD的具有大的发光量的第一端部EP1(或第一半导体层11)不与第三绝缘层INS3叠置，可以首先在发光元件LD的第二端部EP2上形成第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8。在实施例中，第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8可以设置在同一层。第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8可以在同一工艺中同时形成，但不限于此。
第三绝缘层INS3可以设置在第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8上。在这种情况下，第三绝缘层INS3在第三方向DR3上与发光元件LD的第二端部EP2叠置，并且在这种情况下，第三绝缘层INS3可以设置为在第三方向DR3上不与发光元件LD的第一端部EP1叠置。
第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以设置在第三绝缘层INS3上。第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以设置在发光元件LD的由第三绝缘层INS3暴露的第一端部EP1上。在实施例中，第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以设置在同一层。第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以在同一工艺中同时形成，但不必限于此。
在实施例中，发光元件LD可以通过接触电极CNE串联连接。具体地，第一接触电极CNE1可以接触第一串联级的第一发光元件LD1的第一端部EP1。第二接触电极CNE2可以接触第一串联级的第一发光元件LD1的第二端部EP2。第三接触电极CNE3可以接触第二串联级的第二发光元件LD2的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第二接触电极CNE2。第四接触电极CNE4可以接触第二串联级的第二发光元件LD2的第二端部EP2。第五接触电极CNE5可以接触第三串联级的第三发光元件LD3的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第四接触电极CNE4。第六接触电极CNE6可以接触第三串联级的第三发光元件LD3的第二端部EP2。第七接触电极CNE7可以接触第四串联级的第四发光元件LD4的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第六接触电极CNE6。第八接触电极CNE8可以接触第四串联级的第四发光元件LD4的第二端部EP2。因此，第一发光元件LD1至第四发光元件LD4可以顺序地串联连接。
根据本实施例的显示装置，通过使用接触电极CNE将发光元件LD串联连接，在这种情况下，设置在接触电极CNE之间的第三绝缘层INS3可以设置为不与发光元件LD的具有大的发光量的第一端部EP1(或第一半导体层11)叠置。因此，如上所述，可以最小化由于第三绝缘层INS3而劣化的发光效率。
随后，将描述根据上述实施例的显示装置的制造方法。
图10至图15示出了根据实施例的显示装置的制造方法的工艺步骤的剖视图。图10至图15是用于解释图5的显示装置的制造方法的俯视平面图，并且与图5的组成元件基本上相同的组成元件由相同的附图标记表示，并且将省略其详细描述。同时，在图10至图15中，为了更好地理解和易于描述，省略了在基底SUB上形成电路层PCL，并且主要且简要地示出了在电路层PCL上形成显示层DPL的像素电极ELT、发光元件LD、接触电极CNE和第三绝缘层INS3。
参照图10，首先形成彼此间隔开的第一对准电极RMTL1和第二对准电极RMTL2。第一对准电极RMTL1和第二对准电极RMTL2可以一体地且共同地连接到多个像素PXL。
第一对准电极RMTL1可以包括第一区域A1、第二区域A2和设置在第一区域A1与第二区域A2之间的第三区域A3。第一对准电极RMTL1的第一区域A1和第二区域A2可以在第一方向DR1上延伸，并且可以在与第一方向DR1交叉的第二方向DR2上以预定间隔彼此间隔开。第一对准电极RMTL1的第三区域A3可以在第一区域A1与第二区域A2之间在第二方向DR2上延伸。
第一对准电极RMTL1的第一区域A1和第二区域A2均可以包括从第三区域A3的一端和另一端分支的分支区域B1、B2、B3和B4。例如，第一对准电极RMTL1的第一区域A1可以包括从第三区域A3的一端在第一方向DR1上延伸的第一分支区域B1和从第三区域A3的一端在第一方向DR1的相反方向上延伸的第二分支区域B2。另外，第一对准电极RMTL1的第二区域A2可以包括从第三区域A3的另一端在第一方向DR1的相反方向上延伸的第三分支区域B3和从第三区域A3的另一端在第一方向DR1上延伸的第四分支区域B4。
第二对准电极RMTL2可以与第一对准电极RMTL1间隔开，在这种情况下，第二对准电极RMTL2可以设置为围绕第一对准电极RMTL1的至少一部分。例如，第二对准电极RMTL2可以设置为围绕第一对准电极RMTL1的第二区域A2。然而，不必限于此，第一对准电极RMTL1和第二对准电极RMTL2中的每个的形状和/或相互设置结构可以根据实施例进行各种地改变。
同时，图10示出了其中第一对准电极RMTL1和第二对准电极RMTL2跨多个像素PXL一体地形成的情况，但是本发明不必限于此。例如，第一对准电极RMTL1和第二对准电极RMTL2可以针对每个像素PXL形成为单独的图案，每个像素PXL的对准电极可以通过至少一个接触孔和/或桥接图案彼此电连接。
参照图11，接下来，在第一对准电极RMTL1与第二对准电极RMTL2之间供应发光元件LD并使发光元件LD对准。例如，在发光元件LD的对准步骤中，第一对准电极RMTL1和第二对准电极RMTL2可以分别接收第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一对准电极RMTL1和第二对准电极RMTL2中的一个可以供应有AC型对准信号，并且第一对准电极RMTL1和第二对准电极RMTL2中的另一个可以供应有具有恒定电压电平的对准电压(例如，接地电压)。也就是说，在发光元件LD的对准步骤中，可以将预定的对准信号施加到第一对准电极RMTL1和第二对准电极RMTL2。
可以通过喷墨法、狭缝涂覆法或其他各种方法向每个像素PXL供应发光元件LD，并且可以通过施加到第一对准电极RMTL1和第二对准电极RMTL2中的每个的预定的对准信号(或对准电压)使发光元件LD在第一对准电极RMTL1与第二对准电极RMTL2之间定向地对准。例如，可以在第一对准电极RMTL1与第二对准电极RMTL2之间设置发光元件LD，使得第一端部EP1面对第一对准电极RMTL1并且第二端部EP2面对第二对准电极RMTL2。
在实施例中，第一发光元件LD1和第二发光元件LD2可以在第一对准电极RMTL1的第一区域A1与第二对准电极RMTL2之间对准。第三发光元件LD3和第四发光元件LD4可以在第一对准电极RMTL1的第二区域A2与第二对准电极RMTL2之间对准。
具体地，第一发光元件LD1可以在第一对准电极RMTL1的第一分支区域B1和第二对准电极RMTL2之间对准。第二发光元件LD2可以在第一对准电极RMTL1的第二分支区域B2与第二对准电极RMTL2之间对准。第三发光元件LD3可以在第一对准电极RMTL1的第三分支区域B3与第二对准电极RMTL2之间对准。第四发光元件LD4可以在第一对准电极RMTL1的第四分支区域B4与第二对准电极RMTL2之间对准。
参照图12，随后，在分离区域EO中分离各个像素PXL的第一对准电极RMTL1和第二对准电极RMTL2，以形成各个像素PXL的第一像素电极ELT1和第二像素电极ELT2。作为示例，分离区域EO是非发光区域，并且可以与像素PXL的边界对应。在发光元件LD的对准完成之后，由于第一对准电极RMTL1和第二对准电极RMTL2在分离区域EO中分离以形成第一像素电极ELT1和第二像素电极ELT2，因此可以形成可以被单独驱动的像素PXL。
参照图13，随后，在每个串联级的发光元件LD的第二端部EP2上分别形成第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8。第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8可以设置在同一层。第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8可以在同一工艺中同时形成，但不必限于此。
第二接触电极CNE2可以直接形成在第一发光元件LD1的第二端部EP2上，以接触第一发光元件LD1的第二端部EP2。第四接触电极CNE4可以直接形成在第二发光元件LD2的第二端部EP2上，以接触第二发光元件LD2的第二端部EP2。第六接触电极CNE6可以直接形成在第三发光元件LD3的第二端部EP2上，以接触第三发光元件LD3的第二端部EP2。第八接触电极CNE8可以直接形成在第四发光元件LD4的第二端部EP2上，以接触第四发光元件LD4的第二端部EP2。
参照图14，随后，在第二接触电极CNE2、第四接触电极CNE4、第六接触电极CNE6和第八接触电极CNE8上形成第三绝缘层INS3。第三绝缘层INS3在第三方向DR3上与发光元件LD的第二端部EP2叠置，并且在这种情况下，第三绝缘层INS3可以设置为在第三方向DR3上不与发光元件LD的第一端部EP1叠置。因此，如上所述，可以最小化由于第三绝缘层INS3而劣化的发光效率。
参照图15，随后，可以通过在每个串联级的发光元件LD的第一端部EP1上形成第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7来完成图5中所示的显示装置。
第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以设置在同一层。也就是说，第一接触电极CNE1、第三接触电极CNE3、第五接触电极CNE5和第七接触电极CNE7可以在同一工艺中同时形成，但不必限于此。
第一接触电极CNE1可以接触第一发光元件LD1的第一端部EP1。第三接触电极CNE3可以接触第二发光元件LD2的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第二接触电极CNE2。第五接触电极CNE5可以接触第三发光元件LD3的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第四接触电极CNE4。第七接触电极CNE7可以接触第四发光元件LD4的第一端部EP1，并且可以通过穿过第三绝缘层INS3的开口接触第六接触电极CNE6。第八接触电极CNE8可以接触第四发光元件LD4的第二端部EP2。因此，第一发光元件LD1至第四发光元件LD4可以顺序地串联连接。
与本实施例相关的本领域的技术人员将容易理解的是，在实质上不脱离新颖性的教导和优点的情况下，许多修改是可行的。实施例应仅以描述性的意义来考虑，而不是为了限制的目的。本发明的范围由所附权利要求而不由详细描述限定，并且等同范围内的所有差异将被解释为包括在本发明中。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一电极和第二电极，彼此间隔开；
第一发光元件和第二发光元件，设置在所述第一电极与所述第二电极之间；
第一接触电极，接触所述第一电极和所述第一发光元件的第一端部；
第二接触电极，接触所述第一发光元件的第二端部；
第三接触电极，接触所述第二接触电极和所述第二发光元件的第一端部，并且与所述第一电极叠置；以及
第四接触电极，接触所述第二发光元件的第二端部，并且与所述第二电极叠置，
其中，所述第一接触电极和所述第三接触电极设置在同一层。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
绝缘层，设置在所述第二接触电极和所述第四接触电极上。
3.根据权利要求2所述的显示装置，其中，
所述绝缘层不与所述第一发光元件的第一端部和所述第二发光元件的第一端部叠置。
4.根据权利要求3所述的显示装置，其中，
所述第一发光元件和所述第二发光元件中的每个包括设置在第一端部处的p型半导体层。
5.根据权利要求2所述的显示装置，其中，
所述第三接触电极通过穿过所述绝缘层的接触孔接触所述第二接触电极。
6.根据权利要求1所述的显示装置，其中，
所述第二接触电极和所述第四接触电极设置在同一层。
7.根据权利要求1所述的显示装置，其中，
所述第一电极包括第一区域、第二区域和设置在所述第一区域与所述第二区域之间的第三区域，并且
所述第二电极围绕所述第一电极的所述第二区域。
8.根据权利要求7所述的显示装置，其中，
所述第一电极的所述第一区域和所述第二区域在第一方向上延伸，并且
所述第一电极的所述第三区域在与所述第一方向交叉的第二方向上延伸。
9.根据权利要求7所述的显示装置，其中，
所述第一发光元件和所述第二发光元件设置在所述第一电极的所述第一区域与所述第二电极之间。
10.根据权利要求9所述的显示装置，其中，
所述第一区域包括：第一分支区域，从所述第三区域的一端在所述第一方向上延伸；以及第二分支区域，从所述第三区域的一端在所述第一方向的相反方向上延伸。
11.根据权利要求10所述的显示装置，其中，
所述第二电极的一端面对所述第一电极的所述第一分支区域，并且
所述第二电极的另一端面对所述第一电极的所述第二分支区域。
12.根据权利要求10所述的显示装置，其中，
所述第一发光元件设置在所述第一电极的所述第一分支区域与所述第二电极之间，并且
所述第二发光元件设置在所述第一电极的所述第二分支区域与所述第二电极之间。
13.根据权利要求9所述的显示装置，所述显示装置还包括：
第三发光元件和第四发光元件，设置在所述第一电极的所述第二区域与所述第二电极之间。
14.根据权利要求13所述的显示装置，其中，
所述第二区域包括：第三分支区域，从所述第三区域的另一端在所述第一方向的相反方向上延伸；以及第四分支区域，从所述第三区域的所述另一端在所述第一方向上延伸。
15.根据权利要求14所述的显示装置，其中，
所述第三发光元件设置在所述第一电极的所述第三分支区域与所述第二电极之间，并且
所述第四发光元件设置在所述第一电极的所述第四分支区域与所述第二电极之间。
16.根据权利要求13所述的显示装置，所述显示装置还包括：
绝缘层，设置在所述第一发光元件至所述第四发光元件的第二端部上，
其中，所述绝缘层不与所述第一发光元件至所述第四发光元件的第一端部叠置。
17.根据权利要求16所述的显示装置，其中，
所述第一发光元件至所述第四发光元件中的每个包括设置在第一端部处的p型半导体层。
18.根据权利要求16所述的显示装置，所述显示装置还包括：
第五接触电极，接触所述第四接触电极和所述第三发光元件的第一端部。
19.根据权利要求18所述的显示装置，其中，
所述第五接触电极通过穿过所述绝缘层的接触孔接触所述第四接触电极。
20.根据权利要求18所述的显示装置，其中，
所述第五接触电极与所述第一接触电极和所述第三接触电极设置在同一层。
CN202180054387.7A 2020-11-04 2021-08-27 显示装置 Pending CN116075934A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200146254A KR20220060619A (ko) 2020-11-04 2020-11-04 표시 장치
KR10-2020-0146254 2020-11-04
PCT/KR2021/011557 WO2022097890A1 (ko) 2020-11-04 2021-08-27 표시 장치

Publications (1)

Publication Number Publication Date
CN116075934A true CN116075934A (zh) 2023-05-05

Family

ID=81379260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180054387.7A Pending CN116075934A (zh) 2020-11-04 2021-08-27 显示装置

Country Status (4)

Country Link
US (1) US12021174B2 (zh)
KR (1) KR20220060619A (zh)
CN (1) CN116075934A (zh)
WO (1) WO2022097890A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220021084A (ko) * 2020-08-12 2022-02-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220129696A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782892B (zh) 2010-03-12 2015-07-01 夏普株式会社 发光装置的制造方法、发光装置、照明装置、背光灯、液晶面板、显示装置、显示装置的制造方法、显示装置的驱动方法及液晶显示装置
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102668637B1 (ko) 2018-11-26 2024-05-27 삼성디스플레이 주식회사 표시 장치
KR102695054B1 (ko) 2019-01-07 2024-08-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200088954A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
KR102622348B1 (ko) 2019-02-11 2024-01-10 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20210031588A (ko) 2019-09-11 2021-03-22 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20210044938A (ko) * 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치
KR20210053391A (ko) 2019-11-01 2021-05-12 삼성디스플레이 주식회사 표시 장치
KR102685415B1 (ko) 2019-11-04 2024-07-18 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US12021174B2 (en) 2024-06-25
WO2022097890A1 (ko) 2022-05-12
KR20220060619A (ko) 2022-05-12
US20220140196A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US12074171B2 (en) Display device having an intermediate electrode between sub-areas and connected to electrodes of the subareas
KR102695054B1 (ko) 표시 장치 및 그의 제조 방법
US11908845B2 (en) Display device
CN112740406A (zh) 显示设备及制造其的方法
KR20210029337A (ko) 표시 장치 및 그의 제조 방법
KR20200118937A (ko) 화소, 이를 구비한 표시 장치 및 그의 제조 방법
CN116075934A (zh) 显示装置
CN113994473A (zh) 显示装置及制造其的方法
KR20200124799A (ko) 표시 장치 및 그의 제조 방법
CN116195061A (zh) 显示装置
CN115995458A (zh) 显示装置及其制造方法
CN114914263A (zh) 显示设备
CN116057719A (zh) 发光二极管和包括该发光二极管的显示装置
CN115803899A (zh) 显示装置及其制造方法
CN114156310A (zh) 显示装置
CN116097437A (zh) 显示装置
KR20220049685A (ko) 표시 장치 및 그 제조 방법
US20220238559A1 (en) Display device
EP4020553A1 (en) Display device
EP4071838A1 (en) Display device and manufacturing method thereof
US20230008145A1 (en) Display device and method of manufacturing the same
KR20220037553A (ko) 표시 장치
CN117461135A (zh) 显示装置和制造显示装置的方法
KR20220145992A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220046740A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination