CN116013983A - 一种常开型GaN HEMT功率器件 - Google Patents
一种常开型GaN HEMT功率器件 Download PDFInfo
- Publication number
- CN116013983A CN116013983A CN202211616618.1A CN202211616618A CN116013983A CN 116013983 A CN116013983 A CN 116013983A CN 202211616618 A CN202211616618 A CN 202211616618A CN 116013983 A CN116013983 A CN 116013983A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- substrate
- algan
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000010287 polarization Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明公开了一种常开型GaN HEMT功率器件，属于半导体技术领域，器件包括从下至上依次连接的第三衬底、第二中间层、缓冲层、GaN层和AlGaN层；所述AlGaN层上设置有源极、漏极和栅极，其中，所述源极、漏极均延伸连接至所述GaN层中；所述GaN层中设置有空腔，所述空腔的下端延伸至所述缓冲层中，所述空腔的上端位于源极和漏极的沟道下方，所述AlGaN层上外延有p型GaN，所述栅极位于所述p型GaN上。本发明通过在GaN层形成空腔，一方面减少了沟道下方GaN层的厚度，减少了漏电通道，减少漏电，另一方面，使得AlGaN/GaN界面二维电子气密度增加，提高器件性能，同时实现常开型型器件。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种常开型GaN HEMT功率器件。
背景技术
传统GaN HEMT器件需要在硅衬底上生长AlGaN/GaN材料，然后制造HEMT器件，影响GaN HEMT器件的两个因素是AlGaN层呈现张应变以及GaN层的漏电，其中GaN HEMT器件的工作核心原理是AlGaN层呈现张应变，具有自发极化和压电极化两种极化效应，而GaN层则只有自发极化效应，因为极化效应的差距，AlGaN/GaN界面处产生感生二维电子气，二维电子气的浓度决定了器件的导电性能，因此增加AlGaN层的张应变有利于增加二维电子气的浓度，有利于提高器件性能。此外，在硅衬底上生长AlGaN/GaN时，因为晶格失配和热失配问题，在生长完成后，GaN层承受巨大的张应力，使得AlGaN/GaN层中产生大量位错，这些位错会导致功率器件漏电增加，严重影响器件性能。
发明内容
本发明的目的在于克服现有GaN HEMT器件在AlGaN/GaN界面处产生感生二维电子气浓度不足以及漏电的问题，提供了一种常开型GaN HEMT功率器件。
本发明的目的是通过以下技术方案来实现的：
在一个方案中，提供一种常开型GaN HEMT功率器件，包括从下至上依次连接的第三衬底、第二中间层、缓冲层、GaN层和AlGaN层；所述AlGaN层上设置有源极、漏极和栅极，其中，所述源极、漏极均延伸连接至所述GaN层中；所述GaN层中设置有空腔，所述空腔的下端延伸至所述缓冲层中，所述空腔的上端位于源极和漏极的沟道下方。
作为一优选项，一种常开型GaN HEMT功率器件，所述空腔上方的GaN层厚度为0.2um-1um。
作为一优选项，一种常开型GaN HEMT功率器件，所述第三衬底为硅衬底或SOI晶片。
作为一优选项，一种常开型GaN HEMT功率器件，所述AlGaN层上外延有p型GaN，所述栅极位于所述p型GaN上。
作为一优选项，一种常开型GaN HEMT功率器件，所述AlGaN层上连接有一个增强型硅MOSFET器件。
在另一个方案中，提供一种常开型GaN HEMT功率器件的制备方法，所述方法包括以下步骤：
S1、在第一衬底上依次外延缓冲层、GaN层和AlGaN层；
S2、在所述AlGaN层上旋涂或沉积第一中间层，并在所述第一中间层上键合第二衬底；
S3、研磨加选择性刻蚀去掉所述第一衬底漏出所述缓冲层，在所述缓冲层上旋涂光刻胶并开窗口；
S4、依次刻蚀所述缓冲层、GaN层形成刻蚀槽，其中刻蚀槽延伸至所述GaN层内部后停止刻蚀并去除所述光刻胶；
S5、在所述缓冲层上键合旋涂或沉积有第二中间层的第三衬底，并让所述第二中间层盖住所述刻蚀槽，形成空腔；
S6、去掉所述第一中间层和第二衬底，并在所述AlGaN层上制造源极、漏极和栅极，得到GaN HEMT功率器件。
作为一优选项，一种常开型GaN HEMT功率器件的制备方法，所述第一衬底、第二衬底和第三衬底均选用硅衬底。
作为一优选项，一种常开型GaN HEMT功率器件的制备方法，在所述步骤S6中，将所述源极和漏极的沟道设于所述空腔的上端。
作为一优选项，一种常开型GaN HEMT功率器件的制备方法，所述方法还包括：
在所述AlGaN层上外延有p型GaN，在p型GaN上形成栅极。
作为一优选项，一种常开型GaN HEMT功率器件的制备方法，所述方法还包括：
在AlGaN层上连接有一个增强型硅MOSFET器件。
需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
本发明通过在GaN层中设置空腔，将空腔的下端延伸至所述缓冲层中，空腔的上端位于源极和漏极的沟道下方，空腔的形成导致应力重新分布，相应空腔上方区域晶格被进一步拉伸，AlGaN层压电极化增加明显，使得AlGaN/GaN界面二维电子气密度增加；同时，在源极和漏极的沟道下方形成空腔，显著减少了GaN层厚度，减少了漏电通道，有利于减少漏电，大大提升了器件的性能。
附图说明
图1为本发明示出的一种常开型GaN HEMT功率器件的结构图；
图2为本发明示出的在GaN HEMT功率器件上外延有p型GaN的结构示意图；
图3为本发明示出的在GaN HEMT功率器件上外延增强型硅MOSFET器件的结构示意图；
图4为本发明示出的基于图3在SOI衬底上外延AlGaN/GaN层的结构示意图；
图5为本发明示出的基于图3的另一种常开型GaN HEMT功率器件示意图；
图6为本发明示出的在第一衬底8上依次外延缓冲层3、GaN层4和AlGaN层5的示意图；
图7为本发明示出的在所述AlGaN层5上旋涂或沉积第一中间层9，并在所述第一中间层9上键合第二衬底10的示意图；
图8为本发明示出的依次刻蚀所述缓冲层3、GaN层4形成刻蚀槽的示意图；
图9为本发明示出的形成空腔6的示意图。
图中标号说明：1、第三衬底；2、第二中间层；3、缓冲层；4、GaN层；5、AlGaN层；6、空腔；7、p型GaN；8、第一衬底；9、第一中间层；10、第二衬底。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明主要通过在GaN层中设置空腔，使得AlGaN层压电极化增加明显，使得AlGaN/GaN界面二维电子气密度增加，减少漏电通道，达到提升器件性能的目的。
实施例1
在一示例性实施例中，给出一种GaN HEMT功率器件，如图1所示，器件包括从下至上依次连接的第三衬底1、第二中间层2、缓冲层3、GaN层4和AlGaN层5；所述AlGaN层5上设置有源极、漏极和栅极，其中，所述源极、漏极均延伸连接至所述GaN层4中；所述GaN层4中设置有空腔6，所述空腔6的下端延伸至所述缓冲层3中，所述空腔6的上端位于源极和漏极的沟道下方。所述第三衬底1为硅衬底或SOI晶片。
具体地，在外延生长过程中，因为GaN层4热膨胀系数大于硅衬底，在高温下生长时候是处于晶格膨胀状态，在降温到常温时，硅衬底与GaN层4晶格同时收缩，但是受硅衬底的影响，GaN层4无法收缩到常温下的正常晶格，而是大于正常晶格，因此GaN层4和AlGaN层5都受到张应变。GaN层4的张应变只是因为热膨胀未完全收缩，AlGaN层5的张应变直接的原因是因为AlGaN非常薄，它与GaN层4共晶格生长，但是AlGaN的晶格常数小于GaN，共晶格生长的时候，AlGaN晶格与GaN一样，因此呈现较大的张应变。所以AlGaN的压电极化现象较强。因为GaN层4非常厚，它虽然存在小的张应变，压电极化效应并不明显，可以忽略。
进一步地，空腔6的形成导致应力重新分布，空腔6两侧的区域晶格进一步收缩，接近正常晶格状态，相应空腔6上方区域晶格被进一步拉伸，呈现更强的张应变，使得相应的AlGaN层5压电极化增加明显。尽管GaN层4也有压电极化增强效果，因为其薄膜厚度较大，压电极化增强效果不明显。整体效果是AlGaN层5压电极化增强导致AlGaN/GaN界面二维电子气密度增加，器件性能增加。
进一步地，图中空腔6主要位于源、漏沟道下方，显著减少了GaN层4厚度，也就减少了漏电通道，有利于减少漏电。
进一步地，空腔6不能完全刻蚀掉GaN层4，否则二维电子气不存在，所述空腔6上方的GaN层4厚度优选为0.2um-1um。
实施例2
基于实施例1，提供一种常开型GaN HEMT功率器件，如图2所示，所述AlGaN层5上外延有p型GaN7，所述栅极位于所述p型GaN7上。
具体地，实施例一获得的器件是常开型型器件(耗尽型DMODE)，大多数应用中需要使用常关型器件(增强型EMODE)，需要在AlGaN层5上面外延一层p型GaN7，在p型GaN上面再制造栅极，此种器件结构使得栅极下面沟道区的电子被耗尽，器件处于常关状态。在实际制备该器件时，可选择在第一步就外延pGaN层，也可选在直接在实施例一的结构做器件前外延。
实施例3
基于实施例1，提供一种GaN HEMT功率器件，如图3所示，所述AlGaN层5上连接有一个增强型硅MOSFET器件。
具体地，实施例2中p型GaN的制造非常困难，因为P型掺杂元素(一般是镁)在GaN材料中激活效率非常低，GaN材料P型掺杂非常困难，p型GaN质量不够理想，另一方面，基于这种结构的EMODE器件阈值电压偏低，使用过程中还需要设计驱动电路支持。因此，在该实施例中提供另一种方案，通过将一个增强型硅MOSFET与一个耗尽型GaN HEMT串联，利用硅MOSFET的源极和栅极做整个器件的源极和栅极，GaN HEMT的漏极作为整个器件的漏极，既所谓CASCODE模式。
进一步地，将两种器件设计在同一个衬底上，而且硅层通过中间层与下面的GaN层隔离，互不影响。两个器件既可以通过工艺过程中金属层实现互联，也可以整体器件完成后通过封装打线互联，实现CASCODE结构。这一步之所以用SOI材料，是因为SOI材料可以非常好的定义硅层厚度，实现工艺简单。理论上，也可以直接使用硅而不是SOI，然后通过研磨和抛光工艺，获得一定厚度的硅，这样也可以获得这一结构，但是实现难度较大。
实施例4
基于实施例1，提供一种GaN HEMT功率器件，如图4所示，该器件与前面器件的不同在于，一侧向下键合一个SOI片、在中间层上多加了一个硅层，使用顶层硅的SOI作为初始衬底，因为硅层较薄，可以减少GaN层因为晶格失配引起的位错，进一步提高器件的性能。
进一步地，在另一示例中，如图5所示，提供另一种常开型GaN HEMT功率器件，在旋涂或沉积中间层时跟SOI衬底键合。
实施例5
基于与实施例1相同的发明构思，参照图6-图9，提供一种GaN HEMT功率器件的制备方法，所述方法包括以下步骤：
S1、如图6所示，在第一衬底8上依次外延缓冲层3、GaN层4和AlGaN层5；
S2、如图7所示，在所述AlGaN层5上旋涂或沉积第一中间层9，并在所述第一中间层9上键合第二衬底10；其中，第一中间层9选用沉积的方法时，沉积材料可以是SiO2或其他材料，如果有必要还需要增加化学机械抛光；
S3、研磨加选择性刻蚀去掉所述第一衬底8漏出所述缓冲层3，在所述缓冲层3上旋涂光刻胶并开窗口；
S4、如图8所示，依次刻蚀所述缓冲层3、GaN层4形成刻蚀槽，其中，刻蚀槽延伸至所述GaN层4内部后停止刻蚀并去除所述光刻胶；
S5、如图9所示，在所述缓冲层3上键合旋涂或沉积有第二中间层2的第三衬底1，并让所述第二中间层2盖住所述刻蚀槽，形成空腔6；
S6、去掉所述第一中间层9和第二衬底10，并在所述AlGaN层5上制造源极、漏极和栅极，得到如图1所示的GaN HEMT功率器件。
进一步地，所述第一衬底8、第二衬底10和第三衬底1均选用硅衬底。在所述步骤S6中，将所述源极和漏极的沟道设于所述空腔6的上端。
进一步地，所述方法还包括：
在所述AlGaN层5上外延有p型GaN7，在p型GaN7上形成栅极。
进一步地，所述方法还包括：
在AlGaN层5上连接有一个增强型硅MOSFET器件。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。
Claims (5)
1.一种常开型GaN HEMT功率器件，其特征在于，包括从下至上依次连接的第三衬底(1)、第二中间层(2)、缓冲层(3)、GaN层(4)和AlGaN层(5)；所述AlGaN层(5)上设置有源极、漏极和栅极，其中，所述源极、漏极均延伸连接至所述GaN层(4)中；所述GaN层(4)中设置有空腔(6)，所述空腔(6)的下端延伸至所述缓冲层(3)中，所述空腔(6)的上端位于源极和漏极的沟道下方；
所述GaN HEMT功率器件的制备方法包括以下步骤：
S1、在第一衬底(8)上依次外延缓冲层(3)、GaN层(4)和AlGaN层(5)；
S2、在所述AlGaN层(5)上旋涂或沉积第一中间层(9)，并在所述第一中间层(9)上键合第二衬底(10)；
S3、研磨加选择性刻蚀去掉所述第一衬底(8)漏出所述缓冲层(3)，在所述缓冲层(3)上旋涂光刻胶并开窗口；
S4、依次刻蚀所述缓冲层(3)、GaN层(4)形成刻蚀槽，其中，刻蚀槽延伸至所述GaN层(4)内部后停止刻蚀并去除所述光刻胶；
S5、在所述缓冲层(3)上键合旋涂或沉积有第二中间层(2)的第三衬底(1)，并让所述第二中间层(2)盖住所述刻蚀槽，形成空腔(6)；
S6、去掉所述第一中间层(9)和第二衬底(10)，并在所述AlGaN层(5)上制造源极、漏极和栅极，得到GaN HEMT功率器件；
所述AlGaN层(5)上外延有p型GaN(7)，所述栅极位于所述p型GaN(7)上。
2.根据权利要求1所述的一种常开型GaN HEMT功率器件，其特征在于，所述空腔(6)上方的GaN层(4)厚度为0.2um-1um。
3.根据权利要求1所述的一种常开型GaN HEMT功率器件，其特征在于，所述第三衬底(1)为硅衬底或SOI晶片。
4.根据权利要求1所述的一种常开型GaN HEMT功率器件，其特征在于，所述AlGaN层(5)上连接有一个增强型硅MOSFET器件。
5.根据权利要求1所述的一种常开型GaN HEMT功率器件，其特征在于，所述第一衬底(8)、第二衬底(10)和第三衬底(1)均选用硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211616618.1A CN116013983A (zh) | 2022-08-24 | 2022-08-24 | 一种常开型GaN HEMT功率器件 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211015797.3A CN115117150B (zh) | 2022-08-24 | 2022-08-24 | 一种GaN HEMT功率器件及其制备方法 |
| CN202211616618.1A CN116013983A (zh) | 2022-08-24 | 2022-08-24 | 一种常开型GaN HEMT功率器件 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211015797.3A Division CN115117150B (zh) | 2022-08-24 | 2022-08-24 | 一种GaN HEMT功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116013983A true CN116013983A (zh) | 2023-04-25 |
Family
ID=83335789
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211015797.3A Active CN115117150B (zh) | 2022-08-24 | 2022-08-24 | 一种GaN HEMT功率器件及其制备方法 |
| CN202211615478.6A Pending CN116013982A (zh) | 2022-08-24 | 2022-08-24 | 一种降低晶格失配的GaN HEMT功率器件 |
| CN202211616624.7A Pending CN115911096A (zh) | 2022-08-24 | 2022-08-24 | 一种实现CASCODE模式的GaN HEMT功率器件 |
| CN202211616618.1A Pending CN116013983A (zh) | 2022-08-24 | 2022-08-24 | 一种常开型GaN HEMT功率器件 |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211015797.3A Active CN115117150B (zh) | 2022-08-24 | 2022-08-24 | 一种GaN HEMT功率器件及其制备方法 |
| CN202211615478.6A Pending CN116013982A (zh) | 2022-08-24 | 2022-08-24 | 一种降低晶格失配的GaN HEMT功率器件 |
| CN202211616624.7A Pending CN115911096A (zh) | 2022-08-24 | 2022-08-24 | 一种实现CASCODE模式的GaN HEMT功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (4) | CN115117150B (zh) |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291307A (ja) * | 1991-12-05 | 1993-11-05 | Samsung Electron Co Ltd | 化合物半導体装置及びその製造方法 |
| JPH0817186B2 (ja) * | 1992-03-18 | 1996-02-21 | 三星電子株式会社 | 電界効果トランジスタの製造方法 |
| KR940003096A (ko) * | 1992-07-31 | 1994-02-19 | 김광호 | 고전자 이동도 트랜지스터 및 그의 제조방법 |
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| US8759877B2 (en) * | 2010-06-01 | 2014-06-24 | Ishiang Shih | Stress release structures for metal electrodes of semiconductor devices |
| CN102569390A (zh) * | 2010-12-24 | 2012-07-11 | 中国科学院微电子研究所 | 高击穿氮化镓基场效应晶体管器件及其制作方法 |
| CN102280494A (zh) * | 2011-08-16 | 2011-12-14 | 电子科技大学 | 常关型场控沟道GaN异质结二极管 |
| JP5784441B2 (ja) * | 2011-09-28 | 2015-09-24 | トランスフォーム・ジャパン株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR20130035024A (ko) * | 2011-09-29 | 2013-04-08 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
| CN105655395B (zh) * | 2015-01-27 | 2018-05-15 | 苏州捷芯威半导体有限公司 | 一种增强型高电子迁移率晶体管及其制作方法 |
| EP3605592A4 (en) * | 2017-03-31 | 2020-04-15 | Panasonic Intellectual Property Management Co., Ltd. | SEMICONDUCTOR DEVICE |
| CN108400235B (zh) * | 2018-02-28 | 2021-06-15 | 中国电子科技集团公司第十三研究所 | Si基GaN压力传感器的制备方法 |
| CN110137244B (zh) * | 2019-04-09 | 2022-07-12 | 华南师范大学 | GaN基自支撑衬底的垂直结构HEMT器件及制备方法 |
| CN110459595A (zh) * | 2019-08-29 | 2019-11-15 | 华南理工大学 | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 |
| US11127848B2 (en) * | 2019-11-29 | 2021-09-21 | Vanguard International Semiconductor Corporation | Semiconductor structure and method for forming the same |
| CN116490979A (zh) * | 2020-11-06 | 2023-07-25 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法 |
| CN114121655B (zh) * | 2021-11-16 | 2023-08-25 | 西安电子科技大学芜湖研究院 | 一种基于增强型器件的自终止刻蚀方法及器件 |
| CN114883406B (zh) * | 2022-07-08 | 2022-09-30 | 江苏能华微电子科技发展有限公司 | 一种增强型GaN功率器件及其制备方法 |
-
2022
- 2022-08-24 CN CN202211015797.3A patent/CN115117150B/zh active Active
- 2022-08-24 CN CN202211615478.6A patent/CN116013982A/zh active Pending
- 2022-08-24 CN CN202211616624.7A patent/CN115911096A/zh active Pending
- 2022-08-24 CN CN202211616618.1A patent/CN116013983A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115117150A (zh) | 2022-09-27 |
| CN115117150B (zh) | 2023-01-17 |
| CN115911096A (zh) | 2023-04-04 |
| CN116013982A (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5117588B2 (ja) | 窒化物半導体結晶層の製造方法 | |
| JP5627649B2 (ja) | 窒化物半導体結晶層の製造方法 | |
| KR100650454B1 (ko) | 반도체 기판과 전계 효과형 트랜지스터 및 ＳｉＧｅ층의 형성 방법 및 이것을 이용한 변형 Ｓｉ층의 형성 방법과 전계 효과형 트랜지스터의 제조 방법 | |
| JP2008505482A5 (zh) | ||
| JP2015503215A (ja) | 炭化ケイ素エピタキシャル成長法 | |
| JP2011035064A (ja) | 半導体装置、半導体基板、及び半導体基板の処理方法 | |
| JP2015088756A (ja) | 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法 | |
| TWI797814B (zh) | 半導體結構及其製作方法 | |
| CN101093847A (zh) | 半导体器件及其制造方法 | |
| US20120223367A1 (en) | Method For Fabricating Semiconductor Wafers For The Integration of Silicon Components With Hemts, And Appropriate Semiconductor Layer Arrangement | |
| CN112510088A (zh) | 沟槽栅增强型GaN基HEMT器件及其制备方法 | |
| CN114883406B (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN116013983A (zh) | 一种常开型GaN HEMT功率器件 | |
| CN115763256A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| CN113299749B (zh) | 垂直型氮化镓功率器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN112687740A (zh) | 一种AlGaN/GaN高电子迁移率晶体管及制造方法 | |
| CN212257406U (zh) | 半导体结构 | |
| CN115863400B (zh) | 一种高导热GaN基HEMT器件及其制备方法 | |
| CN114388615B (zh) | 一种立体复数堆叠外延结构芯片 | |
| WO2022104801A1 (zh) | 半导体器件及其制作方法 | |
| CN111223927B (zh) | GaN-金刚石-Si半导体结构、器件及制备方法 | |
| WO2020215322A1 (zh) | 一种半导体结构及其制备方法 | |
| CN115692308A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| US8536028B1 (en) | Self alignment and assembly fabrication method for stacking multiple material layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |