CN115955839A - 半导体结构及其制备方法 - Google Patents

Abstract

本公开涉及一种半导体结构及其制备方法，半导体结构的制备方法包括以下步骤。提供衬底，衬底具有阵列区、外围区及位于阵列区和外围区之间的过渡区；在衬底中形成沟槽结构，以于阵列区内定义出阵列排布的多个第一有源区，且于过渡区内定义出多个虚拟有源区，其中，多个虚拟有源区沿第二方向延伸并沿第一方向间隔排布，第一方向和第二方向相互垂直，第一有源区的延伸方向不同于第二方向；于沟槽结构内形成隔离结构；形成字线沟槽，其中，字线沟槽沿第一方向延伸穿过多个虚拟有源区、多个第一有源区中的部分第一有源区、以及位于过渡区和阵列区中的隔离结构，字线沟槽的端部位于过渡区内；于字线沟槽内形成字线结构。

Description

半导体结构及其制备方法

技术领域

本公开涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

动态随机存储器（Dynamic Random Access Memory，简称DRAM）是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

随着半导体制程工艺的不断发展，半导体存储器的尺寸也越来越小。尤其是随着DRAM的工艺节点来到10nm及以下，字线的特征尺寸不断微缩，字线的制造工艺变得越来越复杂。其中，字线端部的弯曲问题尤为棘手，对接触栓塞的接触电阻和字线本身的阻值均产生较大影响。

由上，如何避免或改善字线结构的弯曲问题，进而优化半导体器件的工艺制程，也成为了相关技术中一个亟待解决的难题。

发明内容

基于此，本公开实施例提供了一种半导体结构及其制备方法，可以避免或改善字线结构的弯曲问题，进而优化半导体器件的工艺制程。

一方面，本公开一些实施例提供了一种半导体结构的制备方法，包括以下步骤。

提供衬底，衬底具有阵列区、外围区及位于阵列区和外围区之间的过渡区。

在衬底中形成沟槽结构，以于阵列区内定义出阵列排布的多个第一有源区，且于过渡区内定义出多个虚拟有源区，其中，多个虚拟有源区沿第二方向延伸并沿第一方向间隔排布，第一方向和第二方向相互垂直，第一有源区的延伸方向不同于第二方向。

于沟槽结构内形成隔离结构。

形成字线沟槽，其中，字线沟槽沿第一方向延伸穿过多个虚拟有源区、多个第一有源区中的部分第一有源区、以及位于过渡区和阵列区中的隔离结构，字线沟槽的端部位于过渡区内。

于字线沟槽内形成字线结构。

在本公开一些实施例中，虚拟有源区在第二方向上的尺寸大于或等于阵列区在第二方向上的尺寸。

在本公开一些实施例中，在衬底中形成沟槽结构，包括：同步形成位于阵列区中的第一沟槽结构、位于过渡区中的第二沟槽结构和位于外围区中的第三沟槽结构，其中，第一沟槽结构用于定义多个第一有源区，第二沟槽结构用于定义多个虚拟有源区，第三沟槽结构用于在外围区中定义多个第二有源区。

在本公开一些实施例中，第一沟槽结构包括位于在第一方向上最近邻的两个第一有源区之间的第一沟槽以及位于在第一方向上次近邻的两个第一有源区之间的第二沟槽，第一沟槽在第一方向上的尺寸小于第二沟槽在第一方向上的尺寸。第二沟槽结构包括位于相邻的虚拟有源区之间的第三沟槽以及位于多个虚拟有源区的靠近外围区的一侧的第四沟槽，第三沟槽在第一方向上的尺寸小于第四沟槽在第一方向上的尺寸。第三沟槽结构包括位于相邻的两个第二有源区之间的第五沟槽。

在本公开一些实施例中，第一沟槽的深度小于第二沟槽的深度，第三沟槽的深度小于第四沟槽的深度。

在本公开一些实施例中，于沟槽结构内形成隔离结构，包括以下步骤。

依次形成第一介质层、第二介质层和第三介质层，其中，第一沟槽被第一介质层填充，第二沟槽被第一介质层和第二介质层填充，第三沟槽、第四沟槽和第五沟槽均被第一介质层、第二介质层和第三介质层填充。

去除位于沟槽结构之外的第一介质层、第二介质层和第三介质层，以形成分别位于第一沟槽、第二沟槽、第三沟槽、第四沟槽和第五沟槽内的第一隔离结构、第二隔离结构、第三隔离结构、第四隔离结构和第五隔离结构。

在本公开一些实施例中，形成字线沟槽，包括：刻蚀多个第一有源区中的部分第一有源区、多个虚拟有源区、第一隔离结构、第二隔离结构、第三隔离结构和第四隔离结构，以形成字线沟槽，其中，字线沟槽的端部位于第四隔离结构的一部分上。

在本公开一些实施例中，于字线沟槽内形成字线结构，包括以下步骤。

形成覆盖衬底、隔离结构并随形覆盖字线沟槽的栅介质材料层。

形成随形覆盖栅介质材料层的导电材料层。

回刻蚀导电材料层及栅介质材料层，以于字线沟槽内形成栅介质层，并于字线沟槽内保留目标高度的导电材料层作为字线；其中，栅介质层和字线共同构成字线结构。

在本公开一些实施例中，字线结构的顶表面低于字线沟槽的开口所在平面。半导体的制备方法还包括：于字线沟槽内形成保护层，保护层覆盖字线结构。

在本公开一些实施例中，于字线沟槽内形成保护层，包括以下步骤。

形成覆盖衬底、隔离结构、字线结构并填充字线沟槽的保护材料层。

去除位于字线沟槽外的保护材料层，其中，保留于字线沟槽内的保护材料层作为保护层。

在本公开一些实施例中，多个虚拟有源区中靠近阵列区的虚拟有源区与多个第一有源区中靠近过渡区的第一有源区间隔排布；或者，多个虚拟有源区中靠近阵列区的虚拟有源区与多个第一有源区中靠近过渡区的第一有源区接触。

另一方面，本公开一些实施例提供了一种半导体结构，包括：衬底、多个第一有源区、多个虚拟有源区、隔离结构、字线沟槽以及字线结构。衬底具有阵列区、外围区及位于阵列区和外围区之间的过渡区。多个第一有源区阵列排布于阵列区内。多个虚拟有源区平行间隔分布于过渡区内。隔离结构定义多个第一有源区和多个虚拟有源区。字线沟槽沿第一方向延伸穿过多个虚拟有源区、多个第一有源区中的部分第一有源区、以及位于过渡区和阵列区中的隔离结构，字线沟槽的端部位于过渡区内。字线结构位于字线沟槽内。其中，多个虚拟有源区沿第二方向延伸并沿第一方向间隔排布，第一方向和第二方向相互垂直，第一有源区的延伸方向不同于第二方向。

在本公开一些实施例中，虚拟有源区在第二方向上的尺寸大于或等于阵列区在第二方向上的尺寸。

在本公开一些实施例中，隔离结构包括位于在第一方向上最近邻的两个第一有源区之间的第一隔离结构以及位于在第一方向上次近邻的两个第一有源区之间的第二隔离结构，第一隔离结构在第一方向上的尺寸小于第二隔离结构在第一方向上的尺寸。隔离结构还包括位于相邻的虚拟有源区之间的第三隔离结构以及位于多个虚拟有源区的靠近外围区的一侧的第四隔离结构，第三隔离结构在第一方向上的尺寸小于第四隔离结构在第一方向上的尺寸。字线沟槽的端部位于第四隔离结构的一部分上。

在本公开一些实施例中，半导体结构还包括：多个第二有源区，阵列排布于外围区内。隔离结构还定义多个第二有源区，隔离结构还包括位于相邻的两个第二有源区之间的第五隔离结构。

在本公开一些实施例中，第一隔离结构包括第一介质层，第二隔离结构包括第一介质层和第二介质层，第三隔离结构、第四隔离结构和第五隔离结构各自均包括第一介质层、第二介质层和第三介质层。

在本公开一些实施例中，第一介质层为氧化物层，第二介质层为氮化物层，第三介质层为氧化物层。

在本公开一些实施例中，字线结构包括：字线以及位于字线与字线沟槽内壁之间的栅介质层。

在本公开一些实施例中，字线结构的顶表面低于字线沟槽的开口所在平面。半导体结构还包括：保护层。保护层位于字线沟槽内并覆盖字线结构。

在本公开一些实施例中，多个虚拟有源区中靠近阵列区的虚拟有源区与多个第一有源区中靠近过渡区的第一有源区间隔排布；或者，多个虚拟有源区中靠近阵列区的虚拟有源区与多个第一有源区中靠近过渡区的第一有源区接触。

本公开实施例提供的半导体结构及其制备方法如上。在本公开实施例中，通过于衬底的阵列区和外围区之间设置过渡区，使得后续在衬底中形成沟槽结构时，可以于过渡区内定义出多个沿第二方向延伸并沿第一方向间隔排布的虚拟有源区。如此，在沿第一方向形成字线沟槽时，字线沟槽可以从阵列区中的第一有源区延伸至过渡区中的虚拟有源区，使得字线沟槽的端部位于虚拟有源区内。也即，字线结构的端部位于虚拟有源区内。基于虚拟有源区对字线结构端部的支撑，可以有效避免字线结构的端部因落在沟道隔离区而产生的弯曲，进而优化了半导体器件的工艺制程。

此外，本公开实施例中，虚拟有源区在第二方向上的尺寸大于或等于阵列区在第二方向上的尺寸。如此，可以进一步保证字线结构端部均被过渡区中的虚拟有源区以及后续形成在过渡区中的隔离结构支撑，进而避免字线结构的端部发生弯曲。

附图说明

为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的一种半导体结构的制备方法的流程图；

图2为一实施例中提供的一种半导体结构的俯视示意图；

图3（a）为一实施例中提供的一种半导体结构的制备方法中步骤S100所得结构沿aa’方向的剖面示意图；

图3（b）为一实施例中提供的一种半导体结构的制备方法中步骤S100所得结构沿bb’方向的剖面示意图；

图4（a）为一实施例中提供的一种半导体结构的制备方法中步骤S200所得结构沿aa’方向的剖面示意图；

图4（b）为一实施例中提供的一种半导体结构的制备方法中步骤S200所得结构沿bb’方向的剖面示意图；

图5为一实施例中提供的一种半导体结构的制备方法中形成隔离结构的流程图；

图6（a）为一实施例中提供的一种半导体结构的制备方法中步骤S300所得结构沿aa’方向的剖面示意图；

图6（b）为一实施例中提供的一种半导体结构的制备方法中步骤S300所得结构沿bb’方向的剖面示意图；

图7（a）为一实施例中提供的一种半导体结构的制备方法中步骤S400所得结构沿aa’方向的剖面示意图；

图7（b）为一实施例中提供的一种半导体结构的制备方法中步骤S400所得结构沿bb’方向的剖面示意图；

图8为一实施例中提供的一种半导体结构的制备方法中形成字线结构的流程图；

图9（a）为一实施例中提供的一种半导体结构的制备方法中步骤S501所得结构沿aa’方向的剖面示意图；

图9（b）为一实施例中提供的一种半导体结构的制备方法中步骤S501所得结构沿bb’方向的剖面示意图；

图10（a）为一实施例中提供的一种半导体结构的制备方法中步骤S502所得结构沿aa’方向的剖面示意图；

图10（b）为一实施例中提供的一种半导体结构的制备方法中步骤S502所得结构沿bb’方向的剖面示意图；

图11（a）为一实施例中提供的一种半导体结构的制备方法中步骤S503所得结构沿aa’方向的剖面示意图；

图11（b）为一实施例中提供的一种半导体结构的制备方法中步骤S503所得结构沿bb’方向的剖面示意图；

图12为一实施例中提供的一种半导体结构的制备方法中形成保护层的流程图；

图13（a）为一实施例中提供的一种半导体结构的制备方法中步骤S601所得结构沿aa’方向的剖面示意图；

图13（b）为一实施例中提供的一种半导体结构的制备方法中步骤S601所得结构沿bb’方向的剖面示意图；

图14（a）为一实施例中提供的一种半导体结构的制备方法中步骤S602所得结构沿aa’方向的剖面示意图；

图14（b）为一实施例中提供的一种半导体结构的制备方法中步骤S602所得一种结构沿bb’方向的剖面示意图；

图14（c）为一实施例中提供的一种半导体结构的制备方法中步骤S602所得另一种结构沿bb’方向的剖面示意图。

附图标记说明：

衬底；11-第一有源区；12-虚拟有源区；13-第二有源区；G1-第一沟槽结构；G2-第二沟槽结构；G3-第三沟槽结构；G11-第一沟槽；G12-第二沟槽；G21-第三沟槽；G22-第四沟槽；G31-第五沟槽；第一介质层21；第二介质层22；第三介质层23；

30-隔离结构；31、31’-第一隔离结构；32、32’-第二隔离结构；33、33’-第三隔离结构；34、34’-第四隔离结构；35、35’-第五隔离结构；40-字线沟槽；500-栅介质材料层；600-导电材料层；50-栅介质层；60-字线；WL-字线结构；70-保护层；700-保护材料层；

A-阵列区；P-外围区；T-过渡区。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

在此使用时，“沉积”工艺包括但不限于物理气相沉积（Physical VaporDeposition，简称PVD）、化学气相沉积（Chemical Vapor Deposition，简称CVD）或原子层沉积（AtomicLayer Deposition，简称ALD）。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。

本公开实施例提供一种半导体结构及其制备方法，可以有效避免位于周边区的接触结构在刻蚀过程中产生副产物的问题，进而有利于确保接触结构的电学特性，以提高半导体结构的可靠性。

动态随机存储器（Dynamic Random Access Memory，简称DRAM）是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

随着半导体制程工艺的不断发展，半导体存储器的尺寸也越来越小。因此，字线的特征尺寸也在不断微缩，字线的制造工艺变得复杂。尤其是随着DRAM的工艺节点来到10nm及以下，存储节点的接触窗口对半导体的工艺要求至关重要。然而，存储节点的接触窗口中字线端部的弯曲问题尤为棘手，对接触栓塞的接触电阻和字线本身的阻值产生较大影响。

现有工艺一般需要通过降低沉积材料的温度来减少应力，但是低温的沉积材料对字线的功函数和本身的阻值又会带来其他的影响，所以亟需开发新的工艺来解决这个难题。

由上，如何避免字线结构的弯曲，进而优化半导体器件的工艺制程，也成为了相关技术中一个亟待解决的难题。

基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。

请参阅图1，一方面，本公开一些实施例提供了一种半导体结构的制备方法，包括以下步骤。

S100：提供衬底，衬底具有阵列区、外围区及位于阵列区和外围区之间的过渡区。

S200：在衬底中形成沟槽结构，以于阵列区内定义出阵列排布的多个第一有源区，且于过渡区内定义出多个虚拟有源区，其中，多个虚拟有源区沿第二方向延伸并沿第一方向间隔排布，第一方向和第二方向相互垂直，第一有源区的延伸方向不同于第二方向。

S300：于沟槽结构内形成隔离结构。

S400：形成字线沟槽，其中，字线沟槽沿第一方向延伸穿过多个虚拟有源区、多个第一有源区中的部分第一有源区、以及位于过渡区和阵列区中的隔离结构，字线沟槽的端部位于过渡区内。

S500：于字线沟槽内形成字线结构。

本公开实施例提供的半导体结构及其制备方法如上。在本公开实施例中，通过于衬底的阵列区和外围区之间设置过渡区，使得后续在衬底中形成沟槽结构时，可以于过渡区内定义出多个沿第二方向延伸并沿第一方向间隔排布的虚拟有源区。如此，在沿第一方向形成字线沟槽时，字线沟槽可以从阵列区中的第一有源区延伸至过渡区中的虚拟有源区，使得字线沟槽的端部位于虚拟有源区内。也即，字线结构的端部位于虚拟有源区内。基于虚拟有源区对字线结构端部的支撑，可以有效避免字线结构的端部因落在沟道隔离区而产生的弯曲，进而优化了半导体器件的工艺制程。

需要特别说明的是，本公开实施例中，虚拟有源区在第二方向上的尺寸大于或等于阵列区在第二方向上的尺寸。如此，可以进一步保证字线结构端部均被虚拟有源区支撑，进而避免字线结构的端部发生弯曲。

在本公开一些实施例中，步骤S200中在衬底中形成沟槽结构，包括：同步形成位于阵列区中的第一沟槽结构、位于过渡区中的第二沟槽结构和位于外围区中的第三沟槽结构，其中，第一沟槽结构用于定义多个第一有源区，第二沟槽结构用于定义多个虚拟有源区，第三沟槽结构用于在外围区中定义多个第二有源区。

在本公开一些实施例中，步骤S300中于沟槽结构内形成隔离结构，包括：依次形成第一介质层、第二介质层和第三介质层，其中，第一沟槽被第一介质层填充，第二沟槽被第一介质层和第二介质层填充，第三沟槽、第四沟槽和第五沟槽均被第一介质层、第二介质层和第三介质层填充；去除位于沟槽结构之外的第一介质层、第二介质层和第三介质层，以形成分别位于第一沟槽、第二沟槽、第三沟槽、第四沟槽和第五沟槽内的第一隔离结构、第二隔离结构、第三隔离结构、第四隔离结构和第五隔离结构。

在本公开一些实施例中，步骤S400中形成字线沟槽，包括：刻蚀多个第一有源区中的部分第一有源区、多个虚拟有源区、第一隔离结构、第二隔离结构、第三隔离结构和第四隔离结构，以形成字线沟槽，其中，字线沟槽的端部位于第四隔离结构的一部分上。

在本公开一些实施例中，步骤S500中于字线沟槽内形成字线结构，包括：形成覆盖衬底、隔离结构并随形覆盖字线沟槽的栅介质材料层；形成随形覆盖栅介质材料层的导电材料层；回刻蚀导电材料层及栅介质材料层，以于字线沟槽内形成栅介质层，并于字线沟槽内保留目标高度的导电材料层作为字线；其中，栅介质层和字线共同构成字线结构。

并且，在本公开一些实施例中，字线结构的顶表面低于字线沟槽的开口所在平面。

此外，在本公开一些实施例中，半导体的制备方法还包括：于字线沟槽内形成保护层，保护层覆盖字线结构。相应地，在本公开一些实施例中，于字线沟槽内形成保护层，包括：形成覆盖衬底、隔离结构、字线结构并填充字线沟槽的保护材料层；去除位于字线沟槽外的保护材料层，其中，保留于字线沟槽内的保护材料层作为保护层。

为了更清楚地说明上述一些实施例中半导体结构的制备方法，请结合图2~图14（b）理解。

在步骤S100中，请参阅1中的S100和图2~图3（b）。提供衬底1，衬底1具有阵列区A、外围区P及位于阵列区A和外围区P之间的过渡区T。

在一些实施例中，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底1可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。

在步骤S200中，请参阅图1中的S200、图2和图4（a）~图4（b）。在衬底1中形成沟槽结构，以于阵列区A内定义出阵列排布的多个第一有源区11，且于过渡区T内定义出多个虚拟有源区12，其中，多个虚拟有源区12沿第二方向(例如aa’方向)延伸并沿第一方向(例如bb’方向)间隔排布，第一方向(例如bb’方向)和第二方向(例如aa’方向)相互垂直，第一有源区11的延伸方向不同于第二方向(例如aa’方向)。

需要特别说明是，如图2所示，第一有源区11的延伸方向可以为X1方向，X1方向不同于第二方向(例如aa’方向)。

此处，在本公开一些实施例中，多个虚拟有源区12中靠近阵列区A的虚拟有源区12与多个第一有源区11中靠近过渡区T的第一有源区11间隔排布；或者，多个虚拟有源区12中靠近阵列区A的虚拟有源区12与多个第一有源区11中靠近过渡区T的第一有源区11接触。

在本公开一些实施例中，请继续参阅图2，虚拟有源区12在第二方向(例如aa’方向)上的尺寸大于或等于阵列区A在第二方向上(例如aa’方向)的尺寸。如此，可以进一步保证后续形成的字线结构的端部均被过渡区T中的虚拟有源区12以及后续形成在过渡区T中的隔离结构支撑，进而避免字线结构的端部发生弯曲。

此处，在一些示例中，虚拟有源区12也可以是围绕阵列区A的虚拟有源环的一部分。

在本公开一些实施例中，请继续参阅图4（a）和图4（b），步骤S200中在衬底1中形成沟槽结构，包括：同步形成位于阵列区A中的第一沟槽结构12、位于过渡区T中的第二沟槽结构G2和位于外围区P中的第三沟槽结构G3，其中，第一沟槽结构12用于定义多个第一有源区11，第二沟槽结构G2用于定义多个虚拟有源区12，第三沟槽结构G3用于在外围区P中定义多个第二有源区13。

此处，请参阅图2，第一沟槽结构12匹配第一有源区11的排布方式形成，第二沟槽结构G2匹配虚拟有源区12的排布方式形成，第三沟槽结构G3匹配第二有源区13的排布方式形成。

示例地，可以采用但不限于自对准双重成像技术（Self-aligned DoublePatterning，简称SADP）或自对准四重成像技术（Self-aligned Quadruple Patterning，简称SAQP ）刻蚀形成沟槽结构。

示例地，可以先于衬底1上形成硬掩膜层，然后分别图案化阵列区A、过渡区T以及外围区P上的硬掩膜层，以于阵列区A对应形成第一掩膜图形，于过渡区T对应形成第二掩膜图形，于外围区P对应形成第三掩膜图形。如此，第一沟槽结构12可以基于第一掩膜图形刻蚀形成，第二沟槽结构G2可以基于第二掩膜图形刻蚀形成，第三沟槽结构G3可以基于第三掩膜图形刻蚀形成。

此处，可以理解，阵列区A、过渡区T以及外围区P上的硬掩膜层的的图案化顺序可以不做限定。

在本公开一些实施例中，第一沟槽结构12包括位于在第一方向(例如bb’方向)上最近邻的两个第一有源区11之间的第一沟槽G11以及位于在第一方向(例如bb’方向)上次近邻的两个第一有源区11之间的第二沟槽G12，第一沟槽G11在第一方向(例如bb’方向)上的尺寸小于第二沟槽G12在第一方向(例如bb’方向)上的尺寸。示例地，如图2所示，第一沟槽G11在第一方向(例如bb’方向)上的宽度W1小于第二沟槽G12在第一方向(例如bb’方向)上的宽度W2。

第二沟槽结构G2包括位于相邻的虚拟有源区12之间的第三沟槽G21以及位于多个虚拟有源区12的靠近外围区P的一侧的第四沟槽G22，第三沟槽G21在第一方向(例如bb’方向)上的尺寸小于第四沟槽G22在第一方向(例如bb’方向)上的尺寸。

第三沟槽结构G3包括位于相邻的两个第二有源区13之间的第五沟槽G31。

此处，相邻的两个第二有源区13的排列方向包括：行排列方向(例如bb’方向)和/或列排列方向(例如aa’方向)。

在本公开一些实施例中，如图2中所示，多个第一有源区11沿第三方向和第四方向呈交错的阵列排布；其中，第三方向为第一有源区11的延伸方向（例如X1方向）；第四方向与第三方向相交，例如相互垂直；第四向例如为X2方向。例如，第三方向分别与第一方向和第二方向相交。

在本公开一些实施例中，第一沟槽G11的深度小于第二沟槽G12的深度，第三沟槽G21的深度小于第四沟槽G22的深度。需要特别说明的是，当刻蚀形成沟槽结构时，由于刻蚀的负载效应，通常刻蚀形成的沟槽宽度越大，则对应的深度也越大。

示例地，如图4（b）所示，第一沟槽G11的深度D1小于第二沟槽G12的深度D2。第三沟槽G21的深度D3小于第四沟槽G22的深度D4。

在步骤S300中，请参阅图1中的S300和图5~图6（b）。于沟槽结构内形成隔离结构30。

在本公开一些实施例中，请参阅图5，于沟槽结构内形成隔离结构30，包括步骤S301~S302。

S301：依次形成第一介质层、第二介质层和第三介质层，其中，第一沟槽被第一介质层填充，第二沟槽被第一介质层和第二介质层填充，第三沟槽、第四沟槽和第五沟槽均被第一介质层、第二介质层和第三介质层填充。

示例地，匹配前述第一沟槽G11的结构，第一沟槽G11被第一介质层21填充；匹配前述第二沟槽G12的结构，第二沟槽G12被第一介质层21和第二介质层22共同填充；匹配前述第三沟槽G21、第四沟槽G22和第五沟槽G31的结构，第三沟槽G21、第四沟槽G22和第五沟槽G31均被被第一介质层21、第二介质层22以及第三介质层23填充。

此外，在本公开一些实施例中，第一介质层21的材料包括氧化物，例如为氧化硅。第二介质层22的材料包括氮化物，例如为氮化硅。 第三介质层23的材料包括氧化物，例如为氧化硅。

S302：去除位于沟槽结构之外的第一介质层、第二介质层和第三介质层，以形成分别位于第一沟槽、第二沟槽、第三沟槽、第四沟槽和第五沟槽内的第一隔离结构、第二隔离结构、第三隔离结构、第四隔离结构和第五隔离结构。

示例地，请参阅图6（a）和图6（b），可以采用刻蚀工艺或者化学机械研磨工艺去除位于沟槽结构之外的第一介质层、第二介质层和第三介质层，以形成分别位于第一沟槽G11、第二沟槽G12、第三沟槽G21、第四沟槽G22和第五沟槽G31内的第一隔离结构31、第二隔离结构32、第三隔离结构33、第四隔离结构34和第五隔离结构35。

此处，第一隔离结构31、第二隔离结构32、第三隔离结构33、第四隔离结构34和第五隔离结构35共同构成隔离结构30。

在步骤S400中，请参阅图1中的S400和图7（a）~图7（b）。形成字线沟槽40，其中，字线沟槽40沿第一方向(例如bb’方向)延伸穿过多个虚拟有源区12、多个第一有源区11中的部分第一有源区11、以及位于过渡区T和阵列区A中的隔离结构30，字线沟槽40的端部位于过渡区T内。

在本公开一些实施例中，形成字线沟槽40，包括：刻蚀多个第一有源区11中的部分第一有源区11、多个虚拟有源区12、第一隔离结构31、第二隔离结构32、第三隔离结构33和第四隔离结构34，以形成字线沟槽40，其中，字线沟槽40的端部位于第四隔离结构34的一部分上。

此处，刻蚀第一隔离结构31、第二隔离结构31、第三隔离结构33和第四隔离结构34后，剩余的第一隔离结构31’、第二隔离结构32’、第三隔离结构33’、第四隔离结构34’和第五隔离结构35共同构成隔离结构30。

示例地，可以采用但不限于自对准双重成像技术（Self-aligned DoublePatterning，简称SADP）或自对准四重成像技术（Self-aligned Quadruple Patterning，简称SAQP ）刻蚀形成字线沟槽40。

在步骤S500中，请参阅图1中的S500和图8~图11（b）。于字线沟槽40内形成字线结构WL。

需要特别说明的是，在字线沟槽40的底部，第一有源区11的顶面、虚拟有源区12的顶面以及第二有源区13的顶面通常均略微高于隔离结构30的顶面。如此，在过渡区T中不包括虚拟有源区12、只包括隔离结构30的情况下（即在现有的结构中），位于过渡区T的字线结构WL的端部可能会出现弯曲的问题。

在本公开一些实施例中，请参阅图8，于字线沟槽40内形成字线结构WL，包括步骤S501~S503。

S501：形成覆盖衬底、隔离结构并随形覆盖字线沟槽的栅介质材料层。

示例地，请参阅图9（a）和图9（b），可以采用沉积法形成栅介质材料层500。栅介质材料层500的材料包括氧化物，例如氧化硅，也可以包括高介电常数介质材料。字线60的材料包括多晶硅、氮化钛和钨等至少之一。

S502：形成随形覆盖栅介质材料层的导电材料层。

示例地，请参阅图10（a）和图10（b），可以采用沉积法形成导电材料层600。导电材料层600的材料包括氮化物，例如氮化钛。

S503：回刻蚀导电材料层及栅介质材料层，以于字线沟槽内形成栅介质层，并于字线沟槽内保留目标高度的导电材料层作为字线；其中，栅介质层和字线共同构成字线结构。

示例地，请参阅图11（a）和图11（b），回刻蚀导电材料层600及栅介质材料层500，以于字线沟槽40内形成栅介质层50，并于字线沟槽40内保留目标高度的导电材料层作为字线60。

此处，栅介质层50覆盖字线沟槽40的底面和侧壁。

在本公开一些实施例中，字线结构WL的顶表面低于字线沟槽40的开口所在平面。半导体的制备方法还包括S600：于字线沟槽40内形成保护层70，保护层70覆盖字线结构WL。

在本公开一些实施例中，请参阅图12，于字线沟槽，内形成保护层，包括步骤S601~S602。

S601：形成覆盖衬底、隔离结构、字线结构并填充字线沟槽的保护材料层。

示例地，请参阅图13（a）和图13（b），可以采用沉积法形成保护材料层700。保护材料层700的材料包括氧化物或氮化物，例如氧化硅或氮化硅。

S602：去除位于字线沟槽外的保护材料层，其中，保留于字线沟槽内的保护材料层作为保护层。

示例地，请参阅图14（a）和图14（b），可以采用回刻蚀工艺或化学机械抛光工艺去除位于字线沟槽外40的保护材料层700，以保留于字线沟槽40内的保护材料层700作为保护层70。

在一些实施例中，也可以理解，请参阅图14（c），字线结构WL可以由栅介质层50、字线60和保护层70共同构成。

可以理解，在本公开上述实施例中，除非本文中有明确的说明，所述方法中各步骤的执行并没有严格的顺序限制，这些步骤可以并不一定按照所描述的顺序执行，可以由其他的执行方式。而且，所述任一步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

本公开一些实施例中还提供了一种半导体结构，可以采用上述一些实施例中所述的制备方法制备得到。前述制备方法所具有的技术优势，该半导体结构也均具备。

在本公开一些实施例中，请参阅图2~图14（c），半导体结构，包括：衬底1、多个第一有源区11、多个虚拟有源区12、隔离结构30、字线沟槽40以及字线结构WL。衬底具有阵列区A、外围区P及位于阵列区A和外围区P之间的过渡区T。多个第一有源区11阵列排布于阵列区A内。多个虚拟有源区12平行间隔分布于过渡区T内。隔离结构30定义多个第一有源区11和多个虚拟有源区12。字线沟槽40沿第一方向(例如bb’方向)延伸穿过多个虚拟有源区12、多个第一有源区11中的部分第一有源区11、以及位于过渡区T和阵列区A中的隔离结构30，字线沟槽40的端部位于过渡区T内。字线结构WL位于字线沟槽40内。其中，多个虚拟有源区12沿第二方向(例如aa’方向)延伸并沿第一方向(例如bb’方向)间隔排布，第一方向(例如bb’方向)和第二方向(例如aa’方向)相互垂直，第一有源区11的延伸方向不同于第二方向(例如aa’方向)。

在一些实施例中，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底1可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。

需要特别说明是，如图2所示，第一有源区11的延伸方向可以为X1方向，X1方向不同于第二方向(例如aa’方向)。

此处，在本公开一些实施例中，多个虚拟有源区12中靠近阵列区A的虚拟有源区12与多个第一有源区11中靠近过渡区T的第一有源区11间隔排布；或者，多个虚拟有源区12中靠近阵列区A的虚拟有源区12与多个第一有源区11中靠近过渡区T的第一有源区11接触。

在本公开一些实施例中，请继续参阅图2，虚拟有源区12在第二方向(例如aa’方向)上的尺寸大于或等于阵列区A在第二方向上(例如aa’方向)的尺寸。如此，可以进一步保证后续形成的字线结构的端部均被过渡区T中的虚拟有源区12以及后续形成在过渡区T中的隔离结构支撑，进而避免字线结构的端部发生弯曲。

此处，在一些示例中，虚拟有源区12也可以是围绕阵列区A的虚拟有源环的一部分。

在本公开一些实施例中，请参阅图7（b），隔离结构30包括位于在第一方向(例如bb’方向)上最近邻的两个第一有源区11之间的第一隔离结构31’以及位于在第一方向(例如bb’方向)上次近邻的两个第一有源区11之间的第二隔离结构32’，第一隔离结构31’在第一方向(例如bb’方向)上的尺寸小于第二隔离结构32’在第一方向(例如bb’方向)上的尺寸。

在本公开一些实施例中，如图2中所示，多个第一有源区11沿第三方向和第四方向呈交错的阵列排布；其中，第三方向为第一有源区11的延伸方向（例如X1方向）；第四方向与第三方向相交，例如相互垂直；第四向例如为X2方向。例如，第三方向分别与第一方向和第二方向相交。

隔离结构30还包括位于相邻的虚拟有源区12之间的第三隔离结构33’以及位于多个虚拟有源区12的靠近外围区P的一侧的第四隔离结构34’，第三隔离结构33’在第一方向(例如bb’方向)上的尺寸小于第四隔离结构34’在第一方向(例如bb’方向)上的尺寸。字线沟槽40的端部位于第四隔离结构34’的一部分上。

在本公开一些实施例中，半导体结构还包括：多个第二有源区13，阵列排布于外围区P内。隔离结构30还定义多个第二有源区13，隔离结构30还包括位于相邻的两个第二有源区13之间的第五隔离结构35。

此处，相邻的两个第二有源区13的排列方向包括：行排列方向(例如bb’方向)和/或列排列方向(例如aa’方向)。

在本公开一些实施例中，请参阅图6（b），第一隔离结构31包括第一介质层21，第二隔离结构32包括第一介质层21和第二介质层22，第三隔离结构33、第四隔离结构34和第五隔离结构35各自均包括第一介质层21、第二介质层22和第三介质层23。

在本公开一些实施例中，第一介质层21为氧化物层，第二介质层22为氮化物层，第三介质层23为氧化物层。示例地，第一介质层的材料为氧化硅。第二介质层的材料为氮化硅。 第三介质层的材料为氧化硅。

在本公开一些实施例中，请参阅图11（a）和图11（b），字线结构WL包括：字线60以及位于字线60与字线沟槽40内壁之间的栅介质层50。

示例地，栅介质层50的材料包括氧化物，例如氧化硅，也可以包括高介电常数介质材料。字线60的材料包括多晶硅、氮化钛和钨等至少之一。

在本公开一些实施例中，请参阅图14（a）和图14（b），字线结构WL的顶表面低于字线沟槽40的开口所在平面。半导体结构还包括：保护层70。保护层70位于字线沟槽40内并覆盖字线结构WL。

在一些实施例中，也可以理解，请参阅图14（c），字线结构WL可以由栅介质层50、字线60和保护层70共同构成。

示例地，保护层70的材料包括氧化物或氮化物，例如氧化硅或氮化硅。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。

Claims (20)

1.一种半导体结构的制备方法，其特征在于，包括：

提供衬底，所述衬底具有阵列区、外围区及位于所述阵列区和所述外围区之间的过渡区；

在所述衬底中形成沟槽结构，以于所述阵列区内定义出阵列排布的多个第一有源区，且于所述过渡区内定义出多个虚拟有源区，其中，所述多个虚拟有源区沿第二方向延伸并沿第一方向间隔排布，所述第一方向和所述第二方向相互垂直，所述第一有源区的延伸方向不同于所述第二方向；

于所述沟槽结构内形成隔离结构；

形成字线沟槽，其中，所述字线沟槽沿所述第一方向延伸穿过所述多个虚拟有源区、所述多个第一有源区中的部分第一有源区、以及位于所述过渡区和所述阵列区中的所述隔离结构，所述字线沟槽的端部位于所述过渡区内；

于所述字线沟槽内形成字线结构。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，

所述虚拟有源区在所述第二方向上的尺寸大于或等于所述阵列区在所述第二方向上的尺寸。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述衬底中形成所述沟槽结构，包括：

同步形成位于所述阵列区中的第一沟槽结构、位于所述过渡区中的第二沟槽结构和位于所述外围区中的第三沟槽结构，其中，所述第一沟槽结构用于定义所述多个第一有源区，所述第二沟槽结构用于定义所述多个虚拟有源区，所述第三沟槽结构用于在所述外围区中定义多个第二有源区。

4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述第一沟槽结构包括位于在所述第一方向上最近邻的两个第一有源区之间的第一沟槽以及位于在所述第一方向上次近邻的两个第一有源区之间的第二沟槽，所述第一沟槽在所述第一方向上的尺寸小于所述第二沟槽在所述第一方向上的尺寸；

所述第二沟槽结构包括位于相邻的所述虚拟有源区之间的第三沟槽以及位于所述多个虚拟有源区的靠近所述外围区的一侧的第四沟槽，所述第三沟槽在所述第一方向上的尺寸小于所述第四沟槽在所述第一方向上的尺寸；

所述第三沟槽结构包括位于相邻的两个第二有源区之间的第五沟槽。

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述第一沟槽的深度小于所述第二沟槽的深度，所述第三沟槽的深度小于所述第四沟槽的深度。

6.根据权利要求4所述的半导体结构的制备方法，其特征在于，于所述沟槽结构内形成所述隔离结构，包括：

依次形成第一介质层、第二介质层和第三介质层，其中，所述第一沟槽被所述第一介质层填充，所述第二沟槽被所述第一介质层和所述第二介质层填充，所述第三沟槽、所述第四沟槽和所述第五沟槽均被所述第一介质层、所述第二介质层和所述第三介质层填充；

去除位于所述沟槽结构之外的所述第一介质层、所述第二介质层和所述第三介质层，以形成分别位于所述第一沟槽、所述第二沟槽、所述第三沟槽、所述第四沟槽和所述第五沟槽内的第一隔离结构、第二隔离结构、第三隔离结构、第四隔离结构和第五隔离结构。

7.根据权利要求6所述的半导体结构的制备方法，其特征在于，形成所述字线沟槽，包括：

刻蚀所述多个第一有源区中的部分第一有源区、所述多个虚拟有源区、所述第一隔离结构、所述第二隔离结构、所述第三隔离结构和所述第四隔离结构，以形成所述字线沟槽，其中，所述字线沟槽的端部位于所述第四隔离结构的一部分上。

8.根据权利要求7所述的半导体结构的制备方法，其特征在于，于所述字线沟槽内形成所述字线结构，包括：

形成覆盖所述衬底、所述隔离结构并随形覆盖所述字线沟槽的栅介质材料层；

形成随形覆盖所述栅介质材料层的导电材料层；

回刻蚀所述导电材料层及所述栅介质材料层，以于所述字线沟槽内形成栅介质层，并于所述字线沟槽内保留目标高度的所述导电材料层作为字线；其中，所述栅介质层和所述字线共同构成所述字线结构。

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述字线结构的顶表面低于所述字线沟槽的开口所在平面；

所述制备方法还包括：

于所述字线沟槽内形成保护层，所述保护层覆盖所述字线结构。

10.根据权利要求9所述的半导体结构的制备方法，其特征在于，于所述字线沟槽内形成所述保护层，包括：

形成覆盖所述衬底、所述隔离结构、所述字线结构并填充所述字线沟槽的保护材料层；

去除位于所述字线沟槽外的所述保护材料层，其中，保留于所述字线沟槽内的所述保护材料层作为所述保护层。

11.根据权利要求1-10任一项所述的半导体结构的制备方法，其特征在于，所述多个虚拟有源区中靠近所述阵列区的虚拟有源区与所述多个第一有源区中靠近所述过渡区的第一有源区间隔排布；或者，所述多个虚拟有源区中靠近所述阵列区的虚拟有源区与所述多个第一有源区中靠近所述过渡区的第一有源区接触。

12.一种半导体结构，其特征在于，包括：

衬底，具有阵列区、外围区及位于所述阵列区和所述外围区之间的过渡区；

多个第一有源区，阵列排布于所述阵列区内；

多个虚拟有源区，平行间隔分布于所述过渡区内；

隔离结构，定义所述多个第一有源区和所述多个虚拟有源区；

字线沟槽，沿所述第一方向延伸穿过所述多个虚拟有源区、所述多个第一有源区中的部分第一有源区、以及位于所述过渡区和所述阵列区中的所述隔离结构，所述字线沟槽的端部位于所述过渡区内；

字线结构，位于所述字线沟槽内；

其中，所述多个虚拟有源区沿第二方向延伸并沿所述第一方向间隔排布，所述第一方向和所述第二方向相互垂直，所述第一有源区的延伸方向不同于所述第二方向。

13.根据权利要求12所述的半导体结构，其特征在于，

所述虚拟有源区在所述第二方向上的尺寸大于或等于所述阵列区在所述第二方向上的尺寸。

14.根据权利要求12所述的半导体结构，其特征在于，所述隔离结构包括位于在所述第一方向上最近邻的两个第一有源区之间的第一隔离结构以及位于在所述第一方向上次近邻的两个第一有源区之间的第二隔离结构，所述第一隔离结构在所述第一方向上的尺寸小于所述第二隔离结构在所述第一方向上的尺寸；

所述隔离结构还包括位于相邻的所述虚拟有源区之间的第三隔离结构以及位于所述多个虚拟有源区的靠近所述外围区的一侧的第四隔离结构，所述第三隔离结构在所述第一方向上的尺寸小于所述第四隔离结构在所述第一方向上的尺寸；

所述字线沟槽的端部位于所述第四隔离结构的一部分上。

15.根据权利要求14所述的半导体结构，其特征在于，还包括：

多个第二有源区，阵列排布于所述外围区内；

所述隔离结构还定义所述多个第二有源区，所述隔离结构还包括位于相邻的两个第二有源区之间的第五隔离结构。

16.根据权利要求15所述的半导体结构，其特征在于，所述第一隔离结构包括第一介质层，所述第二隔离结构包括所述第一介质层和第二介质层，所述第三隔离结构、所述第四隔离结构和所述第五隔离结构各自均包括所述第一介质层、所述第二介质层和第三介质层。

17.根据权利要求16所述的半导体结构，其特征在于，所述第一介质层为氧化物层，所述第二介质层为氮化物层，所述第三介质层为氧化物层。

18.根据权利要求12-17任一项所述的半导体结构，其特征在于，所述字线结构包括：字线以及位于所述字线与所述字线沟槽内壁之间的栅介质层。

19.根据权利要求18所述的半导体结构，其特征在于，所述字线结构的顶表面低于所述字线沟槽的开口所在平面；

所述半导体结构还包括：保护层，位于所述字线沟槽内并覆盖所述字线结构。

20.根据权利要求12-17任一项所述的半导体结构，其特征在于，所述多个虚拟有源区中靠近所述阵列区的虚拟有源区与所述多个第一有源区中靠近所述过渡区的第一有源区间隔排布；或者，所述多个虚拟有源区中靠近所述阵列区的虚拟有源区与所述多个第一有源区中靠近所述过渡区的第一有源区接触。

Images