CN115116966A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN115116966A
CN115116966A CN202210723881.4A CN202210723881A CN115116966A CN 115116966 A CN115116966 A CN 115116966A CN 202210723881 A CN202210723881 A CN 202210723881A CN 115116966 A CN115116966 A CN 115116966A
Authority
CN
China
Prior art keywords
substrate
active
forming
layer
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210723881.4A
Other languages
English (en)
Inventor
唐怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210723881.4A priority Critical patent/CN115116966A/zh
Priority to US17/945,109 priority patent/US20230013420A1/en
Publication of CN115116966A publication Critical patent/CN115116966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a permanent auxiliary member being left in the finished device, e.g. aids for protecting the bonding area during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及一种半导体结构及其制备方法。所述方法包括：提供第一衬底，在所述第一衬底上形成驱动焊盘；提供第二衬底，在所述第二衬底的一侧依次形成有源柱和位线；其中，所述位线一侧与所述有源柱相连接，所述位线背离所述有源柱的表面裸露于所述第二衬底的表面；将所述位线与所述驱动焊盘对应键合；从所述第二衬底背离所述第一衬底的一侧减薄所述第二衬底，至暴露出所述有源柱；在所述有源柱背离所述驱动焊盘的一侧形成存储电容，所述存储电容与所述有源柱相连接。本公开可以有效提升存储密度，并简化生产工艺，以提高半导体结构的生产良率及电学性能。

Description

半导体结构及其制备方法
技术领域
本公开涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称DRAM)是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成。每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线电连接，晶体管的源极与位线电连接，晶体管的漏极与电容器电连接。字线上的字线电压能够控制晶体管的开启与关闭，从而能够通过位线读取存储在电容器中的数据信息，或者将数据信息写入电容器中。
然而，随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。尤其是在半导体工艺进入深亚微米阶段后，DRAM中的各器件尺寸也已相应缩减至极限了。在此基础上，意图进一步缩减DRAM中的器件尺寸已变得十分困难，并且器件尺寸的进一步微缩也会造成DRAM电学性能极大恶化。
因此，如何进一步提升半导体结构的存储密度，也成为相关技术中一个亟待解决的难题。
发明内容
基于此，本公开实施例提供了一种半导体结构及其制备方法，可以有效提升存储密度，并简化生产工艺，以提高半导体结构的生产良率及电学性能。
一方面，本公开一些实施例提供了一种半导体结构的制备方法。该半导体结构的制备方法包括如下步骤。
提供第一衬底，在所述第一衬底上形成驱动焊盘。
提供第二衬底，在所述第二衬底的一侧依次形成有源柱和位线；其中，所述位线一侧与所述有源柱相连接，所述位线背离所述有源柱的表面裸露于所述第二衬底的表面。
将所述位线与所述驱动焊盘对应键合。
从所述第二衬底背离所述第一衬底的一侧减薄所述第二衬底，至暴露出所述有源柱。
在所述有源柱背离所述驱动焊盘的一侧形成存储电容，所述存储电容与所述有源柱相连接。
在一些实施例中，在形成所述有源柱之后且形成所述位线之前，所述制备方法还包括：在所述有源柱的侧壁上形成字线材料层。
在减薄所述第二衬底至暴露出所述有源柱之后，且在所述有源柱背离所述驱动焊盘的一侧形成存储电容之前，所述制备方法还包括：刻蚀所述字线材料层，形成字线。
其中，所述位线沿第一方向延伸，所述字线沿第二方向延伸，所述第一方向和所述第二方向相交。
在一些实施例中，在所述第二衬底的一侧形成所述有源柱，包括：图案化所述第二衬底，形成阵列排布的多个所述有源柱。其中，在所述第一方向上相邻所述有源柱之间的距离为第一尺寸，在所述第二方向上相邻所述有源柱之间的距离为第二尺寸；所述第一尺寸大于所述第二尺寸的三倍，所述第二尺寸小于或等于所述字线在所述第一方向上厚度的两倍或三倍。
在一些实施例中，在所述有源柱的侧壁上形成字线材料层之前，所述制备方法还包括：在所述第二衬底表面形成牺牲层，所述牺牲层覆盖所述有源柱的部分侧壁及相邻所述有源柱之间的所述第二衬底表面。
在所述有源柱的侧壁上形成字线材料层，包括：在所述有源柱的裸露表面依次形成栅介质材料层和导电材料层；其中，所述栅介质材料层覆盖所述有源柱的裸露侧壁，所述导电材料层覆盖所述栅介质材料层及所述牺牲层；所述栅介质材料层和所述导电材料层共同构成所述字线材料层。
在所述有源柱的侧壁上形成字线材料层之后，所述制备方法还包括：形成隔离材料层，所述隔离材料层覆盖所述导电材料层且填充相邻所述有源柱之间的凹槽。
在一些实施例中，形成所述位线之前，所述制备方法还包括如下步骤。
沿垂直于所述第二衬底的方向刻蚀所述隔离材料层及所述字线材料层，形成隔离结构及字线中间结构，并暴露出所述有源柱的部分侧壁。
形成第一介质层，所述第一介质层覆盖所述隔离结构、所述字线中间结构及所述有源柱的部分侧壁。
在第二方向排布的相邻所述有源柱之间形成沿所述第一方向延伸的第二介质层，所述第二介质层覆盖沿部分所述第一介质层及所述有源柱的部分侧壁。
在一些实施例中，形成所述位线，包括如下步骤。
在第一方向排布的相邻所述有源柱之间的凹槽表面形成金属层，所述金属层覆盖所述有源柱及所述第二介质层暴露于所述凹槽内的侧壁。
热处理所述金属层及被所述金属层覆盖的所述有源柱，形成与所述有源柱相连接的所述位线。
在一些实施例中，从所述第二衬底背离所述第一衬底的一侧减薄所述第二衬底，至暴露出所述有源柱，还包括：暴露出所述牺牲层背离所述字线中间结构的表面。
所述制备方法还包括：去除所述牺牲层和部分所述字线中间结构，形成所述字线以及位于相邻所述字线之间的隔离部。
在一些实施例中，去除部分所述字线中间结构，包括：沿垂直于所述第一衬底的方向刻蚀所述字线中间结构，以在所述第一方向上断开相邻所述有源柱之间的所述导电材料层，并使在所述第二方向上相连接的所述导电材料层用于构成所述字线。
在一些实施例中，在形成所述字线之后，且在所述有源柱背离所述驱动焊盘的一侧形成存储电容之前，所述制备方法还包括：形成第三介质层，所述第三介质层覆盖所述字线及所述有源柱的部分侧壁；形成第四介质层，所述第四介质层覆盖所述第三介质层及所述有源柱的剩余侧壁，所述第四介质层背离所述第一衬底的表面与所述有源柱背离所述第一衬底的表面齐平。
在一些实施例中，在所述有源柱背离所述驱动焊盘的一侧形成存储电容，还包括：研磨所述有源柱及所述第四介质层背离所述第一衬底的表面；在所述有源柱的表面形成所述存储电容。
又一方面，本公开一些实施例提供了一种半导体结构，采用如上一些实施例所述的半导体结构的制备方法得到。所述半导体结构，包括：第一衬底，所述第一衬底上设有驱动焊盘；存储器件，键合于所述驱动焊盘背离所述第一衬底的一侧。其中，所述存储器件包括：有源柱，以及分别位于所述有源柱两端的位线及存储电容。所述位线背离所述第一衬底的表面与所述有源柱靠近所述第一衬底的一端相连接，所述存储电容与所述有源柱背离所述位线的一端相连接，所述位线靠近所述第一衬底的表面与所述驱动焊盘键合。
在一些实施例中，所述存储器件还包括：设置于所述有源柱侧壁上的字线。其中，所述位线沿第一方向延伸，所述字线沿第二方向延伸，所述第一方向和所述第二方向相交；所述字线形成于所述位线与所述驱动焊盘键合之后且形成所述存储电容之前。
在一些实施例中，所述存储器件还包括：位于相邻所述字线之间的隔离结构。
在一些实施例中，所述有源柱的数量为多个，且多个所述有源柱阵列排布。其中，在所述第一方向上相邻所述有源柱之间的距离为第一尺寸，在所述第二方向上相邻所述有源柱之间的距离为第二尺寸；所述第一尺寸大于所述第二尺寸的三倍，所述第二尺寸小于或等于所述字线在所述第一方向上厚度的两倍或三倍。
在一些实施例中，所述字线包括沿远离所述有源柱方向设置于所述有源柱侧壁上的栅介质层及导电层；其中，所述第二尺寸小于或等于所述导电层在所述第一方向上厚度的三倍。
本公开实施例中，可以利用第一衬底先形成驱动焊盘，并利用第二衬底形成有源柱和位线，然后通过将第一衬底上驱动焊盘与位线对应键合的方式，实现第一衬底对第二衬底上器件的支撑。之后，减薄第二衬底至暴露出有源柱背离第一衬底的端部，可以于有源柱背离第一衬底的一侧制备形成与有源柱对应连接的存储电容。如此，本公开实施例提供的前述制备方法，工艺简单，可以基于有源柱形成垂直型晶体管，并于第二衬底的一侧制备位线而于第二衬底的另一侧实现存储电容的自对准。这样不仅可以极大的简化半导体结构的制备工艺，以提升生产良率，还可以较大程度的减小垂直型晶体管及存储电容在水平方向上的尺寸，以进一步提高存储密度，并有效确保半导体结构中各器件结构的电学性能。
此外，本公开实施例采用将第一衬底上驱动焊盘与第二衬底上位线对应键合的方式来制备半导体结构，还有利于减小半导体结构的平面面积，以提高单位面积中存储电容的数量，从而提升晶圆的面积利用率。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的一种半导体结构的制备方法的流程图；
图2为另一实施例中提供的一种半导体结构的制备方法的流程图；
图3为又一实施例中提供的一种半导体结构的制备方法的流程图；
图4为一实施例中提供的一种第一衬底的结构示意图；
图5为一实施例中提供的一种形成有源柱后所得结构的结构示意图；
图6为一实施例中提供的一种有源柱的位置分布示意图；
图7为一实施例中提供的一种形成牺牲层后所得结构的结构示意图；
图8为一实施例中提供的一种形成字线材料层及隔离材料层后所得结构的结构示意图；
图9为一实施例中提供的一种去除部分字线材料层及部分隔离材料层后所得结构的结构示意图；
图10为一实施例中提供的一种形成字线中间结构及隔离结构后所得结构的结构示意图；
图11为一实施例中提供的一种形成第一介质层后所得结构的结构示意图；
图12为一实施例中提供的一种形成第二介质层后所得结构的结构示意图；
图13为一实施例中提供的一种形成位线后所得结构的俯视示意图；
图14为一实施例中提供的一种形成位线后所得结构的结构示意图；
图15为一实施例中提供的一种字线中间结构在第二方向上的结构示意图；
图16为一实施例中提供的一种将位线与驱动焊盘键合后所得结构的结构示意图；
图17为一实施例中提供的一种减薄第二衬底至暴露出有源柱后所得结构的结构示意图；
图18为一实施例中提供的一种形成字线和隔离部后所得结构的结构示意图；
图19为一实施例中提供的一种形成第三介质层和第四介质层后所得结构的结构示意图；
图20为一实施例中提供的一种半导体结构的结构示意图；
图21为一实施例中提供的一种半导体结构的俯视示意图。
附图标记说明：
1-第一衬底，11-驱动焊盘，12-电路层，2-第二衬底，21-有源柱，L1-第一尺寸，
L2-第二尺寸，3-牺牲层，220A-字线材料层，221A-栅介质材料层，222A-导电材料层，
230A-隔离材料层，221B-栅介质抛光层，222B-导电材料抛光层，230B-隔离材料抛光层，
221C-栅介质中间结构，222C-导电材料中间结构，221-栅介质层，222-导电层，
22-字线中间结构，23A-隔离结构，23-隔离部，24-第一介质层，25-第二介质层，
26-第三介质层，27-第四介质层，G-凹槽，M-金属层，BL-位线，WL-字线，C-存储电容，
B-字线在第一方向上的厚度，T-导电层在第一方向上的厚度，N-存储器件。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
应当明白，尽管可使用术语第一、第二等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
目前，随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。尤其是在半导体工艺进入深亚微米阶段后，DRAM中的各器件尺寸也已相应缩减至极限了。例如，DRAM可以实现存储单元极限平面面积尺寸为6F2的排布方式，以及采用埋入式字线的制备方法；其中，F为最小工艺尺寸，是指工艺能够加工的最小尺寸，也称为关键尺寸，可以作为定义制造工艺水平的标准。在此基础上，意图进一步缩减DRAM中的器件尺寸已变得十分困难，并且器件尺寸的进一步微缩也会造成DRAM电学性能极大恶化。
在一些示例中，可以采用新材料来制备DRAM，以改善DRAM的电学性能，但是需要耗费较高的生产成本，以及使用较为复杂的制备工艺。
基于此，本公开实施例提供了一种半导体结构及其制备方法，以有效提升存储密度，例如可以用于实现存储单元极限平面面积尺寸为4F2的排布，并简化生产工艺，以提高半导体结构的生产良率及电学性能。
请参阅图1，本公开一些实施例提供了一种半导体结构的制备方法。该半导体结构的制备方法包括如下步骤。
S100，提供第一衬底，在第一衬底上形成驱动焊盘。
S200，提供第二衬底，在第二衬底的一侧依次形成有源柱和位线；其中，位线一侧与有源柱相连接，位线背离有源柱的表面裸露于第二衬底的表面。
S300，将位线与驱动焊盘对应键合。
S400，从第二衬底背离第一衬底的一侧减薄第二衬底，至暴露出有源柱。
S500，在有源柱背离驱动焊盘的一侧形成存储电容，存储电容与有源柱相连接。
本公开实施例中，可以利用第一衬底先形成驱动焊盘，并利用第二衬底形成有源柱和位线，然后通过将第一衬底上驱动焊盘与位线对应键合的方式，实现第一衬底对第二衬底上器件的支撑。之后，减薄第二衬底至暴露出有源柱背离第一衬底的端部，可以于有源柱背离第一衬底的一侧制备形成与有源柱对应连接的存储电容。如此，本公开实施例提供的前述制备方法，工艺简单，可以基于有源柱形成垂直型晶体管，并于第二衬底的一侧制备位线而于第二衬底的另一侧制备存储电容。这样不仅可以极大的简化半导体结构的制备工艺，以提升生产良率，还可以较大程度的减小垂直型晶体管及存储电容在水平方向上的尺寸，以进一步提高存储密度，并有效确保半导体结构中各器件结构的电学性能。
此外，本公开实施例采用将第一衬底上驱动焊盘与第二衬底上位线对应键合的方式来制备半导体结构，还有利于减小半导体结构的平面面积，以提高单位面积中存储电容的数量，从而提升晶圆的面积利用率。
在一些实施例中，可以理解，在步骤S200中，有源柱和位线依次形成于第二衬底的一侧，即：有源柱和位线分别独立形成。如此，在形成有源柱之后且形成位线之前，所述制备方法还包括：在有源柱的侧壁上形成字线材料层。
示例地，请参阅图2，步骤S200可以包括如下步骤。
S210，提供第二衬底，在第二衬底的一侧形成有源柱。
S220，在有源柱的侧壁上形成字线材料层。
S230，形成位线，位线一侧与有源柱相连接，位线背离有源柱的表面裸露于第二衬底的表面。
相应地，请继续参阅图2，在执行步骤S400减薄第二衬底至暴露出有源柱之后，且在执行步骤S500在有源柱背离驱动焊盘的一侧形成存储电容之前，所述制备方法还包括：
S450，刻蚀字线材料层，形成字线。
示例地，位线沿第一方向延伸，字线沿第二方向延伸。第一方向和第二方向相交，例如垂直。
在一些实施例中，步骤S210中在第二衬底的一侧形成有源柱，包括：图案化第二衬底，形成阵列排布的多个有源柱。
此处，多个有源柱阵列排布，沿第一方向排列呈行，沿第二方向排列呈列。可选地，在第一方向上呈行排列的有源柱之间的间隔可以与在第二方向上呈列排列的有源柱之间的间隔不同。
示例地，在第一方向上相邻有源柱之间的距离为第一尺寸，在第二方向上相邻有源柱之间的距离为第二尺寸。其中，第一尺寸大于第二尺寸的三倍，第二尺寸小于或等于字线在第一方向上厚度的两倍或三倍。
进一步示例地，字线包括沿远离有源柱方向设置于有源柱侧壁上的栅介质层及导电层；其中，第二尺寸小于或等于导电层在第一方向上厚度的三倍。
在一些实施例中，请参阅图3，在执行步骤S220在有源柱的侧壁上形成字线材料层之前，所述制备方法还包括：
S215，在第二衬底表面形成牺牲层，牺牲层覆盖有源柱的部分侧壁及相邻有源柱之间的第二衬底表面。
相应地，步骤S220中在有源柱的侧壁上形成字线材料层，包括：在有源柱的裸露表面依次形成栅介质材料层和导电材料层；其中，栅介质材料层覆盖有源柱的裸露侧壁，导电材料层覆盖栅介质材料层及牺牲层。如此，栅介质材料层和导电材料层可以共同构成字线材料层。
相应地，执行步骤S220在有源柱的侧壁上形成字线材料层之后，所述制备方法还包括：
S221，形成隔离材料层，隔离材料层覆盖导电材料层且填充相邻有源柱之间的凹槽。
基于此，请继续参阅图3，在一些实施例中，执行步骤S230形成位线之前，所述制备方法还包括如下步骤。
S222，沿垂直于第二衬底的方向刻蚀隔离材料层及字线材料层，形成隔离结构及字线中间结构，并暴露出有源柱的部分侧壁。
S223，形成第一介质层，第一介质层覆盖隔离结构、字线中间结构及有源柱的部分侧壁。
S224，在第二方向排布的相邻有源柱之间形成沿第一方向延伸的第二介质层，第二介质层覆盖第一介质层及有源柱的部分侧壁。
相应地，在一些实施例中，请继续参阅图3，步骤S230中形成位线，包括如下步骤。
S231，在第一方向排布的相邻有源柱之间的凹槽表面形成金属层，金属层覆盖有源柱及第二介质层暴露于所述凹槽内的侧壁。
S232，热处理金属层及被金属层覆盖的有源柱，形成与有源柱相连接的位线。
可选地，在热处理金属层及被金属层覆盖的有源柱之后，有源柱被金属层覆盖的部分可以形成有金属硅化物。然后，可以清洗去除残余金属层，以便于在前述凹槽内第二次沉积金属层，形成位线。如此，位线可以由金属层及有源柱底部的金属硅化物共同构成。并且，本公开实施例在形成金属硅化物后，通过清洗去除残余金属层而再次沉积金属层的方式形成位线，不仅可以避免因热处理造成不同行金属层之间短接的问题，还能利用金属硅化物有效减小金属层与有源柱之间的接触电阻，以提升半导体结构的电学性能。
在一些实施例中，请继续参阅图3，步骤S400中从第二衬底背离第一衬底的一侧减薄第二衬底，至暴露出有源柱，还包括：暴露出牺牲层背离字线中间结构的表面。
相应地，步骤S450可以表现为：去除牺牲层及部分字线中间结构，形成字线以及位于相邻字线之间的隔离部。
在此基础上，在一些实施例中，去除字线中间结构，包括：在牺牲层上形成刻蚀开口，依据刻蚀开口沿垂直于第一衬底的方向刻蚀字线中间结构，以在第一方向上断开相邻有源柱之间的导电材料层，并使在第二方向上相连接的导电材料层用于构成字线。
值得一提的是，字线沿第二方向延伸。在前述第一尺寸大于第二尺寸的三倍，且第二尺寸小于或等于字线在第一方向上厚度两倍或三倍，或者第二尺寸小于或等于导电层在第一方向上厚度三倍的示例中，在第二方向排布的相邻有源柱之间沉积形成导电材料层时，位于该相邻有源柱侧壁上的导电材料层可以直接连接；也即，在沉积导电材料层之后，沿第二方向相邻的有源柱之间可以不再有凹槽空间可以沉积隔离材料层。基于此，在减薄第二衬底之后，沿垂直于第一衬底的方向刻蚀去除部分字线中间结构，即可得到字线和位于相邻字线之间的隔离部，保证相邻字线之间互不连接。从而有利于采用湿法刻蚀工艺进行刻蚀，以简化半导体结构的制备工艺。
此外，在另一些示例中，沿第二方向相邻的有源柱之间的间隔内还形成有隔离结构，如此，去除化字线中间结构，还可以采用如下步骤实现。
在牺牲层与有源柱表面形成掩模层，掩模层覆盖有源柱表面沿第二方向延伸，以暴露出位于第一方向上相邻有源柱之间的牺牲层。
刻蚀暴露的牺牲层，以暴露出位于第一方向上相邻有源柱之间的字线中间结构。
刻蚀暴露的字线中间结构至暴露出隔离结构，以在第一方向上断开相邻有源柱之间的导电材料层。
去除掩模层及剩余牺牲层，以使得位于有源柱侧壁上的剩余字线中间结构形成字线，剩余隔离结构形成隔离部。
在一些实施例中，在执行步骤S450形成字线之后，且执行步骤S500在有源柱背离驱动焊盘的一侧形成存储电容之前，所述制备方法还包括：形成第三介质层，第三介质层覆盖字线及有源柱的部分侧壁；形成第四介质层，第四介质层覆盖第三介质层及有源柱的剩余侧壁，第四介质层背离第一衬底的表面与有源柱背离第一衬底的表面齐平。
在一些实施例中，步骤S500在有源柱背离驱动焊盘的一侧形成存储电容，还包括：研磨有源柱及第四介质层背离第一衬底的表面；在有源柱的表面形成存储电容。
为了更清楚的说明本公开实施例提供的半导体结构的制备方法，以下结合图4～图21，对本公开实施例所提供的制备方法进行了详述。
在步骤S100中，请参阅图4，提供第一衬底1，在第一衬底1上形成驱动焊盘11。
此处，第一衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。第一衬底1可以为单层结构，也可以为多层结构。例如，第一衬底1可以是诸如硅(Si)衬底、硅锗(SiGe)衬底、硅锗碳(SiGeC)衬底、碳化硅(SiC)衬底、砷化镓(GaAs)衬底、砷化铟(InAs)衬底、磷化铟(InP)衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，第一衬底1可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
此外，请继续参阅图4，第一衬底1上可以设有电路层12，电路层12包括与驱动焊盘11对应连接的驱动电路(图4中未示出)。驱动焊盘11可以采用金属形成，例如钨金属或铜金属等。电路层12中的各驱动电路可以通过互补金属氧化物半导体器件(ComplementaryMetal Oxide Semiconductor，简称CMOS)形成。
在步骤S200中，请参阅图5～图14，提供第二衬底2，在第二衬底2的一侧依次形成有源柱21和位线BL。
此处，第二衬底2可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。第一衬底2可以为单层结构，也可以为多层结构。例如，第一衬底2可以是诸如硅(Si)衬底、硅锗(SiGe)衬底、硅锗碳(SiGeC)衬底、碳化硅(SiC)衬底、砷化镓(GaAs)衬底、砷化铟(InAs)衬底、磷化铟(InP)衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，第二衬底2可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
示例地，步骤S200可以包括如下步骤S210～步骤S230。
在步骤S210中，如图5中所示，在第二衬底2的一侧形成有源柱21。
此处，有源柱21可以通过图案化第二衬底2形成，即：在第二衬底2表面形成矩阵排布的多个掩模图案，刻蚀未被掩模图案覆盖的第二衬底2形成。并且，多个有源柱21呈阵列排布，例如可以沿第一方向等间隔排布呈列，沿第二方向等间隔排布呈行。
示例地，请参阅图6，在第一方向(例如X方向)上相邻有源柱21之间距离的尺寸为第一尺寸L1，在第二方向(例如Y方向)上相邻有源柱21之间距离的尺寸为第二尺寸L2。第一尺寸L1大于第二尺寸L2的三倍；也即，L1＞3L2。此外，第二尺寸L2可以小于或等于后续形成的字线在第一方向上厚度B的两倍或三倍；也即，L2＜2B或者L2＜3B。
在步骤S215中，如图7中所示，在第二衬底2表面形成牺牲层3，牺牲层3覆盖有源柱21的部分侧壁及相邻有源柱21之间的第二衬底2表面。
此处，牺牲层3可以采用沉积工艺形成，牺牲层3的沉积厚度可以根据需求选择设置，例如小于或等于有源柱21高度的三分之一。或者，牺牲层3也可以通过先沉积后回刻的方式以得到预设厚度。
示例地，牺牲层3采用氧化物形成，例如氧化硅。
在步骤S220中，请参阅图8，在有源柱21的侧壁上形成字线材料层220A。
示例地，字线材料层220A包括层叠设置的栅介质材料层221A和导电材料层222A。其中，栅介质材料层221A覆盖有源柱21的裸露侧壁，导电材料层222A覆盖栅介质材料层221A及牺牲层3；栅介质材料层221A和导电材料层222A共同构成字线材料层220A。
此处，栅介质材料层221A可以采用沉积工艺形成，或者，也可以通过氧化有源柱21表面直接形成。
示例地，栅介质材料层221A可以采用高K介电材料沉积形成，例如氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)或硅酸铝(HfSiO)。
示例地，导电材料层222A可包含金属或金属化合物，例如钛(Ti)、氮化钛(TiN)、钨(W)、钴(Co)、铜(Cu)或铝(Al)。导电材料层222A可以采用沉积工艺形成，例如物理气相沉积(PVD)、原子层沉积(ALD)、等离子体增强化学气相沉积(PECVD)等。
示例地，栅介质材料层221A与牺牲层3材料相同，例如均为氧化硅。如此，二者可以采用同一沉积工艺形成。
在步骤S221中，请继续参阅图8，形成隔离材料层230A，隔离材料层230A覆盖导电材料层222A且填充相邻有源柱21之间的凹槽。
示例地，隔离材料层230A可以采用氮化物形成，例如氮化硅。
可以理解，在第二方向上相邻有源柱21之间的第二尺寸L2可以小于或等于字线在第一方向上厚度B的两倍或三倍的示例中，在形成栅介质材料层221A和导电材料层222A之后，在第二方向上相邻有源柱21之间的凹槽可以被栅介质材料层221A和导电材料层222A填满。如此，在第二方向上相邻的有源柱21之间可以不形成有隔离材料层230A。
在步骤S222中，请参阅图8、图9和图10，沿垂直于第二衬底2的方向刻蚀隔离材料层230A和字线材料层220A，形成隔离结构23及字线中间结构22，并暴露出有源柱21的部分侧壁。
示例地，如图9中所示，在形成隔离材料层230A后，可以先采用化学机械研磨(Chemical Mechanical Polish，简称CMP)工艺去除部分隔离材料层230A及部分字线材料层220A，至暴露出有源柱21，以形成隔离材料抛光层230B、导电材料抛光层222B和栅介质材料抛光层221B。然后，如图10中所示，采用干法刻蚀或湿法刻蚀继续刻蚀隔离材料抛光层230B、导电材料抛光层222B和栅介质材料抛光层221B，可以对应形成隔离结构23A和字线中间结构22。字线中间结构22包括栅介质中间结构221C和导电材料中间结构222C。
在步骤S223中，请参阅图11，形成第一介质层24，第一介质层24覆盖隔离结构23A、字线中间结构22及有源柱21的部分侧壁。
示例地，第一介质层24可以采用氮化物形成，例如氮化硅。
在步骤S224中，请参阅图12，在第二方向(例如Y方向)排布的相邻有源柱21之间形成沿第一方向(例如X方向)延伸的第二介质层25，第二介质层25覆盖沿第一方向(例如X方向)延伸的第一介质层24及有源柱21的部分侧壁。如此，沿第一方向(例如X方向)排布的相邻有源柱21之间可以具有凹槽G。
示例地，第二介质层25可以采用氧化物形成，例如氧化硅。
可选地，第二介质层25可以在沉积第二介质材料层之后，通过图形化第二介质材料层并去除未被掩盖的第二介质材料层形成。或者，第二介质层25也可以通过在凹槽G中设置掩模图形并直接在未被掩模图形掩盖的第一介质层24上沉积形成，之后再去除掩模图形。
在步骤S230中，请参阅图13和图14，形成位线BL。位线BL一侧与有源柱21相连接，位线BL背离有源柱21的表面裸露于第二衬底2的表面。
示例地，步骤S230可以包括如下步骤S231～步骤S233。
在步骤S231中，请参阅图13，在沿第一方向(例如X方向)相邻的有源柱21之间的凹槽G表面形成金属层M，金属层M覆盖有源柱21及第二介质层24暴露于所述凹槽G内的侧壁。
在步骤S232中，请参阅图13和图14，热处理金属层M及被金属层M覆盖的有源柱21，形成与有源柱21相连接的位线BL。
可选地，在热处理金属层M及被金属层M覆盖的有源柱21之后，有源柱21表面可以形成有金属硅化物。然后，可以清洗去除残余金属层，以便于在前述凹槽G内第二次沉积金属层，形成位线BL。如此，位线BL可以由金属层及金属硅化物共同构成。并且，本公开实施例在形成金属硅化物后，通过清洗去除残余金属层而再次沉积金属层的方式形成位线BL，不仅可以避免因热处理造成不同行金属层之间短接的问题，还能利用金属硅化物有效减小金属层与有源柱之间的接触电阻，以提升半导体结构的电学性能。
可选地，金属层M可为钨(W)、钴(Co)或铝(Al)等金属材质。
需要补充的是，请继续参阅图14和图15，在一些示例中，用于表征在第二方向(例如Y方向)上相邻有源柱21之间距离的第二尺寸L2，例如小于或等于字线材料层220A在第一方向上厚度(即此刻字线中间结构22在第一方向上宽度B)的两倍；或者，第二尺寸L2小于或等于导电材料中间结构222C在第一方向上厚度T的三倍。如此，在形成栅介质中间结构221C和导电材料中间结构222C之后，在第二方向上相邻有源柱21之间的凹槽可以被栅介质中间结构221C和导电材料中间结构222C填满。这样在第二方向(例如Y方向)上相邻的有源柱21之间可以不形成有隔离结构23A，例如图15中所示。
在步骤S300中，请参阅图16，将位线BL与驱动焊盘11对应键合。
此处，可以理解，将第二衬底2形成有位线BL的一侧朝向第一衬底1形成有驱动焊盘11的一侧对准扣合，可以实现位线BL与驱动焊盘11的对准键合。本公开实施例对同一位线BL所键合驱动焊盘11的数量和位置不作限定，图16中所示的键合仅用于表达位线BL和驱动焊盘11之间具有键合关系，而并非是对位线BL和驱动焊盘11之间键合位置的限定。
在步骤S400中，请参阅图16和图17，从第二衬底2背离第一衬底1的一侧减薄第二衬底2，至暴露出有源柱21。
可选地，可以采用化学机械研磨(Chemical Mechanical Polish，简称CMP)工艺研磨第二衬底2背离第一衬底1的表面，至暴露出牺牲层3背离字线中间结构22的表面，例如图17中所示。牺牲层3可以作为第二衬底2减薄的研磨阻挡层。
在步骤S450中，请参阅图17和图18，去除牺牲层3及部分字线中间结构22，形成字线WL以及位于相邻字线WL之间的隔离部23。
在一些示例中，去除牺牲层3及部分字线中间结构22，可以采用湿法刻蚀工艺或干法刻蚀工艺实现。
在一些实施例中，所去除的部分字线中间结构22，为第一方向(例如X方向)上位于牺牲层3及隔离结构23A之间的字线中间结构22。去除部分字线中间结构22包括：沿垂直于第一衬底1的方向(例如Z方向)刻蚀字线中间结构22，以在第一方向(例如X方向)上断开相邻有源柱21之间的导电材料层(即部分导电材料中间结构222C)，并使在第二方向(例如Y方向)上相连接的导电材料层(即图形化导电材料中间结构222C后形成的导电层222)用于构成字线WL。
此处，字线WL也包括图形化栅介质中间结构221C后形成的栅介质层221。
此外，在一些示例中，沿第二方向(例如Y方向)相邻的有源柱21之间的间隔内还形成有隔离结构23A，如此，去除字线中间结构22，还可以采用如下步骤实现。
在牺牲层3与有源柱21的表面形成掩模层(图17中未示出)，掩模层沿第二方向(例如Y方向)延伸，以暴露出位于第一方向(例如X方向)上相邻有源柱21之间的牺牲层3。
刻蚀暴露的牺牲层3，以暴露出位于第一方向(例如X方向)上相邻有源柱21之间的字线中间结构22。
刻蚀暴露的字线中间结构22，至暴露出隔离结构23A，以在第一方向(例如X方向)上断开相邻有源柱21之间的导电材料层(即部分导电材料中间结构222C)。
为保证在第一方向(例如X方向)上相邻有源柱21之间的导电材料层完全断开，在刻蚀完与隔离结构23A接触的字线中间结构22后，还可继续向下刻蚀部分隔离结构23A以及位于有源柱21侧壁上的部分字线中间结构22，以在第一方向(例如X方向)上实现位于牺牲层3及隔离结构23A之间的字线中间结构22的完全去除。
去除掩模层及剩余牺牲层3，以使得位于有源柱21侧壁上的剩余字线中间结构形成字线WL，剩余隔离结构形成隔离部23。
请参阅图19，在执行步骤S450形成字线WL之后，且执行步骤S500在有源柱21背离驱动焊盘11的一侧形成存储电容C之前，所述制备方法还包括：形成第三介质层26，第三介质层26覆盖字线WL及有源柱21的部分侧壁；形成第四介质层27，第四介质层27覆盖第三介质层26及有源柱21的剩余侧壁，第四介质层27背离第一衬底1的表面与有源柱21背离第一衬底1的表面齐平。
示例地，第三介质层26可以采用氮化物形成，例如氮化硅。
示例地，第四介质层27可以采用氧化物形成，例如氧化硅。
在步骤S500中，请参阅图20，在有源柱21背离驱动焊盘11的一侧形成存储电容C。
本公开实施例对存储电容C的结构不作限制，例如存储电容C可以为柱状电容或杯状电容或其他可以在垂直于第一衬底1方向上实现堆叠的电容。
示例地，在形成存储电容C之前，可以研磨有源柱21及第四介质层27背离第一衬底1的表面，以确保存储电容C可以与有源柱21具有良好的接触界面，以确保半导体结构的电学性能。也即，可以于有源柱21的表面直接形成存储电容C，以实现存储电容C与有源柱21的连接。
此外，可选地，有源柱21与存储电容C之间也可以设置有存储节点接触结构。
又一方面，本公开一些实施例提供了一种半导体结构，采用如上一些实施例所述的半导体结构的制备方法得到。
请参阅图20和图21，所述半导体结构，包括：第一衬底1和存储器件N。第一衬底1上设有驱动焊盘11，存储器件N键合于驱动焊盘11背离第一衬底1的一侧。存储器件N包括：有源柱21，以及分别位于有源柱21两端的位线BL及存储电容C。其中，位线BL背离第一衬底1的表面与有源柱21靠近第一衬底1的一端相连接，存储电容C与有源柱21背离位线BL的一端相连接，位线BL靠近第一衬底1的表面与驱动焊盘11键合。
此处，结合前述一些实施例中的制备方法可知，有源柱21可以先形成于第二衬底2，再于位线BL与驱动焊盘11键合之后，通过减薄第二衬底2以去除第二衬底2除了有源柱21之外的其他部分，也便于从第二衬底2背离第一衬底1的一侧执行字线WL的刻蚀工艺以及存储电容C的制备工艺。
在一些实施例中，请继续参阅图20和图21，存储器件N还包括：设置于有源柱21侧壁上的字线WL。其中，位线BL沿第一方向(例如X方向)延伸，字线WL沿第二方向(例如Y方向)延伸，第一方向和第二方向相交，例如垂直。并且，字线WL形成于位线BL与驱动焊盘11键合之后且形成存储电容C之前。
在一些实施例中，如图20中所示，存储器件N还包括：位于相邻字线WL之间的隔离部23。
此处，字线WL及隔离部23的制备工艺可以参见前述一些实施例进行，此处不再详述。
此外，示例地，请继续参阅图20，存储器件N还包括设置于位线BL与字线WL之间的第一介质层24，以用于隔离位线BL和字线WL。第一介质层24例如为氮化物层，比如氮化硅层。
示例地，存储器件N还包括设置于相邻位线BL之间的第二介质层(图中未示出)，以用于隔离相邻位线BL。第二介质层例如为氧化物层，比如氧化硅层。
示例地，请继续参阅图20，存储器件N还包括层叠设置于字线WL背离第一衬底1一侧的第三介质层26和第四介质层27。第三介质层26例如为氮化物层，比如氮化硅层。第四介质层27例如为氧化物层，比如氧化硅层。
可选地，第四介质层27背离第一衬底1的表面与有源柱21背离第一衬底1的表面平齐，具体可以通过研磨工艺形成，以确保后续形成的存储电容C与有源柱21之间可以具有良好的接触界面。
在一些实施例中，请继续参阅图20和图21，有源柱21的数量为多个，且多个有源柱21阵列排布。
此处，多个有源柱21阵列排布，沿第一方向(例如X方向)排列呈行，沿第二方向(例如Y方向)排列呈列。可选地，在第一方向(例如X方向)上呈行排列的有源柱21之间的间隔可以与在第二方向(例如Y方向)上呈列排列的有源柱21之间的间隔不同。
示例地，在第一方向(例如X方向)上相邻有源柱21之间距离的尺寸为第一尺寸L1，在第二方向(例如Y方向)上相邻有源柱21之间距离的尺寸为第二尺寸L2；第一尺寸L1大于第二尺寸L2的三倍，第二尺寸L2小于或等于字线WL在第一方向上厚度B的两倍或三倍。
进一步地，在一些实施例中，字线WL包括沿远离有源柱21方向设置于有源柱21侧壁上的栅介质层221及导电层222；其中，第二尺寸L2小于或等于导电层222在第一方向(例如X方向)上厚度T的三倍。
可以理解，字线WL沿第二方向(例如Y方向)延伸。在前述第一尺寸L1大于第二尺寸L2的三倍，且第二尺寸L2小于或等于字线WL在第一方向(例如X方向)上厚度B的两倍或三倍，或者第二尺寸L2小于或等于导电层222在第一方向(例如X方向)上厚度T的三倍的示例中，在沿第二方向(例如Y方向)相邻的有源柱21之间沉积形成导电材料层时，位于该相邻有源柱21侧壁上的导电材料层可以直接相连，以便于简化字线WL的形成工艺。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：
提供第一衬底，在所述第一衬底上形成驱动焊盘；
提供第二衬底，在所述第二衬底的一侧依次形成有源柱和位线；其中，所述位线一侧与所述有源柱相连接，所述位线背离所述有源柱的表面裸露于所述第二衬底的表面；
将所述位线与所述驱动焊盘对应键合；
从所述第二衬底背离所述第一衬底的一侧减薄所述第二衬底，至暴露出所述有源柱；
在所述有源柱背离所述驱动焊盘的一侧形成存储电容，所述存储电容与所述有源柱相连接。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，
在形成所述有源柱之后且形成所述位线之前，所述制备方法还包括：在所述有源柱的侧壁上形成字线材料层；
在减薄所述第二衬底至暴露出所述有源柱之后，且在所述有源柱背离所述驱动焊盘的一侧形成存储电容之前，所述制备方法还包括：刻蚀所述字线材料层，形成字线；
其中，所述位线沿第一方向延伸，所述字线沿第二方向延伸，所述第一方向和所述第二方向相交。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，在所述第二衬底的一侧形成所述有源柱，包括：图案化所述第二衬底，形成阵列排布的多个所述有源柱；
其中，在所述第一方向上相邻所述有源柱之间的距离为第一尺寸，在所述第二方向上相邻所述有源柱之间的距离为第二尺寸；所述第一尺寸大于所述第二尺寸的三倍，所述第二尺寸小于或等于所述字线在所述第一方向上厚度的两倍或三倍。
4.根据权利要求2所述的半导体结构的制备方法，其特征在于，
在所述有源柱的侧壁上形成字线材料层之前，所述制备方法还包括：在所述第二衬底表面形成牺牲层，所述牺牲层覆盖所述有源柱的部分侧壁及相邻所述有源柱之间的所述第二衬底表面；
在所述有源柱的侧壁上形成字线材料层，包括：在所述有源柱的裸露表面依次形成栅介质材料层和导电材料层；其中，所述栅介质材料层覆盖所述有源柱的裸露侧壁，所述导电材料层覆盖所述栅介质材料层及所述牺牲层；所述栅介质材料层和所述导电材料层共同构成所述字线材料层；
在所述有源柱的侧壁上形成字线材料层之后，所述制备方法还包括：形成隔离材料层，所述隔离材料层覆盖所述导电材料层且填充相邻所述有源柱之间的凹槽。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，形成所述位线之前，所述制备方法还包括：
沿垂直于所述第二衬底的方向刻蚀所述隔离材料层及所述字线材料层，形成隔离结构及字线中间结构，并暴露出所述有源柱的部分侧壁；
形成第一介质层，所述第一介质层覆盖所述隔离结构、所述字线中间结构及所述有源柱的部分侧壁；
在所述第二方向排布的相邻所述有源柱之间形成沿所述第一方向延伸的第二介质层，所述第二介质层覆盖部分所述第一介质层及所述有源柱的部分侧壁。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，形成所述位线，包括：
在所述第一方向排布的相邻所述有源柱之间的凹槽表面形成金属层，所述金属层覆盖所述有源柱及所述第二介质层暴露于所述凹槽内的侧壁；
热处理所述金属层及被所述金属层覆盖的所述有源柱，形成与所述有源柱相连接的所述位线。
7.根据权利要求5所述的半导体结构的制备方法，其特征在于，从所述第二衬底背离所述第一衬底的一侧减薄所述第二衬底，至暴露出所述有源柱，还包括：暴露出所述牺牲层背离所述字线中间结构的表面；
所述制备方法还包括：去除所述牺牲层和部分所述字线中间结构，形成所述字线以及位于相邻所述字线之间的隔离部。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，去除部分所述字线中间结构，包括：
沿垂直于所述第一衬底的方向刻蚀所述字线中间结构，以在所述第一方向上断开相邻所述有源柱之间的所述导电材料层，并使在所述第二方向上相连接的所述导电材料层构成所述字线。
9.根据权利要求2所述的半导体结构的制备方法，其特征在于，在形成所述字线之后，且在所述有源柱背离所述驱动焊盘的一侧形成存储电容之前，所述制备方法还包括：
形成第三介质层，所述第三介质层覆盖所述字线及所述有源柱的部分侧壁；
形成第四介质层，所述第四介质层覆盖所述第三介质层及所述有源柱的剩余侧壁，所述第四介质层背离所述第一衬底的表面与所述有源柱背离所述第一衬底的表面齐平。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，在所述有源柱背离所述驱动焊盘的一侧形成存储电容，还包括：
研磨所述有源柱及所述第四介质层背离所述第一衬底的表面；
在所述有源柱的表面形成所述存储电容。
11.一种半导体结构，其特征在于，包括：
第一衬底，所述第一衬底上设有驱动焊盘；
存储器件，键合于所述驱动焊盘背离所述第一衬底的一侧；
其中，所述存储器件包括：有源柱，以及分别位于所述有源柱两端的位线及存储电容；
所述位线背离所述第一衬底的表面与所述有源柱靠近所述第一衬底的一端相连接，所述存储电容与所述有源柱背离所述位线的一端相连接，所述位线靠近所述第一衬底的表面与所述驱动焊盘键合。
12.根据权利要求11所述的半导体结构，其特征在于，所述存储器件还包括：设置于所述有源柱侧壁上的字线；
其中，所述位线沿第一方向延伸，所述字线沿第二方向延伸，所述第一方向和所述第二方向相交；所述字线形成于所述位线与所述驱动焊盘键合之后且形成所述存储电容之前。
13.根据权利要求12所述的半导体结构，其特征在于，所述存储器件还包括：位于相邻所述字线之间的隔离部。
14.根据权利要求12所述的半导体结构，其特征在于，所述有源柱的数量为多个，且多个所述有源柱阵列排布；
其中，在所述第一方向上相邻所述有源柱之间的距离为第一尺寸，在所述第二方向上相邻所述有源柱之间的距离为第二尺寸；所述第一尺寸大于所述第二尺寸的三倍，所述第二尺寸小于或等于所述字线在所述第一方向上厚度的两倍或三倍。
15.根据权利要求14所述的半导体结构，其特征在于，所述字线包括沿远离所述有源柱方向设置于所述有源柱侧壁上的栅介质层及导电层；
其中，所述第二尺寸小于或等于所述导电层在所述第一方向上厚度的三倍。
CN202210723881.4A 2022-06-24 2022-06-24 半导体结构及其制备方法 Pending CN115116966A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210723881.4A CN115116966A (zh) 2022-06-24 2022-06-24 半导体结构及其制备方法
US17/945,109 US20230013420A1 (en) 2022-06-24 2022-09-15 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210723881.4A CN115116966A (zh) 2022-06-24 2022-06-24 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115116966A true CN115116966A (zh) 2022-09-27

Family

ID=83327480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210723881.4A Pending CN115116966A (zh) 2022-06-24 2022-06-24 半导体结构及其制备方法

Country Status (2)

Country Link
US (1) US20230013420A1 (zh)
CN (1) CN115116966A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116648058A (zh) * 2023-04-24 2023-08-25 北京超弦存储器研究院 一种半导体器件及其制造方法、电子设备
WO2024098669A1 (zh) * 2022-11-07 2024-05-16 长鑫存储技术有限公司 半导体结构及其制作方法、存储器
WO2024098545A1 (zh) * 2022-11-11 2024-05-16 长鑫存储技术有限公司 半导体结构的制作方法及其结构
WO2024131650A1 (zh) * 2022-12-23 2024-06-27 北京超弦存储器研究院 半导体器件及其制备方法、存储器及电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098669A1 (zh) * 2022-11-07 2024-05-16 长鑫存储技术有限公司 半导体结构及其制作方法、存储器
WO2024098545A1 (zh) * 2022-11-11 2024-05-16 长鑫存储技术有限公司 半导体结构的制作方法及其结构
WO2024131650A1 (zh) * 2022-12-23 2024-06-27 北京超弦存储器研究院 半导体器件及其制备方法、存储器及电子设备
CN116648058A (zh) * 2023-04-24 2023-08-25 北京超弦存储器研究院 一种半导体器件及其制造方法、电子设备
CN116648058B (zh) * 2023-04-24 2024-04-09 北京超弦存储器研究院 一种半导体器件及其制造方法、电子设备

Also Published As

Publication number Publication date
US20230013420A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US7582925B2 (en) Integrated circuit devices including insulating support layers
US7459362B2 (en) Methods of forming DRAM arrays
CN115116966A (zh) 半导体结构及其制备方法
US8362536B2 (en) Semiconductor device having vertical channel transistor and methods of fabricating the same
US8552472B2 (en) Integrated circuit devices including vertical channel transistors with shield lines interposed between bit lines and methods of fabricating the same
US5612559A (en) Semiconductor device having pillar shaped transistor and a method for manufacturing the same
US7595262B2 (en) Manufacturing method for an integrated semiconductor structure
KR100702869B1 (ko) 반도체집적회로장치의 제조방법
US8809929B2 (en) Microelectronic memory devices having flat stopper layers
CN111584489B (zh) 半导体存储器件与其制作方法
JP4609722B2 (ja) 強誘電体記憶装置および電子機器
TW202201744A (zh) 記憶體裝置與其製造方法
CN113097148B (zh) 半导体结构及其制备方法
KR100436413B1 (ko) 디램 셀 시스템 및 그의 제조방법
US20040033659A1 (en) Method for fabricating transistors having damascene formed gate contacts and self-aligned borderless bit line contacts
US6413832B1 (en) Method for forming inner-cylindrical capacitor without top electrode mask
US6207498B1 (en) Method of fabricating a coronary-type capacitor in an integrated circuit
CN111799259A (zh) 包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法
US8883622B2 (en) Method of fabricating and semiconductor memory device using the same
CN113540026B (zh) 位线结构、其制作方法、半导体存储器及电子设备
US6184152B1 (en) Method for fabricating stacked capacitor for a dynamic random access memory
CN115101472A (zh) 半导体结构及其制备方法
CN113540027B (zh) 位线结构、其制作方法、半导体存储器及电子设备
US20230389268A1 (en) Semiconductor structure and manufacturing method thereof
US6091098A (en) Double-crown rugged polysilicon capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination