CN117529099A - 半导体结构及其形成方法、半导体器件 - Google Patents
半导体结构及其形成方法、半导体器件 Download PDFInfo
- Publication number
- CN117529099A CN117529099A CN202311840076.0A CN202311840076A CN117529099A CN 117529099 A CN117529099 A CN 117529099A CN 202311840076 A CN202311840076 A CN 202311840076A CN 117529099 A CN117529099 A CN 117529099A
- Authority
- CN
- China
- Prior art keywords
- active
- mask
- region
- array
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000002093 peripheral effect Effects 0.000 claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000005530 etching Methods 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims description 61
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 238000002955 isolation Methods 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 197
- 238000009826 distribution Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 230000001788 irregular Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法、半导体器件，该形成方法包括：提供衬底，衬底包括阵列区和外围区；对衬底进行蚀刻，以在阵列区内形成有源条，并同时在外围区内形成外围有源区；对有源条进行蚀刻，以形成多个沿有源条的延伸方向间隔分布的参考有源区；对参考有源区进行蚀刻，以形成多个沿有源条的延伸方向间隔分布的阵列有源区。本公开的形成方法可降低阵列有源区的扭曲概率，提高器件可靠性。
Description
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及其形成方法、半导体器件。
背景技术
存储器因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。有源区是存储器的重要部分。然而，现有有源区在制程过程中受制程工艺限制，易出现扭曲。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
有鉴于此，本公开提供一种半导体结构及其形成方法、半导体器件，可降低阵列有源区的扭曲概率，提高器件可靠性。
根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括阵列区和外围区；
对所述衬底进行蚀刻，以在所述阵列区内形成有源条，并同时在所述外围区内形成外围有源区；
对所述有源条进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的参考有源区；
对所述参考有源区进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的阵列有源区。
在本公开的一种示例性实施例中，所述有源条的数量为多个，所述有源条沿第一方向延伸，多个所述有源条沿第二方向间隔分布，所述第二方向与所述第一方向相交；对所述衬底进行蚀刻，以在所述阵列区内形成有源条，并同时在所述外围区内形成外围有源区，包括：
在所述衬底上形成第一掩膜层，所述第一掩膜层包括第一掩膜结构和多个沿所述第一方向延伸并沿所述第二方向间隔分布的第二掩膜结构，所述第一掩膜结构在所述衬底上的正投影位于所述外围区，所述第二掩膜结构在所述衬底上的正投影位于所述阵列区；
以具有所述第一掩膜结构和所述第二掩膜结构的所述第一掩膜层为掩膜对所述衬底进行蚀刻，以在所述阵列区内形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的有源条，并同时在所述外围区内形成外围有源区。
在本公开的一种示例性实施例中，形成所述第一掩膜层，包括：
形成覆盖所述外围区和所述阵列区的第一掩膜材料层；
对位于所述阵列区上的所述第一掩膜材料层进行蚀刻，且未对位于所述外围区上的所述第一掩膜材料层进行蚀刻，以形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的所述第二掩膜结构；
形成第二掩膜材料层，所述第二掩膜材料层覆盖所述外围区上的所述第一掩膜材料层、所述第二掩膜结构，并填满各所述第二掩膜结构之间的间隙；
对位于所述外围区上的所述第二掩膜材料层和位于所述外围区上的所述第一掩膜材料层进行蚀刻，且未对位于所述阵列区上的所述第二掩膜材料层进行蚀刻，以在位于所述外围区上的所述第一掩膜材料层内形成所述第一掩膜结构。
在本公开的一种示例性实施例中，对所述有源条进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的参考有源区，包括：
形成第二掩膜层，所述第二掩膜层覆盖具有所述有源条和所述外围有源区的所述衬底，且所述第二掩膜层填满具有所述有源条和所述外围有源区的所述衬底内的间隙；
在所述第二掩膜层的表面形成第一光阻层，所述第一光阻层包括多个第一掩膜图案，所述第一掩膜图案在所述衬底上的正投影仅位于所述有源条上，且多个所述第一掩膜图案在所述衬底上的正投影沿所述有源条的延伸方向间隔分布；
将所述第一掩膜图案转移至所述有源条内，以在所述阵列区内形成多个所述参考有源区。
在本公开的一种示例性实施例中，对所述参考有源区进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的阵列有源区，包括：
形成第三掩膜层，所述第三掩膜层覆盖具有所述参考有源区和所述外围有源区的所述衬底，且所述第三掩膜层填满具有所述参考有源区和所述外围有源区的所述衬底内的间隙；
在所述第三掩膜层的表面形成第二光阻层，所述第二光阻层包括多个第二掩膜图案，所述第二掩膜图案在所述衬底上的正投影仅位于所述参考有源区上，且多个所述第二掩膜图案在所述衬底上的正投影沿所述参考有源区的延伸方向间隔分布；
将所述第二掩膜图案转移至所述参考有源区内，以在所述阵列区内形成多个所述阵列有源区。
在本公开的一种示例性实施例中，多个所述阵列有源区沿第一方向间隔分布，且所述阵列有源区包括沿第二方向正对分布的第一侧边及第二侧边，所述第一侧边与所述第二侧边平行分布，所述第二方向与所述第一方向相交。
在本公开的一种示例性实施例中，沿所述第一方向间隔分布的多个所述阵列有源区构成一个有源组，所述阵列区内设有多个所述有源组，多个所述有源组沿所述第二方向等间距间隔分布，且不同的所述有源组中的各所述第一侧边均平行分布，同时不同的所述有源组中的各所述第二侧边均平行分布。
根据本公开的一个方面，提供一种半导体结构，包括：
衬底，包括阵列区和外围区，所述阵列区内设有多个沿第一方向间隔分布的阵列有源区；所述阵列有源区包括沿第二方向正对分布的第一侧边及第二侧边，所述第一侧边与所述第二侧边平行分布，所述第二方向与所述第一方向相交；所述外围区内设有外围有源区。
在本公开的一种示例性实施例中，沿所述第一方向间隔分布的多个所述阵列有源区构成一个有源组，所述阵列区内设有多个所述有源组，多个所述有源组沿所述第二方向等间距间隔分布，且不同的所述有源组中的各所述第一侧边均平行分布，同时不同的所述有源组中的各所述第二侧边均平行分布。
根据本公开的一个方面，提供一种半导体器件，包括半导体结构和沟槽隔离结构，所述半导体结构为上述任意一项所述的半导体结构，所述沟槽隔离结构填满各所述阵列有源区之间的间隙以及所述外围有源区与各所述阵列有源区之间的间隙。
本公开的半导体结构及其形成方法、半导体器件，可对衬底的阵列区和外围区同时进行蚀刻，进而在阵列区内形成有源条的过程中同时在外围区内形成外围有源区；在上述蚀刻过程中，阵列区内将要形成的有源条的分布密度与外围区内将要形成的外围有源区的分布密度之间的差异相对较小，使得阵列区和外围区之间的蚀刻负载效应较小，有源条不易出现扭曲。由于在上述过程中，提前在外围区中形成了外围有源区，在后续对有源条进行蚀刻形成参考有源区，并对参考有源区进行蚀刻形成阵列有源区的过程中，不会受到外围有源区的形成过程的影响且外围有源区不被蚀刻，可有效改善最终形成的阵列有源区的扭曲现象，进而可改善后续在阵列有源区上形成的晶体管的断态泄露，增强数据保留能力。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中阵列有源区的示意图。
图2为本公开实施例中半导体结构的形成方法的流程图。
图3为本公开实施例中第二掩膜结构的示意图。
图4为本公开实施例中位于外围区上的第一掩膜材料层的示意图。
图5为本公开实施例中有源条的俯视图。
图6为本公开实施例中第一掩膜结构的示意图。
图7为本公开实施例中位于阵列区上的第二掩膜材料层及光刻胶层的示意图。
图8为本公开实施例中位于外围区上的第二掩膜材料层及光刻胶层的示意图。
图9为本公开实施例中沿图5中y方向剖开的剖面图。
图10为本公开实施例中外围有源区的剖面图。
图11为本公开实施例中参考有源区的俯视图。
图12为本公开实施例中沿图11中AA方向剖开的剖面图。
图13为本公开实施例中位于阵列区上的第二掩膜层及第一光阻层的示意图。
图14为本公开实施例中位于外围区上的第二掩膜层及第一光阻层的示意图。
图15为本公开实施例中阵列有源区的俯视图。
图16为本公开实施例中位于阵列区上的第三掩膜层及第二光阻层的示意图。
图17为本公开实施例中位于外围区上的第三掩膜层及第二光阻层的示意图。
附图标记说明：
100、阵列区有源区；1、衬底；110、有源条；120、参考有源区；11、阵列有源区；111、第一侧边；112、第二侧边；12、外围有源区；2、第一掩膜层；201、第一掩膜结构；202、第二掩膜结构；210、第一掩膜材料层；211、第一子膜层；212、第二子膜层；220、第二掩膜材料层；221、第三子膜层；222、第四子膜层；3、第二掩膜层；31、第五子膜层；32、第六子膜层；4、第一光阻层；401、第一掩膜图案；5、有源组；6、沟槽隔离结构；7、第三掩膜层；71、第七子膜层；72、第八子膜层；8、第二光阻层；801、第二掩膜图案；10、光刻胶层；101、转移图案；A、阵列区；B、外围区；x、第一方向；y、第二方向。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
有源区是存储器中的重要结构之一，存储器中的有源区主要包括位于衬底的阵列区的阵列区有源区100和位于衬底的外围区的外围有源区（图中未示出），在相关技术中，有源区的制程过程通常为：在用于形成有源区的衬底（包括阵列区和外围区）上形成掩膜层，先将位于阵列区上的掩膜层刻蚀后形成转移图案（位于外围区上的掩膜层未被刻蚀），然后经过第一光刻过程和第二光刻过程将转移图案刻蚀形成长度较小且分布密度较大的第一掩膜图案，在第一光刻过程中，位于外围区上的掩膜层仍未被刻蚀，仅在第二光刻过程中，同时将位于外围区上的掩膜层刻蚀后形成分布密度较小的第二掩膜图案，最后将位于阵列区上的第一掩膜图案和位于外围区上的第二掩膜图案通过蚀刻的方式转移至衬底内，进而在阵列区内形成多个阵列区有源区100，并在外围区内形成外围有源区。然而，在上述过程中，由于第一掩膜图案的分布密度较大，而第二掩膜图案的分布密度较小，使得第一掩膜图案的分布密度与第二掩膜图案的分布密度差异过大，在同时将第一掩膜图案及第二掩膜图案通过蚀刻的方式转移至衬底内时，阵列区和外围区之间易出现蚀刻负载效应，进而导致最终形成的阵列区有源区100出现扭曲（如图1所示）。
基于此，本公开实施例提供了一种半导体结构的形成方法，图2示出了本公开的半导体结构的形成方法的流程图，如图2所示，该形成方法可包括步骤S110-步骤S140，其中：
步骤S110，提供衬底，所述衬底包括阵列区和外围区；
步骤S120，对所述衬底进行蚀刻，以在所述阵列区内形成有源条，并同时在所述外围区内形成外围有源区；
步骤S130，对所述有源条进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的参考有源区；
步骤S140，对所述参考有源区进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的阵列有源区。
本公开的半导体结构的形成方法，可对衬底的阵列区和外围区同时进行蚀刻，进而在阵列区内形成有源条的过程中同时在外围区内形成外围有源区；在上述蚀刻过程中，阵列区内将要形成的有源条的分布密度与外围区内将要形成的外围有源区的分布密度之间的差异相对较小，使得阵列区和外围区之间的蚀刻负载效应较小，有源条不易出现扭曲。由于在上述过程中，提前在外围区中形成了外围有源区，在后续对有源条进行蚀刻形成参考有源区，并对参考有源区进行蚀刻形成阵列有源区的过程中，不会受到外围有源区的形成过程的影响且外围有源区不被蚀刻，可有效改善最终形成的阵列有源区的扭曲现象，进而可改善后续在阵列有源区上形成的晶体管的断态泄露，增强数据保留能力。
下面对本公开的半导体结构的形成方法的各步骤及其具体细节进行详细说明：
如图2所示，在步骤S110中，提供衬底，所述衬底包括阵列区和外围区。
如图3及图4所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是半导体材料，例如，其材料可为硅，但是不限于硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。
请继续参见图3和图4所示，衬底1可包括阵列区A及外围区B，阵列区A与外围区B可邻接分布，外围区B可环绕于阵列区A的外周。举例而言，阵列区A可为圆形区域、矩形区域或不规则图形区域，当然，也可以是其他形状的区域，在此不做特殊限定。外围区B可为环形区域，并可环绕于阵列区A的外周，其可以是圆环区域、矩形环区域或其他形状的环形区域，在此不再一一列举。
阵列区A可用于形成阵列有源区、电容阵列、晶体管阵列、连接晶体管以及电容的字线结构和位线结构，外围区B可用于形成外围有源区、字线接触插塞。字线接触插塞可以连接位于外围区B的字线驱动器、感测放大器、行解码器和列解码器以及特殊功能的控制电路，控制电路可通过控制字线结构及位线结构来实现晶体管及电容的存储及读取功能。
如图2所示，在步骤S120中，对所述衬底1进行蚀刻，以在所述阵列区A内形成有源条110，并同时在所述外围区B内形成外围有源区12。
在本公开的一种示例性实施例中，如图5所示，可通过湿法蚀刻的方式在衬底1的阵列区A内形成有源条110，并在衬底1的外围区B内形成外围有源区。有源条110可呈条状，并可延第一方向x延伸，该第一方向x可为平行于衬底1的任一方向。
在本公开的一些实施例中，请继续参见图5所示，有源条110的数量可为多个，多个有源条110可沿第二方向y间隔分布，第二方向y可与第一方向x相交，例如，第二方向y与第一方向x可相互垂直。需要说明的是，垂直可以是绝对垂直，也可以是大致垂直，在制造过程中难免会有偏差，在本公开中，可能由于制作工艺限制引起角度的偏差，使得第二方向y和第一方向x的夹角有一定的偏差，只要第二方向y和第一方向x的角度偏差在预设范围内，均可认为第二方向y与第一方向x垂直。举例而言，预设范围可为5°，即：第二方向y和第一方向x的夹角在大于或等于85°，小于或等于95°的范围内时均可认为第二方向y和第一方向x垂直。
在本公开的一种示例性实施例中，对衬底1进行蚀刻，以在阵列区A内形成有源条110，并同时在外围区B内形成外围有源区（即，步骤S120）可包括步骤S210及步骤S220，其中：
步骤S210，在所述衬底1上形成第一掩膜层2，所述第一掩膜层2包括第一掩膜结构201和多个沿所述第一方向x延伸并沿所述第二方向y间隔分布的第二掩膜结构202，所述第一掩膜结构201在所述衬底1上的正投影位于所述外围区B，所述第二掩膜结构202在所述衬底1上的正投影位于所述阵列区A。
在本公开的一些实施例中，如图3和图6所示，第一掩膜层2可同时覆盖阵列区A和外围区B的表面，且第一掩膜层2可铺满阵列区A和有源区的整个表面。在平行于衬底1的方向上，第一掩膜结构201的横截面可呈矩形、椭圆形、多边形或不规则形状，在此不做特殊限定。第一掩膜结构201的数量可为一个或多个，在此不做特殊限定。第二掩膜结构202可呈条形，并可延第一方向x延伸。第二掩膜结构202的数量可为多个，多个第二掩膜结构202可沿第二方向y等间距间隔分布。
需要说明的是，第一掩膜层2可为单层膜层结构，也可为多层膜层结构。当其为多层膜层结构时，第一掩膜结构201和第二掩膜结构202可位于第一掩膜层2中的同一膜层中。举例而言，请继续参见图3、图4及图6所示，第一掩膜层2可包括覆盖阵列区A和外围区B的整个表面的第一子膜层211以及位于第一子膜层211表面的第二子膜层212，第一掩膜结构201和第二掩膜结构202均可位于第二子膜层212内。
在本公开的一种示例性实施例中，形成第一掩膜层2（即，步骤S210）可包括步骤S211-步骤S214，其中：
步骤S211，形成覆盖所述外围区B和所述阵列区A的第一掩膜材料层210。
如图4所示，可通过化学气相沉积、物理气相沉积或原子层沉积等方式在衬底1的阵列区A和外围区B的表面同时形成第一掩膜材料层210，当然，也可通过其他方式形成第一掩膜材料层210，在此不对第一掩膜材料层210的形成方式做特殊限定。需要说明的是，第一掩膜材料层210可铺满阵列区A和外围区B的整个表面。
在本公开的一些实施例中，第一掩膜材料层210可为多层膜层构成的复合膜层结构，例如，其可包括第一子膜层211和第二子膜层212，其中，第一子膜层211可覆盖阵列区A和外围区B的表面，并铺满阵列区A和外围区B的整个表面，第一子膜层211的材料可为氧化硅。第二子膜层212可铺满第一子膜层211的整个表面，第二子膜层212的材料可为多晶硅。可通过化学气相沉积、物理气相沉积或原子层沉积等方式依次形成第一子膜层211和第二子膜层212。
步骤S212，对位于所述阵列区A上的所述第一掩膜材料层210进行蚀刻，且未对位于所述外围区B上的所述第一掩膜材料层210进行蚀刻，以形成多个沿所述第一方向x延伸并沿所述第二方向y间隔分布的所述第二掩膜结构202。
请继续参见图3所示，当第一掩膜材料层210包括步骤S211中的第一子膜层211和第二子膜层212时，可对位于阵列区A上的第二子膜层212进行蚀刻，进而在位于阵列区A上的第二子膜层212内形成多个沿第一方向x延伸并沿第二方向y等间距间隔分布的第二掩膜结构202。此时，未对位于外围区B上的第二子膜层212以及第一子膜层211进行蚀刻。
需要说明的是，在本公开实施例中，可采用自对准多重图案化技术（Self-AlignedDouble Patterning，SADP）通过两次光刻和两次蚀刻的过程形成多个第二掩膜结构202。
步骤S213，形成第二掩膜材料层220，所述第二掩膜材料层220覆盖所述外围区B上的所述第一掩膜材料层210、所述第二掩膜结构202，并填满各所述第二掩膜结构202之间的间隙。
如图7和图8所示，当第一掩膜材料层210包括第一子膜层211和第二子膜层212时，第二掩膜材料层220可覆盖位于外围区B上的第二子膜层212的表面、位于阵列区A上的各第二掩膜结构202的表面，并可填满各第二掩膜结构202之间的间隙。在本公开的一种示例性实施例中，第二掩膜材料层220可包括第三子膜层221及第四子膜层222，其中，第三子膜层221可覆盖位于外围区B上的第二子膜层212的表面、位于阵列区A上的各第二掩膜结构202的表面，并可填满各第二掩膜结构202之间的间隙，第三子膜层221的材料可为旋涂有机碳（Spin-On-Carbon，SOC）。第四子膜层222可铺满第三子膜层221远离衬底1的整个表面，第四子膜层222的材料可为氮氧化硅（SiON）。
举例而言，可通过旋涂或其他方式形成第三子膜层221，可通过化学气相沉积、物理气相沉积或原子层沉积等方式在第三子膜层221的表面形成第四子膜层222，当然，也可通过其他方式形成第三子膜层221和/或第四子膜层222，在此不对第三子膜层221和第四子膜层222的形成方式做特殊限定。
步骤S214，对位于所述外围区B上的所述第二掩膜材料层220和位于所述外围区B上的所述第一掩膜材料层210进行蚀刻，且未对位于所述阵列区A上的所述第二掩膜材料层220进行蚀刻，以在位于所述外围区B上的所述第一掩膜材料层210内形成所述第一掩膜结构201。
请继续参见图7及图8所示，当第二掩膜材料层220包括第三子膜层221和第四子膜层222时，可在第四子膜层222的表面形成光刻胶层10，光刻胶层10可铺满第四子膜层222的整个表面，光刻胶层10的材料可为正性光刻胶或负性光刻胶，在此不做特殊限定。可对光刻胶层10进行曝光并显影，以在位于外围区B上的光刻胶层10内形成转移图案101，此时，阵列区A上的第四子膜层222仍然被光刻胶层10所覆盖。可以具有转移图案101的光刻胶层10为掩膜对位于外围区B上的第四子膜层222、第三子膜层221以及第二子膜层212进行蚀刻，以在位于外围区B上的第二子膜层212内形成第一掩膜结构201。
需要说明的是，在形成第一掩膜结构201之后可去除光刻胶层10及第二掩膜材料层220，进而露出具有第一掩膜结构201和第二掩膜结构202的第一掩膜层2。
步骤S220，以具有所述第一掩膜结构201和所述第二掩膜结构202的所述第一掩膜层2为掩膜对所述衬底1进行蚀刻，以在所述阵列区A内形成多个沿所述第一方向x延伸并沿所述第二方向y间隔分布的有源条110，并同时在所述外围区B内形成外围有源区12。
如图9及图10所示，可在形成有源条110的同时在外围区B内形成外围有源区12，相比于现有技术，本方案在形成阵列有源区11之前提前做出了外围有源区12。举例而言，可通过干法蚀刻的方式以具有第一掩膜结构201和第二掩膜结构202的第一掩膜层2为掩膜对衬底1的阵列区A及外围区B进行蚀刻，进而在阵列区A内形成多个沿第一方向x延伸并沿第二方向y等间距间隔分布的有源条110，并同时在外围区B内形成外围有源区12。在蚀刻过程中，相比于前述相关技术中形成分布密度差异过大的第一掩膜图案和第二掩膜图案后，再同时将第一掩膜图案及第二掩膜图案通过蚀刻的方式转移至衬底内的方案（阵列区和外围区之间易出现蚀刻负载效应，进而导致最终形成的阵列有源区出现扭曲），本公开中用于定义有源条110的第一掩膜结构201和用于定义外围有源区12的第二掩膜结构202的分布密度之间的差异相对较小，使得阵列区A和外围区B之间的蚀刻负载效应较小，有源条110不易出现扭曲。
如图2所示，在步骤S130中，对所述有源条110进行蚀刻，以形成多个沿所述有源条110的延伸方向间隔分布的参考有源区120。
如图11及图12所示，可通过蚀刻的方式将有源条110分割成多个参考有源区120，各参考有源区120可沿有源条110的延伸方向等间距间隔分布。当有源条110的数量为多个时，相邻有源条110中的各参考有源区120均可错位分布。
在本公开的一种示例性实施例中，对有源条110进行蚀刻，以形成多个沿有源条110的延伸方向间隔分布的参考有源区120（即，步骤S130）可包括步骤S310-步骤S330，其中：
步骤S310，形成第二掩膜层3，所述第二掩膜层3覆盖具有所述有源条110和所述外围有源区12的所述衬底1，且所述第二掩膜层3填满具有所述有源条110和所述外围有源区12的所述衬底1内的间隙。
在本公开的一种示例性实施例中，第二掩膜层3可为单层膜层结构，或者，第二掩膜层3可为多层膜层构成的复合膜层结构。如图13及图14所示，第二掩膜层3可包括第五子膜层31及第六子膜层32，其中，第五子膜层31可覆盖具有有源条110和外围有源区12的衬底1，并可填满具有有源条110和外围有源区12的衬底1内的间隙，第五子膜层31的材料可为旋涂有机碳（Spin-On-Carbon，SOC）。第六子膜层32可铺满第五子膜层31远离衬底1的整个表面，第六子膜层32的材料可为氮氧化硅。
举例而言，可通过旋涂或其他方式形成第五子膜层31，可通过化学气相沉积、物理气相沉积或原子层沉积等方式在第五子膜层31的表面形成第六子膜层32，当然，也可通过其他方式形成第五子膜层31和/或第六子膜层32，在此不对第五子膜层31和第六子膜层32的形成方式做特殊限定。
步骤S320，在所述第二掩膜层3的表面形成第一光阻层4，所述第一光阻层4包括多个第一掩膜图案401，所述第一掩膜图案401在所述衬底1上的正投影仅位于所述有源条110上，且多个所述第一掩膜图案401在所述衬底1上的正投影沿所述有源条110的延伸方向间隔分布。
请继续参见图13及图14所示，可通过旋涂或其他方式在第二掩膜层3的表面形成第一光阻层4，当第二掩膜层3包括第五子膜层31和第六子膜层32时，第一光阻层4可形成于第六子膜层32远离第五子膜层31的表面。第一光阻层4的材料可为光刻胶，其可为正性光刻胶或负性光刻胶，在此不做特殊限定。可对第一光阻层4进行曝光并显影，以在位于阵列区A上的第一光阻层4上形成多个沿第一方向x间隔分布的第一掩膜图案401。第一掩膜图案401可呈矩形、多边形、椭圆形或圆形等，在此不对第一掩膜图案401的形状做具体限定。
步骤S330，将所述第一掩膜图案401转移至所述有源条110内，以在所述阵列区A内形成多个所述参考有源区120。
可通过蚀刻的方式将第一掩膜图案401转移至衬底1内。举例而言，可以具有第一掩膜图案401的第一光阻层4为掩膜对位于阵列区A上的第二掩膜层3以及位于阵列区A的有源条110进行蚀刻，进而将有源条110分割成多个参考有源区120。在此过程中，未对外围区B以及位于外围区B上的第二掩膜层3进行蚀刻，即，在上述蚀刻过程中，位于外围区B上的第一光阻层4可作为保护层，以避免损伤在外围区B中提前做出的外围有源区12，且能够避免负载效应，有助于提高结构可靠性。
需要说明的是，在形成参考有源区120之后，可去除第一光阻层4以及第二掩膜层3，进而将形成的参考有源区120以及外围有源区12暴露出来。
如图2所示，在步骤S140中，对所述参考有源区120进行蚀刻，以形成多个沿所述有源条110的延伸方向间隔分布的阵列有源区11。
如图15所示，可通过蚀刻的方式将参考有源区120分割成多个阵列有源区11，各阵列有源区11可沿第一方向x等间距间隔分布。
在本公开的一种示例性实施例中，对参考有源区120进行蚀刻，以形成多个沿有源条110的延伸方向间隔分布的阵列有源区11（即，步骤S140）可包括步骤S410-步骤S430，其中：
步骤S410，形成第三掩膜层7，所述第三掩膜层7覆盖具有所述参考有源区120和所述外围有源区12的所述衬底1，且所述第三掩膜层7填满具有所述参考有源区120和所述外围有源区12的所述衬底1内的间隙。
在本公开的一种示例性实施例中，第三掩膜层7可为单层膜层结构，或者，如图16及图17所示，第三掩膜层7可为多层膜层构成的复合膜层结构。举例而言，第三掩膜层7可包括第七子膜层71及第八子膜层72，其中，第七子膜层71可覆盖具有参考有源区120和外围有源区12的衬底1，并可填满具有参考有源区120和外围有源区12的衬底1内的间隙，第七子膜层71的材料可为旋涂有机碳（Spin-On-Carbon，SOC）。第八子膜层72可铺满第七子膜层71远离衬底1的整个表面，第八子膜层72的材料可为氮氧化硅。
举例而言，可通过旋涂或其他方式形成第七子膜层71，可通过化学气相沉积、物理气相沉积或原子层沉积等方式在第七子膜层71的表面形成第八子膜层72，当然，也可通过其他方式形成第七子膜层71和/或第八子膜层72，在此不对第七子膜层71和第八子膜层72的形成方式做特殊限定。
步骤S420，在所述第三掩膜层7的表面形成第二光阻层8，所述第二光阻层8包括多个第二掩膜图案801，所述第二掩膜图案801在所述衬底1上的正投影仅位于所述参考有源区120上，且多个所述第二掩膜图案801在所述衬底1上的正投影沿所述参考有源区120的延伸方向间隔分布。
请继续参见图16及图17所示，可通过旋涂或其他方式在第三掩膜层7的表面形成第二光阻层8，当第三掩膜层7包括第七子膜层71和第八子膜层72时，第二光阻层8可形成于第八子膜层72远离第七子膜层71的表面。第二光阻层8的材料可为光刻胶，其可为正性光刻胶或负性光刻胶，在此不做特殊限定。可对第二光阻层8进行曝光并显影，以在位于阵列区A上的第二光阻层8上形成多个沿第一方向x间隔分布的第二掩膜图案801。第二掩膜图案801可呈矩形、多边形、椭圆形或圆形等，在此不对第二掩膜图案801的形状做具体限定。需要说明的是，在第一方向x上，相邻的两个第二掩膜图案801的尺寸等于相邻的两个第一掩膜图案401的尺寸。
步骤S430，将所述第二掩膜图案801转移至所述参考有源区120内，以在所述阵列区A内形成多个所述阵列有源区11。
可通过蚀刻的方式将第二掩膜图案801转移至衬底1内。举例而言，可以具有第二掩膜图案801的第二光阻层8为掩膜对位于阵列区A上的第三掩膜层7以及位于阵列区A的参考有源区120进行蚀刻，进而将参考有源区120分割成多个阵列有源区11。在此过程中，未对外围区B以及位于外围区B上的第三掩膜层7进行蚀刻，即，在上述蚀刻过程中，位于外围区B上的第二光阻层8可作为保护层，以避免损伤在外围区B中提前做出的外围有源区12，且能够避免负载效应，有助于提高结构可靠性。
在本公开实施例中，每个有源条110均可被分割成多个沿第一方向x间隔分布的阵列有源区11，该阵列有源区11包括沿第二方向y正对分布的第一侧边111及第二侧边112，第一侧边111与第二侧边112平行分布，第二方向y与第一方向x相交。可将由同一有源条110分割而成的各阵列有源区11定义为一个有源组5（即，沿第一方向x间隔分布的多个阵列有源区11构成一个有源组5），当有源条110的数量为多个时，最终在阵列区A内形成的有源组5的数量也为多个，且多个有源组5沿第二方向y等间距间隔分布。不同的有源组5中的各第一侧边111均平行分布，同时不同的有源组5中的各第二侧边112均平行分布。
在形成阵列有源区11之后，可去除第二光阻层8以及第三掩膜层7，进而将形成的阵列有源区11以及外围有源区12暴露出来。
需要说明的是，尽管在附图中以特定顺序描述了本公开中半导体结构的形成方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开还提供了一种半导体结构，该半导体结构由上述任一实施例中的半导体结构的形成方法形成，如图10及图15所示，该半导体结构可包括衬底，衬底可包括阵列区A和外围区B，阵列区A内设有多个沿第一方向x间隔分布的阵列有源区11；阵列有源区11包括沿第二方向y正对分布的第一侧边111及第二侧边112，第一侧边111与第二侧边112平行分布，第二方向y与第一方向x相交；外围区B内设有外围有源区12。
阵列区A与外围区B可邻接分布，外围区B可环绕于阵列区A的外周。举例而言，阵列区A可为圆形区域、矩形区域或不规则图形区域，当然，也可以是其他形状的区域，在此不做特殊限定。外围区B可为环形区域，并可环绕于阵列区A的外周，其可以是圆环区域、矩形环区域或其他形状的环形区域，在此不再一一列举。
阵列区A内可设有多个沿第一方向x等间距间隔分布的阵列有源区11，在平行于衬底的方向，各阵列有源区11的横截面均可呈条状，举例而言，阵列有源区11可包括沿第二方向y正对分布的第一侧边111及第二侧边112，第一侧边111可与第二侧边112平行分布，即，阵列有源区11的侧边未发生扭曲，可有效改善后续在阵列有源区11上形成的晶体管的断态泄露，增强数据保留能力。
在本公开的一种示例性实施例中，请继续参见图15所示，沿第一方向x间隔分布的多个阵列有源区11可构成一个有源组5，阵列区A内可包括多个上述有源组5，且多个有源组5可沿第二方向y等间距间隔分布，且不同的有源组5中的各第一侧边111均平行分布，同时不同的有源组5中的各第二侧边112均平行分布。
本公开还提供了一种半导体器件，该半导体器件可包括半导体结构和沟槽隔离结构6，其中，半导体结构可为上述任一实施例中的半导体结构。沟槽隔离结构6可填满各阵列有源区11之间的间隙以及外围有源区12与各阵列有源区11之间的间隙。沟槽隔离结构6的材料可以包括氮化硅或氧化硅等，在此不做特殊限定。沟槽隔离结构6的截面形状可以根据实际需要进行设定。
举例而言，本公开的半导体器件可以是动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）或静态随机存取存储器（static random access memory，SRAM）等。当然，还可以是其它具有存储功能的存储装置，在此不再一一列举。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括阵列区和外围区；
对所述衬底进行蚀刻，以在所述阵列区内形成有源条，并同时在所述外围区内形成外围有源区；
对所述有源条进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的参考有源区；
对所述参考有源区进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的阵列有源区。
2.根据权利要求1所述的形成方法，其特征在于，所述有源条的数量为多个，所述有源条沿第一方向延伸，多个所述有源条沿第二方向间隔分布，所述第二方向与所述第一方向相交；对所述衬底进行蚀刻，以在所述阵列区内形成有源条，并同时在所述外围区内形成外围有源区，包括：
在所述衬底上形成第一掩膜层，所述第一掩膜层包括第一掩膜结构和多个沿所述第一方向延伸并沿所述第二方向间隔分布的第二掩膜结构，所述第一掩膜结构在所述衬底上的正投影位于所述外围区，所述第二掩膜结构在所述衬底上的正投影位于所述阵列区；
以具有所述第一掩膜结构和所述第二掩膜结构的所述第一掩膜层为掩膜对所述衬底进行蚀刻，以在所述阵列区内形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的有源条，并同时在所述外围区内形成外围有源区。
3.根据权利要求2所述的形成方法，其特征在于，形成所述第一掩膜层，包括：
形成覆盖所述外围区和所述阵列区的第一掩膜材料层；
对位于所述阵列区上的所述第一掩膜材料层进行蚀刻，且未对位于所述外围区上的所述第一掩膜材料层进行蚀刻，以形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的所述第二掩膜结构；
形成第二掩膜材料层，所述第二掩膜材料层覆盖所述外围区上的所述第一掩膜材料层、所述第二掩膜结构，并填满各所述第二掩膜结构之间的间隙；
对位于所述外围区上的所述第二掩膜材料层和位于所述外围区上的所述第一掩膜材料层进行蚀刻，且未对位于所述阵列区上的所述第二掩膜材料层进行蚀刻，以在位于所述外围区上的所述第一掩膜材料层内形成所述第一掩膜结构。
4.根据权利要求1所述的形成方法，其特征在于，对所述有源条进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的参考有源区，包括：
形成第二掩膜层，所述第二掩膜层覆盖具有所述有源条和所述外围有源区的所述衬底，且所述第二掩膜层填满具有所述有源条和所述外围有源区的所述衬底内的间隙；
在所述第二掩膜层的表面形成第一光阻层，所述第一光阻层包括多个第一掩膜图案，所述第一掩膜图案在所述衬底上的正投影仅位于所述有源条上，且多个所述第一掩膜图案在所述衬底上的正投影沿所述有源条的延伸方向间隔分布；
将所述第一掩膜图案转移至所述有源条内，以在所述阵列区内形成多个所述参考有源区。
5.根据权利要求1所述的形成方法，其特征在于，对所述参考有源区进行蚀刻，以形成多个沿所述有源条的延伸方向间隔分布的阵列有源区，包括：
形成第三掩膜层，所述第三掩膜层覆盖具有所述参考有源区和所述外围有源区的所述衬底，且所述第三掩膜层填满具有所述参考有源区和所述外围有源区的所述衬底内的间隙；
在所述第三掩膜层的表面形成第二光阻层，所述第二光阻层包括多个第二掩膜图案，所述第二掩膜图案在所述衬底上的正投影仅位于所述参考有源区上，且多个所述第二掩膜图案在所述衬底上的正投影沿所述参考有源区的延伸方向间隔分布；
将所述第二掩膜图案转移至所述参考有源区内，以在所述阵列区内形成多个所述阵列有源区。
6.根据权利要求1-5任一项所述的形成方法，其特征在于，多个所述阵列有源区沿第一方向间隔分布，且所述阵列有源区包括沿第二方向正对分布的第一侧边及第二侧边，所述第一侧边与所述第二侧边平行分布，所述第二方向与所述第一方向相交。
7.根据权利要求6所述的形成方法，其特征在于，沿所述第一方向间隔分布的多个所述阵列有源区构成一个有源组，所述阵列区内设有多个所述有源组，多个所述有源组沿所述第二方向等间距间隔分布，且不同的所述有源组中的各所述第一侧边均平行分布，同时不同的所述有源组中的各所述第二侧边均平行分布。
8.一种半导体结构，其特征在于，包括：
衬底，包括阵列区和外围区，所述阵列区内设有多个沿第一方向间隔分布的阵列有源区；所述阵列有源区包括沿第二方向正对分布的第一侧边及第二侧边，所述第一侧边与所述第二侧边平行分布，所述第二方向与所述第一方向相交；所述外围区内设有外围有源区。
9.根据权利要求8所述的半导体结构，其特征在于，沿所述第一方向间隔分布的多个所述阵列有源区构成一个有源组，所述阵列区内设有多个所述有源组，多个所述有源组沿所述第二方向等间距间隔分布，且不同的所述有源组中的各所述第一侧边均平行分布，同时不同的所述有源组中的各所述第二侧边均平行分布。
10.一种半导体器件，其特征在于，包括半导体结构和沟槽隔离结构，所述半导体结构为权利要求8或9所述的半导体结构，所述沟槽隔离结构填满各所述阵列有源区之间的间隙以及所述外围有源区与各所述阵列有源区之间的间隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311840076.0A CN117529099B (zh) | 2023-12-28 | 2023-12-28 | 半导体结构及其形成方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311840076.0A CN117529099B (zh) | 2023-12-28 | 2023-12-28 | 半导体结构及其形成方法、半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117529099A true CN117529099A (zh) | 2024-02-06 |
| CN117529099B CN117529099B (zh) | 2024-04-19 |
Family
ID=89753379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311840076.0A Active CN117529099B (zh) | 2023-12-28 | 2023-12-28 | 半导体结构及其形成方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117529099B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120091554A1 (en) * | 2010-10-15 | 2012-04-19 | Hynix Semiconductor Inc. | Semiconductor device and method for manufacturing the same |
| CN115955839A (zh) * | 2023-03-03 | 2023-04-11 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN116546814A (zh) * | 2023-06-13 | 2023-08-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器 |
-
2023
- 2023-12-28 CN CN202311840076.0A patent/CN117529099B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120091554A1 (en) * | 2010-10-15 | 2012-04-19 | Hynix Semiconductor Inc. | Semiconductor device and method for manufacturing the same |
| CN115955839A (zh) * | 2023-03-03 | 2023-04-11 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN116546814A (zh) * | 2023-06-13 | 2023-08-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117529099B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101308812B (zh) | 制造具有自对准接触栓塞的半导体器件的方法和相关器件 | |
| KR101585215B1 (ko) | 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법 | |
| US7250335B2 (en) | Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin | |
| US7247906B2 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
| CN111799261B (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
| US6743693B2 (en) | Method of manufacturing semiconductor memory | |
| CN100502012C (zh) | 具有欧米加栅的半导体器件及制造半导体器件的方法 | |
| CN100394584C (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| KR100301038B1 (ko) | 씨오비(cob)를구비한반도체메모리장치및그제조방법 | |
| US5959319A (en) | Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same | |
| JP7487324B2 (ja) | メモリの形成方法 | |
| CN117529099B (zh) | 半导体结构及其形成方法、半导体器件 | |
| KR100532424B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| US20070023813A1 (en) | Semiconductor device having upper electrode and method of fabricating the same | |
| US5867362A (en) | Storage capacitor for DRAM memory cell | |
| KR20120004802A (ko) | 반도체 장치 제조 방법 | |
| US11716838B2 (en) | Semiconductor device and method for forming the wiring structures avoiding short circuit thereof | |
| WO2023197478A1 (zh) | 一种半导体结构的制作方法及其结构 | |
| CN113903708B (zh) | 存储器的形成方法及存储器 | |
| US20220384191A1 (en) | Dynamic random access memory and method for forming the same | |
| KR101733771B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20220216214A1 (en) | Semiconductor structure manufacturing method and semiconductor structure | |
| KR100721201B1 (ko) | 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법 | |
| CN116801611A (zh) | 存储器、半导体结构及其制备方法 | |
| KR960015527B1 (ko) | 반도체 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |