CN115881723A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN115881723A
CN115881723A CN202111130025.XA CN202111130025A CN115881723A CN 115881723 A CN115881723 A CN 115881723A CN 202111130025 A CN202111130025 A CN 202111130025A CN 115881723 A CN115881723 A CN 115881723A
Authority
CN
China
Prior art keywords
layer
sacrificial layer
vertical portion
sacrificial
etching barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111130025.XA
Other languages
English (en)
Inventor
宛伟
张帅
修春雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111130025.XA priority Critical patent/CN115881723A/zh
Priority to PCT/CN2022/092962 priority patent/WO2023045356A1/zh
Priority to US18/151,438 priority patent/US20230154993A1/en
Publication of CN115881723A publication Critical patent/CN115881723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种半导体结构及其制备方法。该半导体结构包括：基底，包括沟槽，沟槽内包括栅极结构，栅极结构的顶面低于沟槽的顶面；第一刻蚀阻挡层，覆盖栅极结构的顶面、沟槽的部分侧壁及基底的上表面；封闭隔离结构，位于沟槽内的第一刻蚀阻挡层之间，封闭隔离结构至少封堵沟槽的开口；空气间隙，位于第一刻蚀阻挡层与封闭隔离结构之间，空气间隙至少包括横向部，封闭隔离结构的底部位于横向部上。本发明提出的半导体结构可以提高半导体器件的性能。

Description

半导体结构及其制备方法
技术领域
本发明涉及半导体器件制造领域，特别是涉及一种半导体结构及其制备方法。
背景技术
动态随机存储器(英文：Dynamic Random Access Memory，简称:DRAM)是一种广泛应用于手机、电脑、汽车等电子产品中的半导体存储器。DRAM制程的难易与尺寸有关，尺寸越小，难度越大，未来DRAM制程技术将在10nm-15nm左右，这对产品的电性要求非常严格。
传统的埋入式栅极在10nm-15nm的制程工艺下，难以有效隔离栅极两侧的有源区，栅极与其他金属层之间也存在耦合效应，这严重影响了半导体器件的电学性能。
发明内容
基于此，有必要针对上述问题，提供一种半导体结构及其制备方法。
本发明公开了一种半导体结构，包括：基底，包括沟槽，沟槽内包括栅极结构，栅极结构的顶面低于沟槽的顶面；第一刻蚀阻挡层，覆盖栅极结构的顶面、沟槽的部分侧壁及基底的上表面；封闭隔离结构，位于沟槽内的第一刻蚀阻挡层之间，封闭隔离结构至少封堵沟槽的开口；空气间隙，位于第一刻蚀阻挡层与封闭隔离结构之间，空气间隙至少包括横向部，封闭隔离结构的底部位于横向部上。
上述半导体结构，通过在埋入式栅极所在的沟槽内设置空气间隙，利用空气介电常数最小、隔离效果好的特性，更好地将栅极两边的有源区进行隔离，减小了相邻金属栅极之间的耦合效应。并且，由于空气间隙具有横向部，因而可以增加空气隔离的面积以及横向隔离的宽度，隔离效果更佳，耦合效应更低。同时横向部的空气间隙还可以降低栅极与其他金属材料(例如位线或金属层)的耦合效应，提高半导体器件的性能。
在其中一个实施例中，空气间隙还包括至少一竖直部，所述竖直部位于所述封闭隔离结构的下部，所述竖直部连通所述横向部。
在其中一个实施例中，所述空气间隙还包括第一竖直部和第二竖直部，所述第一竖直部和所述第二竖直部分别位于所述封闭隔离结构下部相对的两侧，所述第一竖直部和所述第二竖直部的底部与所述横向部相连通。
在其中一个实施例中，第一竖直部的高度与第二竖直部的高度相等或不等。
在其中一个实施例中，封闭隔离结构包括：第二刻蚀阻挡层和封口隔离层；第二刻蚀阻挡层部分贴附于第一刻蚀阻挡层的侧壁；封口隔离层位于第二刻蚀阻挡层之间，与第二刻蚀阻挡层共同封堵沟槽的开口。
在其中一个实施例中，封闭隔离结构上部的宽度大于下部的宽度；其中，第二刻蚀阻挡层的上部贴附于第一刻蚀阻挡层的侧壁，第二刻蚀阻挡层的下部与第一刻蚀阻挡层的侧壁之间具有第一间距。
在其中一个实施例中，栅极结构包括由外到内依次叠置的栅氧化层、阻挡层及主导电层；其中，阻挡层的顶面低于主导电层的顶面，主导电层的顶面低于沟槽的顶面。
一种半导体结构的制备方法，包括：提供基底，基底包括沟槽，于沟槽内形成栅极结构，栅极结构的顶面低于沟槽的顶面；形成第一刻蚀阻挡层，第一刻蚀阻挡层覆盖栅极结构的顶面、沟槽的部分侧壁及基底的上表面；于沟槽内形成封闭隔离结构及空气间隙，封闭隔离结构至少封堵沟槽的开口，空气间隙位于封闭隔离结构与第一刻蚀阻挡层之间；其中，空气间隙至少包括横向部，封闭隔离结构的底部位于横向部上。
在其中一个实施例中，在形成所述封闭隔离结构之前，还包括在所述沟槽内形成牺牲层，形成所述牺牲层的步骤包括：形成第一牺牲层于所述沟槽内；形成第二牺牲层于所述第一牺牲层上，以填满所述沟槽；对所述第一牺牲层和所述第二牺牲层进行刻蚀，以使得所述第一牺牲层的顶面低于所述第二牺牲层的顶面；其中，所述第一牺牲层的刻蚀速率大于所述第二牺牲层的刻蚀速率；移除所述第二牺牲层，以将保留的所述第一牺牲层定义为牺牲层。
在其中一个实施例中，位于所述沟槽侧壁上的所述牺牲层的高度相等。
在其中一个实施例中，在形成所述第二牺牲层之后，对所述第一牺牲层和所述第二牺牲层进行刻蚀之前还包括：在所述第二牺牲层上形成光阻层，所述光阻层仅覆盖位于所述第二牺牲层一侧的所述第一牺牲层；对所述第二牺牲层和所述第一牺牲层进行刻蚀，并移除所述光阻层，以使得位于所述第二牺牲层两侧的所述第一牺牲层的高度不等。
在其中一个实施例中，所述封闭隔离结构的上部宽度大于所述封闭隔离结构下部的宽度。
在其中一个实施例中，形成所述封闭隔离结构的步骤包括：在所述沟槽内形成第二刻蚀阻挡层，所述第二刻蚀阻挡层暴露出部分所述第一刻蚀阻挡层；在所述第二刻蚀阻挡层内形成封闭隔离层，所述封闭隔离层的底部高于或等于所述第二刻蚀阻挡层的底部。
在其中一个实施例中，在形成所述封闭隔离层之前，还包括：通过湿法工艺移除所述牺牲层，以形成所述空气间隙。
在其中一个实施例中，所述空气间隙包括至少一竖直部，所述横向部连接所述竖直部，所述竖直部位于所述第一刻蚀阻挡层和所述封闭隔离层之间。
在其中一个实施例中，所述空气间隙包括第一竖直部和第二竖直部，所述第一竖直部和所述第二竖直部通过所述横向部连通，所述第一竖直部的高度和所述第二竖直部的高度相等或不等。
在其中一个实施例中，所述第一竖直部和所述第二竖直部分别位于所述第一刻蚀阻挡层与所述封闭隔离结构之间。
附图说明
图1为本申请一实施例中半导体结构的制备方法的流程框图。
图2为本申请一实施例中提供的基底的截面结构示意图。
图3为本申请一实施例中于衬底的上表面依次形成初始刻蚀阻挡层、掩膜层及图形化光刻胶层后得到的半导体结构的截面结构示意图。
图4为本申请一实施例中形成沟槽后得到的半导体结构的截面结构示意图。图5为本申请一实施例中形成栅氧化材料层后得到的半导体结构的截面结构示意图。
图6为本申请一实施例中形成阻挡材料层后得到的半导体结构的截面结构示意图。
图7为本申请一实施例中形成主导电材料层后得到的半导体结构的截面结构示意图。
图8为本申请一实施例中于沟槽内形成栅极结构后得到的半导体结构的截面结构示意图。
图9为本申请一实施例中形成第一刻蚀阻挡层后得到的半导体结构的截面结构示意图。
图10-图11以及图12a、图12b和图12c为本申请一实施例中形成牺牲层的工艺过程示意图。
图13为本申请一实施例中形成第二刻蚀阻挡材料层后得到的半导体结构的截面结构示意图。
图14为本申请一实施例中形成第二刻蚀阻挡层后得到的半导体结构的截面结构示意图。
图15为本申请一实施例中去除牺牲层后得到的半导体结构的截面结构示意图。
图16为本申请一实施例中形成封闭隔离结构后得到的半导体结构的截面结构示意图。
图17-图21为本申请另一实施例中形成牺牲层的工艺过程示意图。
图22为本申请另一实施例中形成封闭隔离结构后得到的半导体结构的截面结构示意图。
图23为本申请另一实施例中形成封闭隔离结构后得到的半导体结构的截面结构示意图。
附图标号说明：100、基底；101、衬底；102、隔离结构；111、初始刻蚀阻挡层；112、掩膜层；1121、Carbon层；1122、氮氧化硅层；113、图形化光刻胶层；114、沟槽；115、栅氧化材料层；116、阻挡材料层；117、主导电材料层；120、栅极结构；121、栅氧化层；122、阻挡层；123、主导电层；131、第一刻蚀阻挡层；134、第一牺牲层；135、第二牺牲层；136、牺牲层；137、光阻层；138、第二刻蚀阻挡材料层；139、第二刻蚀阻挡层；140、封闭隔离结构；141、封口隔离层；150、空气间隙；151、第一竖直部；152、第二竖直部；153、横向部。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
如图1所示，本申请的一个实施例提供了一种半导体结构的制备方法。该方法包括：
S10：提供基底，所述基底包括沟槽，于所述沟槽内形成栅极结构，所述栅极结构的顶面低于所述沟槽的顶面；
S20：形成第一刻蚀阻挡层，所述第一刻蚀阻挡层覆盖所述栅极结构的顶面、所述沟槽的部分侧壁及所述基底的上表面；
S30：于所述沟槽内形成隔离结构及空气间隙，所述隔离结构至少封堵所述沟槽的开口，所述空气间隙位于所述隔离结构与所述第一刻蚀阻挡层之间；其中，所述空气间隙至少包括横向部，所述隔离结构的底部位于所述横向部上。
上述半导体结构的制备方法，通过在埋入式栅极所在的沟槽内形成空气间隙，利用了空气介电常数最小、隔离效果好的特性，更好地将栅极两边的有源区进行隔离，减小了相邻金属栅极之间的耦合效应。并且，由于空气间隙具有横向部，因而可以增加空气隔离的面积以及横向隔离的宽度，改善栅极结构与其他金属线(例如金属层)之间的隔离效果，耦合效应也更低。
在步骤S10中，提供的基底包括沟槽，其中，沟槽的数量可以为一个或多个。示例地，形成该基底的步骤包括：
S11：提供衬底101，衬底101包括有源区，环绕有源区设置有隔离结构102，衬底101和隔离结构102共同组成基底100，如图2所示。
示例地，本实施例中的衬底101包括但不限于硅衬底101。环绕有源区的隔离结构102包括但不限于浅沟道隔离沟槽。
S12：于衬底101的上表面依次形成初始刻蚀阻挡层111、掩膜层112及图形化光刻胶层113，图形化光刻胶层113内形成有用于定义沟槽114的形状及位置的开口图形，如图3所示。
示例地，初始刻蚀阻挡层111包括但不限于氮化硅层；掩膜层112可以是SION层、Carbon层(非晶碳层)、SOC层、SiO2和DARC层(Dielectric Anti-Reflected Coating)中的一层或多层，掩膜层112的厚度为50nm至200nm，例如50nm、100nm、150nm、175nm或200nm。在本实施例中，掩膜层112包括由下至上依次叠置的Carbon层1121和氮氧化硅层1122。示例地，初始刻蚀阻挡层111和掩膜层112可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等工艺进行制备。
图形化光刻胶层113用于定义沟槽的大小、形状和位置。图形化光刻胶层113中的开口图案可以通过光照直接确定，也可以先通过光照进行图形定义，再通过间距倍增(pitch double)的方法进行实现。具体的实现方式可以根据埋入式栅极的宽度W1进行确定。示例地，宽度W1的取值范围可以是5nm-80nm，例如5nm、15nm、35nm、60nm或80nm。
S13：基于图形化光刻胶层113刻蚀掩膜层112、初始刻蚀阻挡层111；
S14：基于刻蚀后的掩膜层112及初始刻蚀阻挡层111刻蚀衬底101，以形成沟槽114，如图4所示。
示例地，通过光照定义好图形化光刻胶层113中的开口图案，该开口图案暴露掩膜层112的部分上表面。然后依次在掩膜层112和初始刻蚀阻挡层111中形成该开口图案。基于初始刻蚀阻挡层111中开口图案刻蚀衬底101，形成如图4所示的沟槽114。
形成沟槽114后，于沟槽114内形成栅极结构示例地，于沟槽114内形成栅极结构的步骤包括：
S15：于基底100上、沟槽114的侧壁及底部形成栅氧化材料层115，如图5所示。
S16：形成阻挡材料层116，阻挡材料层116覆盖栅氧化材料层115，如图6所示。
可选地，栅氧化材料层115包括但不限于氧化层，例如二氧化硅层。阻挡材料层116包括但不限于氮化钛层。栅氧化材料层115和阻挡材料层116的厚度为1nm-10nm，例如1nm、5nm或10nm。栅氧化材料层115通过热氧化工艺形成，阻挡材料层116通过物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成。在一些实施例中，栅氧化材料层115也可以通过原子层沉积工艺形成，因此栅氧化材料层115也可以覆盖初始刻蚀阻挡层111。
S17：形成主导电材料层117，位于沟槽114内的主导电材料层117、位于沟槽114内的栅氧化材料层115及位于沟槽114内的阻挡材料层116共同填满沟槽114，如图7所示。
S18：去除位于沟槽114内的部分及位于基底100上的主导电材料层117、阻挡材料层116及栅氧化材料层115，以形成栅极结构120，如图8所示。
可选地，形成主导电材料层117的材料包括但不限于金属钨。当主导电材料层117、栅氧化材料层115和阻挡材料层116共同填充满沟槽114后，对各个材料层进行回刻。首先去除位于基底100上的主导电材料层117、阻挡材料层116及栅氧化材料层115，然后对沟槽114内的主导电材料层117、阻挡材料层116及栅氧化材料层115进行部分刻蚀，以得到主导电层123、阻挡层122和栅氧化层121共同组成的栅极结构120，如图8所示。其中，栅氧化层121的顶面与沟槽114的顶面相平齐，主导电层123的顶面低于沟槽114的顶面，阻挡层122的顶面低于主导电层123的顶面。栅氧化层121可以降低第一刻蚀阻挡层131与衬底101之间的应力问题。通过控制阻挡层122的顶面低于主导电层123的顶面，可以改善栅极结构发生的漏电流的情况，提高半导体器件的性能。
在步骤S20中，形成第一刻蚀阻挡层131，第一刻蚀阻挡层131覆盖栅极结构120的顶面、沟槽114的部分侧壁及基底100的上表面，如图9所示。在本实施例中，形成沟槽114后，初始刻蚀阻挡层111可以无需去除，可以保留在基底100上。在后续文本中，基底100的上表面可以理解为初始刻蚀阻挡层111和基底100共同组成的半导体结构的上表面。示例地，第一刻蚀阻挡层131包括但不限于氮化硅层，第一刻蚀阻挡层131的厚度为5nm-20nm，例如5nm、10nm、15nm或20nm。第一刻蚀阻挡层131可以用于保护栅氧化层121，防止栅氧化层121被刻蚀。同时第一刻蚀阻挡层131还可以防止在后续的刻蚀过程中对沟槽114的侧壁产生影响，从而防止或减少漏电的发生。
在步骤S30中，于沟槽114内形成封闭隔离结构及空气间隙，封闭隔离结构至少封堵沟槽114的开口，空气间隙位于封闭隔离结构与第一刻蚀阻挡层131之间；其中，空气间隙至少包括横向部，封闭隔离结构的底部位于横向部上。
在一个实施例中，在形成封闭隔离层之前，还包括在沟槽114内形成牺牲层，形成牺牲层的步骤包括：
S311：形成第一牺牲层134于沟槽114内，如图10所示。
S312：形成第二牺牲层135于第一牺牲层134上，以填满沟槽114，如图11所示。
可选地，第一牺牲层134包括但不限于二氧化硅层，第一牺牲层134的厚度可以为5nm-20nm，例如5nm、10nm、15nm或20nm。。第二牺牲层135包括但不限于旋涂碳层(SOC层)。
S313：对第一牺牲层134和第二牺牲层135进行刻蚀，以使得第一牺牲层134的顶面低于第二牺牲层135的顶面；其中，第一牺牲层134的刻蚀速率大于第二牺牲层135的刻蚀速率。
示例地，可以先对第二牺牲层135进行回刻，使得第二牺牲层135的上表面与第一牺牲层134的上表面相平齐，如图12a所示。在对第二牺牲层135进行回刻的过程中，第二牺牲层135(例如为SOC层)对第一牺牲层134(例如为二氧化硅层)的刻蚀选择比大于0。通过控制SOC层对二氧化硅层的刻蚀选择比大于0，可以在回刻SOC层时，减少对二氧化硅层的刻蚀，以得到理想的半导体结构。在一些实施例中，还可以通过化学机械研磨工艺，使得第二牺牲层135的上表面与第一牺牲层134的上表面相平齐。
进一步地，以第二牺牲层135(例如为SOC层)和第一刻蚀阻挡层131(例如为氮化硅层)为掩膜层对第一牺牲层134(例如为二氧化硅层)进行刻蚀，以使得第一牺牲层134的顶面低于第二牺牲层135的顶面，如图12b所示。其中，第一牺牲层134的刻蚀速率大于第二牺牲层135的刻蚀速率，例如，二氧化硅层对SOC层的刻蚀选择比可以为5-10，例如5、7、9或10。示例地，二氧化硅层对氮化硅层的刻蚀选择比可以为5-20，例如5、10、15或20。通过控制二氧化硅层对SOC层的刻蚀选择比为小于二氧化硅层对氮化硅层的刻蚀选择比，可以在刻蚀二氧化硅层的过程中，适当刻蚀去除一部分SOC层，同时尽量少地刻蚀氮化硅层，以得到如图12b所示的半导体结构。其中，第一牺牲层134位于第二牺牲层135两侧的部分高度相同。
S314：移除第二牺牲层135，以将保留的第一牺牲层134定义为牺牲层136，如图12c所示。
示例地，提高SOC层对二氧化硅层和氮化硅层的刻蚀选择比，以完全刻蚀去除SOC层。其中，通过控制SOC层对二氧化硅层的刻蚀选择比，可以在去除SOC层时，控制对二氧化硅层的刻蚀程度，从而得到不同高度、不同厚度的牺牲层136。牺牲层136的形状例如为凹形状。
在一个实施例中，位于沟槽114侧壁上的牺牲层136的高度相等，如图12c所示。
在一个实施例中，形成封闭隔离结构的步骤包括：
S321：在沟槽内形成第二刻蚀阻挡层，第二刻蚀阻挡层暴露出部分第一刻蚀阻挡层；
S322：在第二刻蚀阻挡层内形成封闭隔离层，封闭隔离层的底部高于或等于第二刻蚀阻挡层的底部。
在步骤S321中，形成第二刻蚀阻挡层的步骤包括：
S321a：形成第二刻蚀阻挡材料层138，第二刻蚀阻挡材料层138覆盖裸露的第一刻蚀阻挡层131的表面及牺牲层136的表面，如图13所示。
示例地，第二刻蚀阻挡材料层138包括但不限于氮化硅层，第二刻蚀阻材料挡层138的厚度为2nm-8nm，例如2nm、4nm、6nm或8nm。
S321b：去除第一刻蚀阻挡层131上表面的第二刻蚀阻挡材料层138以及牺牲层136上表面的部分第二刻蚀阻挡材料层138，以得到第二刻蚀阻挡层139，如图14所示。
示例地，对第二刻蚀阻挡材料层138进行回刻，将位于沟槽114外且位于第一刻蚀阻挡层131上表面的第二刻蚀阻挡材料层138去除，并且，将位于沟槽114内且位于牺牲层136上表面的部分第二刻蚀阻挡材料层138去除，以得到第二刻蚀阻挡层139，第二刻蚀阻挡层139暴露出部分牺牲层136，如图14所示。同时由于牺牲层136的存在，因此使得第二刻蚀阻挡层139呈现出上宽下窄的形状，也就是第二刻蚀阻挡层139上部的宽度大于第二刻蚀阻挡层139下部的宽度，因此当在沟槽114内沉积材料时，由于第二刻蚀阻挡层139的下部较窄，因此可以更容易将第二刻蚀阻挡层139的底部封住。
在步骤S322中，在形成封闭隔离层之前，还包括：通过湿法工艺移除牺牲层136，以形成空气间隙150，如图15所示。
在一些实施例中，在形成牺牲层136时，牺牲层136的横向部分也可以为倾斜的，因此形成的横向部153也可以是倾斜的，倾斜的横向部153也可以增加空气间隙的面积，因此可以提高隔离效果。
如图15所示，在一实施例中，通过湿法刻蚀工艺完全移除牺牲层136，得到空气间隙150。空气间隙150包括横向部153、第一竖直部151和第二竖直部152。其中，第一竖直部151和第二竖直部152的高度相等。
形成空气间隙150后，在第二刻蚀阻挡层139内形成封闭隔离层141，封闭隔离层141的底部高于或等于第二刻蚀阻挡层139的底部，如图16所示。
示例地，可以采用快速封口工艺，向沟槽114内的第二刻蚀阻挡层139之间填充隔离材料，并对隔离材料的上表面执行平整工艺，以形成封口隔离层141。封口隔离层141和第二刻蚀阻挡层139共同组成封闭隔离结构140。其中，封口隔离层141的底部高于第二刻蚀阻挡层139的底部，或者封口隔离层141的底部与第二刻蚀阻挡层139的底部相平齐。隔离材料可以包括但不限于氮化硅。
在一个实施例中，如图16所示，封闭隔离结构140上部的宽度大于封闭隔离结构140下部的宽度。
上述半导体结构的制备方法，通过巧妙地设计牺牲层136的形状，可以在沟槽114内形成具有阶梯状的、上宽下窄的第二刻蚀阻挡层139，从而使得在填充隔离材料形成封口隔离层141时，降低工艺难度，更好地控制隔离材料的填充程度，确保封口隔离层141的底部高于第二刻蚀阻挡层139的底部，或者与第二刻蚀阻挡层139的底部相平齐，减少隔离材料填充空气间隙150的情况，也就是避免隔离材料接触栅极结构120上的第一刻蚀阻挡层131。在本实施例中，第一刻蚀阻挡层131和牺牲层136的材料不同，因此在刻蚀牺牲层136时不会对第一刻蚀阻挡层131产生影响。第一刻蚀阻挡层131还可以用于保护栅极结构120，防止主导电层123的材料向外扩散，同时还可以改善后续形成的位线接触窗与栅极结构120之间的短路。
在一个实施例中，空气间隙150还包括第一竖直部151和第二竖直部152，第一竖直部151与第二竖直部152通过横向部153连通，第一竖直部151和第二竖直部152分别位于第一刻蚀阻挡层131与封闭隔离结构140之间，如图16所示。
形成封口隔离层141后，得到完整的封闭隔离结构140。第一竖直部151和第二竖直部152位于封闭隔离结构140与第一刻蚀阻挡层131之间。其中，第一竖直部151和第二竖直部152分别位于封闭隔离结构140下部相对的两侧，第一竖直部151与第二竖直部152通过横向部153连通。第一竖直部151、第二竖直部152和横向部153共同组成空气间隙150。
在一个实施例中，第一竖直部151和第二竖直部152的高度相同，如图16所示。在某些实施方式中，第一竖直部151和第二竖直部152的高度不同。
上述半导体结构的制备方法，通过在埋入式栅极所在的沟槽内形成空气间隙，利用空气的介电常数小、隔离效果好的特性，更好地将栅极两边的有源区进行隔离，减小了相邻金属栅极之间的耦合效应。此外，空气间隙具有横向部，可以增加空气间隔的面积以及横向隔离的宽度，隔离效果更佳，耦合效应更低。
在本申请的一个实施例中，还公开另外一种形成牺牲层136的方法。示例地，在形成第二牺牲层135之后，执行如下步骤：
S313a：在第二牺牲层135上形成光阻层137，光阻层137仅覆盖位于第二牺牲层135一侧的第一牺牲层134，如图17所示。
通过对光阻层137覆盖范围的精准控制，如图17所示，光阻层137的侧壁与沟槽114内第二牺牲层135的外侧侧壁对齐，从而可以仅覆盖部分第一牺牲层134。
S313b：对第二牺牲层135和第一牺牲层134进行刻蚀，并移除光阻层137，以使得位于第二牺牲层135两侧的第一牺牲层134的高度不等。
示例地，基于光阻层137刻蚀部分第一牺牲层134和部分第二牺牲层135，暴露出第一刻蚀阻挡层131的部分上表面，如图18所示。其中，第一牺牲层134和第二牺牲层135对光阻层137的刻蚀选择比均大于1。
进一步地，移除光阻层137，继续刻蚀第二牺牲层135，以去除基底100上表面的第二牺牲层135，得到图19所示的半导体结构。其中，位于第二牺牲层135两侧的第一牺牲层134的高度不等。
S313c：继续刻蚀第一牺牲层134和第二牺牲层135，使得第二牺牲层135的顶部高于第一牺牲层134的顶部，如图20所示。
示例地，在图19所示半导体结构的基础上，以第二牺牲层135(例如为SOC层)和第一刻蚀阻挡层131(例如为氮化硅层)为掩膜层对第一牺牲层134(例如为二氧化硅层)进行刻蚀。示例地，二氧化硅层对SOC层的刻蚀选择比可以为5-10，二氧化硅对氮化硅层的刻蚀选择比可以为5-20，例如5、10、15或20。通过控制二氧化硅层对SOC层的刻蚀选择比为5-10，以及二氧化硅层对氮化硅层的刻蚀选择比为5-20，可以在刻蚀过程中提高对二氧化硅层的刻蚀速度，减小对SOC层和氮化层的刻蚀速度，以达到主要刻蚀二氧化硅层的目的。并且，二氧化硅层对氮化硅层的刻蚀选择比可以大于二氧化硅层对SOC层的刻蚀选择比，从而使得在刻蚀二氧化硅层的过程中，适当多地刻蚀部分SOC层，尽量少地刻蚀氮化硅层，以得到如图20所示的半导体结构。其中，第一牺牲层134位于第二牺牲层135两侧的部分具有高度差。示例地，高度差可以是5nm-20nm，例如5nm、10nm、15nm或20nm。
S313d：移除第二牺牲层135，以将保留的第一牺牲层134定义为牺牲层136，如图21所示。
示例地，提高SOC层对二氧化硅层和氮化硅层的刻蚀选择比，以完全刻蚀去除SOC层。其中，通过控制SOC层对二氧化硅层的刻蚀选择比，可以控制对二氧化硅层的刻蚀程度，从而得到不同高度、不同厚度的牺牲层136。在本实施例中，位于沟槽114侧壁上的牺牲层136的高度不等，如图21所示。
形成牺牲层136后，基于与前述实施例中S321-S322相同的步骤，依次形成第二刻蚀阻挡层139和封口隔离层141，形成带有空气间隙150的半导体结构，如图22所示。
在本实施例中，通过改进牺牲层136的制备工艺，可以在空气间隙150中形成不同高度的竖直部，如图22所示，第二竖直部152的高度大于第一竖直部151的高度。通过上述方法形成的半导体结构，可以进一步增加空气间隙体积，增强隔离效果，进一步减小相邻金属栅极之间的耦合效应。
如图17-图18，图23所示，在一些实施例中，首先在第二牺牲层135上形成光阻层137，光阻层137未完全覆盖第二牺牲层135。以图17中左侧的沟槽114为例，光阻层137暴露出第二牺牲层135的左侧区域，也就是说光阻层137暴露出位于第二牺牲层135左侧的第一牺牲层134。然后以光阻层137为掩膜，对暴露出的第二牺牲层135进行刻蚀，然后对第一牺牲层134进行刻蚀，因此可以将位于第二牺牲层135左侧的第一牺牲层134完全刻蚀掉，暴露出底部的第一刻蚀阻挡层131，因此会在第二牺牲层135的左侧形成间隙。本实施例可以通过干法刻蚀工艺刻蚀第一牺牲层134，因此可以减少工艺时间。然后在沟槽114中形成封闭隔离层140，由于第二牺牲层135左侧的第一牺牲层134被刻蚀掉，因此封闭隔离层140会与沟槽114的侧壁接触，也就是封闭隔离层140会与第一刻蚀阻挡层131接触，因此不会在第二牺牲层135的左侧形成空气间隙。类似地，在图17右侧的沟槽114中，第二牺牲层135右侧的第一牺牲层134也会被完全刻蚀去除，暴露出底部的第一刻蚀阻挡层131，从而在第二牺牲层135的右侧形成间隙。形成封闭隔离层140后，封闭隔离层140会填充满该间隙，因此也不会在第二牺牲层135的右侧形成空气间隙，如图23所示。
如图23所示，在一些实施例中，该空气间隙150包括横向部153和第二竖直部152，第二竖直部152和横向部153连通。该空气间隙150的形成步骤可以参考上述描述，在此不在阐述。该空气间隙150仅包括第二竖直部152，这样可以起到隔离效果。
本申请的另一个实施例公开了一种半导体结构，如图16所示。该半导体结构包括基底100、第一刻蚀阻挡层131、封闭隔离结构140和空气间隙150。其中，基底100包括沟槽114，沟槽114内形成有栅极结构120，栅极结构120的顶面低于沟槽114的顶面；第一刻蚀阻挡层131覆盖栅极结构120的顶面、沟槽114的部分侧壁及基底100的上表面；封闭隔离结构140位于沟槽114内的第一刻蚀阻挡层131之间，封闭隔离结构140至少封堵沟槽114的开口；空气间隙150位于第一刻蚀阻挡层131与封闭隔离结构140之间，空气间隙150至少包括横向部153，封闭隔离结构140的底部位于横向部153上。在一些实施例中，该横向部153例如为水平部或倾斜部。
上述半导体结构，通过在埋入式栅极所在的沟槽内设置空气间隙，利用空气介电常数最小、隔离效果好的特性，更好地将栅极两边的有源区进行隔离，减小了相邻金属栅极之间的耦合效应。并且，由于空气间隙150具有横向部153，因而可以增加空气隔离的面积以及横向隔离的宽度，隔离效果更佳，耦合效应更低。
示例地，本实施例中的基底100包括但不限于硅基底。形成第一刻蚀阻挡层131和封闭隔离结构140的材料包括但不限于氮化硅。通过在封闭隔离结构140与第一刻蚀阻挡层131之间设置空气间隙150，可以充分利用空气介电常数小、隔离效果好的特性，更好地将栅极两边的有源区进行隔离，减小了相邻金属栅极之间的耦合效应。并且，由于空气间隙150具有横向部153，因而可以增加空气隔离的面积以及横向隔离的宽度，隔离效果更佳，耦合效应更低。
在一个实施例中，请继续参考图16，空气间隙150还包括：第一竖直部151和第二竖直部152，分别位于封闭隔离结构140下部相对的两侧；第一竖直部151和第二竖直部152的底部与横向部153相连通。
在一个实施例中，如图16所示，第一竖直部151的高度与第二竖直部152的高度相等。
在一个实施例中，如图22所示，第一竖直部151的高度与第二竖直部152的高度不等。与图16所示的半导体结构相比，本实施例中空气间隙150的第二竖直部152高于第一竖直部151，可以进一步增加空气间隙体积，增强隔离效果，进一步减小相邻金属栅极之间的耦合效应。
在一个实施例中，如图16所示，封闭隔离结构140包括：第二刻蚀阻挡层139和封口隔离层141；第二刻蚀阻挡层139部分贴附于第一刻蚀阻挡层131的侧壁；封口隔离层141位于第二刻蚀阻挡层139之间，与第二刻蚀阻挡层139共同封堵沟槽114的开口。
在一个实施例中，如图16所示，封闭隔离结构140上部的宽度大于下部的宽度；其中，第二刻蚀阻挡层139的上部贴附于第一刻蚀阻挡层131的侧壁，第二刻蚀阻挡层139的下部与第一刻蚀阻挡层131的侧壁之间具有第一间距。
上宽下窄的封闭隔离结构140可以确保对沟槽114的开口的封闭效果，而且，第二刻蚀阻挡层139的下部与第一刻蚀阻挡层131的侧壁之间具有第一间距，该间距使得空气间隙150具有竖直部，从而可以利用空气介电常数小、隔离效果好的特性，将栅极两边的有源区进行隔离，减小了相邻金属栅极之间的耦合效应。
在一个实施例中，如图16所示，栅极结构120包括由外到内依次叠置的栅氧化层121、阻挡层122及主导电层123；其中，栅氧化层121的顶面与沟槽114的顶面相平齐，主导电层123的顶面低于沟槽114的顶面，阻挡层122的顶面低于主导电层123的顶面。通过将阻挡层122的顶面设置为低于主导电层123的顶面，可以改善栅极结构发生的漏电流的情况，提高半导体性能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种半导体结构，其特征在于，包括：
基底，包括沟槽，所述沟槽内包括栅极结构，所述栅极结构的顶面低于所述沟槽的顶面；
第一刻蚀阻挡层，覆盖所述栅极结构的顶面、所述沟槽的部分侧壁及所述基底的上表面；
封闭隔离结构，位于所述沟槽内的所述第一刻蚀阻挡层之间，所述封闭隔离结构至少封堵所述沟槽的开口；
空气间隙，位于所述第一刻蚀阻挡层与所述封闭隔离结构之间，所述空气间隙至少包括横向部，所述封闭隔离结构的底部位于所述横向部上。
2.根据权利要求1所述的半导体结构，其特征在于，所述空气间隙还包括至少一竖直部，所述竖直部位于所述封闭隔离结构的下部，所述竖直部连通所述横向部。
3.根据权利要求1所述的半导体结构，其特征在于：所述空气间隙还包括第一竖直部和第二竖直部，所述第一竖直部和所述第二竖直部分别位于所述封闭隔离结构下部相对的两侧，所述第一竖直部和所述第二竖直部的底部与所述横向部相连通。
4.根据权利要求3所述的半导体结构，其特征在于：所述第一竖直部的高度与所述第二竖直部的高度相等或不等。
5.根据权利要求1所述的半导体结构，其特征在于：所述封闭隔离结构包括：
第二刻蚀阻挡层和封口隔离层；
所述第二刻蚀阻挡层部分贴附于所述第一刻蚀阻挡层的侧壁；
所述封口隔离层位于所述第二刻蚀阻挡层之间，与所述第二刻蚀阻挡层共同封堵所述沟槽的开口。
6.根据权利要求5所述的半导体结构，其特征在于，所述第二刻蚀阻挡层上部的宽度大于下部的宽度；其中，所述第二刻蚀阻挡层的上部贴附于所述第一刻蚀阻挡层的侧壁，所述第二刻蚀阻挡层的下部与所述第一刻蚀阻挡层的侧壁之间具有第一间距。
7.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括由外到内依次叠置的栅氧化层、阻挡层及主导电层；
其中，所述阻挡层的顶面低于所述主导电层的顶面，所述主导电层的顶面低于所述沟槽的顶面。
8.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底包括沟槽，于所述沟槽内形成栅极结构，所述栅极结构的顶面低于所述沟槽的顶面；
形成第一刻蚀阻挡层，所述第一刻蚀阻挡层覆盖所述栅极结构的顶面、所述沟槽的部分侧壁及所述基底的上表面；
于所述沟槽内形成封闭隔离结构及空气间隙，所述封闭隔离结构至少封堵所述沟槽的开口，所述空气间隙位于所述封闭隔离结构与所述第一刻蚀阻挡层之间；
其中，所述空气间隙至少包括横向部，所述封闭隔离结构的底部位于所述横向部上。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，在形成所述封闭隔离结构之前，还包括在所述沟槽内形成牺牲层，形成所述牺牲层的步骤包括：
形成第一牺牲层于所述沟槽内；
形成第二牺牲层于所述第一牺牲层上，以填满所述沟槽；
对所述第一牺牲层和所述第二牺牲层进行刻蚀，以使得所述第一牺牲层的顶面低于所述第二牺牲层的顶面；其中，所述第一牺牲层的刻蚀速率大于所述第二牺牲层的刻蚀速率；
移除所述第二牺牲层，以将保留的所述第一牺牲层定义为牺牲层。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，位于所述沟槽侧壁上的所述牺牲层的高度相等。
11.根据权利要求9所述的半导体结构的制备方法，其特征在于，在形成所述第二牺牲层之后，对所述第一牺牲层和所述第二牺牲层进行刻蚀之前还包括：
在所述第二牺牲层上形成光阻层，所述光阻层仅覆盖位于所述第二牺牲层一侧的所述第一牺牲层；
对所述第二牺牲层和所述第一牺牲层进行刻蚀，并移除所述光阻层，以使得位于所述第二牺牲层两侧的所述第一牺牲层的高度不等。
12.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述封闭隔离结构的上部宽度大于所述封闭隔离结构下部的宽度。
13.根据权利要求9所述的半导体结构的制备方法，其特征在于，形成所述封闭隔离结构的步骤包括：
在所述沟槽内形成第二刻蚀阻挡层，所述第二刻蚀阻挡层暴露出部分所述第一刻蚀阻挡层；
在所述第二刻蚀阻挡层内形成封闭隔离层，所述封闭隔离层的底部高于或等于所述第二刻蚀阻挡层的底部。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，在形成所述封闭隔离层之前，还包括：
通过湿法工艺移除所述牺牲层，以形成所述空气间隙。
15.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述空气间隙包括至少一竖直部，所述横向部连接所述竖直部，所述竖直部位于所述第一刻蚀阻挡层和所述封闭隔离层之间。
16.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述空气间隙包括第一竖直部和第二竖直部，所述第一竖直部和所述第二竖直部通过所述横向部连通，所述第一竖直部的高度和所述第二竖直部的高度相等或不等。
17.根据权利要求16所述的半导体结构的制备方法，其特征在于，所述第一竖直部和所述第二竖直部分别位于所述第一刻蚀阻挡层与所述封闭隔离结构之间。
CN202111130025.XA 2021-09-26 2021-09-26 半导体结构及其制备方法 Pending CN115881723A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111130025.XA CN115881723A (zh) 2021-09-26 2021-09-26 半导体结构及其制备方法
PCT/CN2022/092962 WO2023045356A1 (zh) 2021-09-26 2022-05-16 半导体结构及其制备方法
US18/151,438 US20230154993A1 (en) 2021-09-26 2023-01-08 Semiconductor structure and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111130025.XA CN115881723A (zh) 2021-09-26 2021-09-26 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115881723A true CN115881723A (zh) 2023-03-31

Family

ID=85719270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111130025.XA Pending CN115881723A (zh) 2021-09-26 2021-09-26 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20230154993A1 (zh)
CN (1) CN115881723A (zh)
WO (1) WO2023045356A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116406164A (zh) * 2023-06-09 2023-07-07 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715134B (zh) * 2012-09-29 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102317651B1 (ko) * 2015-04-14 2021-10-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11335638B2 (en) * 2020-04-15 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing RC delay in semiconductor devices
DE102020131611A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit luftspalten und verfahren zu deren herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116406164A (zh) * 2023-06-09 2023-07-07 长鑫存储技术有限公司 半导体结构及其制备方法
CN116406164B (zh) * 2023-06-09 2023-10-20 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
WO2023045356A1 (zh) 2023-03-30
US20230154993A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
KR101116359B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR102482369B1 (ko) 반도체 소자 및 그 제조 방법
US8975173B2 (en) Semiconductor device with buried gate and method for fabricating the same
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20190056905A (ko) 반도체 소자
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
CN111199875B (zh) 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US20230154993A1 (en) Semiconductor structure and method for fabricating same
US20090051014A1 (en) Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby
KR960016486B1 (ko) 디램 캐패시터 및 그 제조방법
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
KR100384779B1 (ko) 반도체소자의 캐패시터 제조방법
KR100604812B1 (ko) 자기 정렬된 컨택 공정을 이용한 반도체 소자의 제조 방법
KR101733771B1 (ko) 반도체 장치 및 그 제조방법
US7199013B2 (en) Semiconductor device and method for fabricating the same
CN116801611A (zh) 存储器、半导体结构及其制备方法
KR100495576B1 (ko) 반도체 소자의 캐패시터 제조방법
CN117995758A (zh) 半导体结构的形成方法及半导体结构
KR101161747B1 (ko) 반도체 장치 제조방법
CN115440668A (zh) 半导体结构及其形成方法
KR100881738B1 (ko) 반도체 소자의 제조 방법
KR0166495B1 (ko) 반도체소자의 저장전극 제조방법
KR100623599B1 (ko) 반도체 소자의 캐패시터 스토리지 노드 형성방법
KR20120004223A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination