CN1158001A - 含由导电极和托盘形导电层构成的电容电极的半导体器件 - Google Patents

含由导电极和托盘形导电层构成的电容电极的半导体器件 Download PDF

Info

Publication number
CN1158001A
CN1158001A CN96119844A CN96119844A CN1158001A CN 1158001 A CN1158001 A CN 1158001A CN 96119844 A CN96119844 A CN 96119844A CN 96119844 A CN96119844 A CN 96119844A CN 1158001 A CN1158001 A CN 1158001A
Authority
CN
China
Prior art keywords
electrode
conductor layer
conductor
circumferential surface
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96119844A
Other languages
English (en)
Other versions
CN1078744C (zh
Inventor
本间一郎
渡边启仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1158001A publication Critical patent/CN1158001A/zh
Application granted granted Critical
Publication of CN1078744C publication Critical patent/CN1078744C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开用于DRAM存贮器中的含电容器的半导体器件及其制作方法，该电容器包括其间插入电容器介质薄膜的第一和第二电容器电极，其第一电容器电极包括导体电极(53)和盘形导体层(57)，导体层(57)被导体电极托架并包括垂直于电极轴延伸的、且有平台周缘的平台部分以及平行于电极轴自平台周缘向电极端头延伸的周缘部分(59)。

Description

含由导电极和托盘形导电层构成的电容电极的半导体器件
本发明涉及一种包含有一个电容器的特别是用于DRAM(动态随机存取存贮器)的存贮单元的半导体器件。本发明还涉及生产这样一种半导体器件的生产方法。
在一种可行的最简单结构的DRAM中，存贮单元包括一传输晶体管和与该晶体管连接的一电容器。这种结构可以提供高集成度器件并因此而广泛应用。要达到更高的集成度，电容器必须不占用半导体器件的宽阔区域。另一方面，电容器必须有足够大的容量以使DRAM可稳定地运转，并有高可靠性。这种半导体器件必然是具有三维结构。
在三维结构的DRAM存贮单元中，叠式是高抗α射线和电路噪音的并且既使当电容器有相对较小容量时也可稳定地运转。因此，叠式是优于沟道式并且相信能有效的用在1Gb存贮容量的DRAM中，在这样的半导体器件中采用0.15微米设计规则。
在叠式DRAM存贮单元中，传输晶体管是被制作在半导体基片的主表面上。电容器包括一第一或下电容电极，一第二或上电容电极，和在第一和第二电容电极之间的电容介质膜。
在所述形式的最新电容器中，第一电容电极是由许多同心圆筒形导体组成。例如，在日本1992年公开号NO.264,767的专利早期公报中，很详细地描述了一常规DRAM存贮单元。在这个专利早期公报中，也揭示了一种半导体器件的生产方法。应该注意到这种联系，即DRAM存贮单元必须包括一字线和一位线，尽管这些在这个专利公报中没有描述。
当这样的电容器用于256Mb或1Gb的DRAM中时，同轴圆筒形导体层必须是由很薄的导体膜制作的。然而，一半导体器件包括用于DRAM存贮单元或DRAM存贮单元系统的外围布线。当在狭窄的电容器区域可出合适的电容量时，该电容器必须是厚的，换句话说，该电容器有一个可观的高度。其结果在电容器或电容器组和外围布线之间的半导体器件内形成一阶跃。第二电容器电极必须是呈阶跃状。第二电容器电极应必须是机械上坚固的并能很好的覆盖该阶梯的新型导体材料。然而，目前这是很困难的。此外因为金属印刷工艺导致狭窄集中的范围以及分辨力变差，而出现不希望的断路和短路，阶跃很难覆盖在第二电容器电极上的布线图形。
本发明的主要目的是提供一种包括有电容器的半导体器件，该电容器包括其间插入电容器介质薄膜的第一和第二电容器电极，并且其第一电容器电极的宽有效区域占据电容器的一很小区域，面具有大的电容量。
本发明的另一主要目的是提供一种半导体器件，该器件是上面描述的类型，且其中电容器是机械强度高的。
本发明的另一主要目的是提供一种前面所述类型的半导体器件，且在其中形成的电容器和外围布线之间不需要任何明显的阶跃。
本发明的另一个主要目的是提供一种前面所述类型的半导体器件，且其是由常规的适用的导体材料制造。
本发明的次要目的是提供一种所述类型的半导体器件，并且沿着半导体基片另包括一传送晶体管，该基片的电容器和晶体管之间设置有存贮单元的字线和位线。
本发明进一步的一个主要目的是提供一种与此前所述类型的本发明主要目的相关的半导体器件的生产方法。
随着描述的过程，本发明的其它目地将变得很清楚。
顺便提一下，根据本发明的一个方法中间隔膜或间隔层是用日本专利公报1994年(A)NO.181,188中公布的方式蚀刻的。
根据本发明的一个方面，提供了一种包括电容器的半导体器件，该电容器包括由电容器介质膜插入其间的第一电容器电极和第二电容器电极，其中第一电容器电极包括(A)一具有限定预定长度的电极端。电极轴和圆周面的导体电极及(B)一盘形托架导体层，该导体层有一托架轴，是在外表面预定位置上通过与电极轴平行的支架轴由导体电极所托架的，它还包括(Ba)一自外轴垂直于电极轴延伸的具有圆周平台的平台部分，以及(Bb)从平台周缘朝着电极端部平行于电极轴延伸的圆周部分。
根据本发明的一个不同的方法，提供了一种生产包括电容器的、电容器包括其间插有电容器介质膜的第一电容器电极和第二电容器电极的半导体器件的生产方法，它包括步骤：(A)在覆盖半导体基片主表面的绝缘层上形成一间隔膜和导体层的叠层；(B)在导体层之后形成一间隔层；(C)通过间隔层、导体层、间隔膜和绝缘层形成具有电极端头和圆周面的导体电极；(D)选择地蚀刻间隔层以在导体层上留下一部件面平行于电极轴的间隔部分；(E)形成一与部件面和导体层接触的导体部件；(F)选择地蚀刻导体部件和导体层留下一平台部分和一圆周部分；及(G)选择地蚀刻间隔部件和间隔膜留下导体电极、平台部分和圆周部分共同作为第一电容器电极。
根据本发明的另一不同方面，提供了一种生产包括电容器的且电容器包括其间插有电容器介质膜的第一电容器电极和第二电容器电极的半导体器件的生产方法，它包括步骤：(A)在覆盖半导体基片主表面的绝缘层上形成至少有第一间隔膜和第一导体层的第一叠层和第二间隔层和第二导体层的第二叠层的序列叠层；(B)在第二导体层上形成一间隔层；(C)通过间隔层、第二导体层、第二间隔膜、第一导体层、第一间隔膜和绝缘层形成具有电极端头和圆周面的导体电极；(D)选择地蚀刻间隔层在第二导体层上留下第一间隔部件面平行于电极轴的第一间隔部件；(E)形成一与第一间隔部件表面和第二导体层接触的第一导体部件；(F)选择地蚀刻第一导体部件和第二导体层，在第二间隔膜上留下一主平台部份和一主圆周边缘平行于电极轴的的主圆周部分；(G)形成一与主圆周边缘和第二间隔膜相连接的附加间隔层。(H)选择地蚀刻附加间隔层和第二间隔膜，在第一导体层上留下第二间隔部件面平行于电极轴的第二间隔部件；(I)形成一与第二间隔部件表面和第一导体层接触的第二导体部件；(J)选择地蚀刻第二导体部件和第一导体层，在第一间隔膜上留下一宽于主平台部分的次平台部分和圆周面与电极轴平行的次圆周部分；及(K)选择地蚀刻第一、第二间隔部件和第一间隔膜，留下导体电极、主和次平台部分、和主和次圆周部分，集成为第一电容器电极。
图1是常规DRAM存贮单元的轴向垂直剖面示意图。
图2给出了根据本发明的第一实施例的半导体器件的轴向垂直剖面示意图。
图3给出了图2中3-3线的水平剖视图。
图4(A)至4(F)给出了在不同生产步骤中图2所示的半导体器件的轴向垂直剖面图；
图5简要地示出了使用本发明描述的技术特征得到的电容量的特性。
图6是根据本发明第二实施例的半导体器件的轴向垂直剖面示意图。
图7是图6中在7-7线上半导体器件的水平剖面示意图。
图8(A)至8(F)是在不同生产步骤中图6描述的半导体器件的轴向垂直剖面示意图。
图9是图2所示半导体器件的改进型的轴向垂直剖面示意图。
图10是图6中描述的半导体器件改进型的轴向垂直剖面图。
图11根据本发明的第三实施例的半导体器件的轴向垂直剖面示意图。
图12(A)至12(C)是在生产后期的步骤中图11描述的半导体器件的轴向垂直剖面示意图。
为了易于理解本发明，先参照附图1描述一常规DRAM存贮单元。这个DRAM存贮单元在日本专利公报1992年(A)NO.264,767中公布的。
在P-型半导体基片21的基面上，在一预定位置形成一场氧化层23以从相邻单元区域中隔离开单元和器件区域。沿着单元区域的基面制作DRAM存贮单元的传输晶体管。该晶体管包括在基面上生成的门氧化膜27上形成的门电极25。在门电极25的两面上，n+区域29扩散入单元区域的基面以给出晶体管的源极(29(1))和漏极(29(2))。源极29(1)作为DRAM存贮单元的节点。
通过在场氧化层23上形成的绝缘层31、门电极25、源极和带有一在源极29(1)上形成的连接孔的漏极29(省略了后辍(1)和(2))，DRAM存贮单元的一电容器与传输晶体管隔离开并叠制在晶体管上。
该电容器包括一第一或下电容器电极，电容器电极包括一在绝缘层31上形成的下电极层33并且是通过连接孔与源极29(1)连接。在第一电容器电极中，垂直于基面形成许多同心圆环筒形导体层35，直接与下电极层33连接。在图1中，同心圆环筒形导体层35由从内向外计数的第1至第3导体层35(1)、35(2)和35(3)组成，并且尽管导体层35与下电极层33是整体的，仍用线来描述界面。
随着电容器介质膜37被插入，形成一第二或上电容器电极39。在这种方式中，DRAM存贮单元由晶体管(25，29)和叠制在晶体管上的电容器(33-39)组成。
现在参照图2和图3描述本发明的第一最佳实施例的半导体器件，这种半导体器件是用作DRAM存贮的。现在将描述最佳的材料和尺寸。下面所有的相类似部分使用相同的参照编号。
如图1所示，该半导体器件包括一作为传输晶体管(25，29)的MOS晶体管，该晶体管是延着其单元区域被场氧化层23隔离开的半导体基片21的基面形成的。叠加在晶体管上的电容器有一个电容器轴，以后将会很快讲清楚。与门氧化膜27一起，门电极25是在垂直于图2的平面相对于电容器轴的位移处延伸的。源极29(1)是在电容器轴上并且可变换的。在此处作为电容器的扩散区。相对于门电极25，漏极29(2)是在源极29(1)的一相反的一侧上，在这里称做位一线扩散区。
对于存贮单元，字线41是平行于门电极25在场氧化层23上形成的，并且与一个未画出的相邻传输晶体管的门电极连接。
作为与图1中共同的绝缘层31的一部分，第一绝缘层43被层制在绝缘氧化层23、门电极25、源和漏极29以及字线41上。为接达漏极29(3)，通过第一绝缘层43形成一位线连接孔，并在其中插入用位线连接插头45。通过一位线基底47连接于位线连接插头45，在第一绝缘层43上形成一用钨或类似导体材料制作的相对于电容器轴有一个偏移的位线49。作为绝缘层31的保留部分，在位线49和第一绝缘层43上形成一第二绝缘层51。
为接达源极29(1)，通过第二和第一绝缘层31(或43和51)在电容器轴上形成一电容器连接孔，采用一导体电极53插入，该电极具有一与电容器电极吻合的电极轴、限定到源极29(1)的预定长度的电极端头和一边缘面。具有一预定的长度，导体电极53延伸到第二绝缘层51的上暴露面之上。在图示的这个例子中，边缘面是圆筒形的。
第一盘型托架导体层55(1)有一平行于电极轴的第一托架轴，该导体层在第一平面圆周面的第一预定位置被导体电极53托住。在图2和图3中，托架导体层是杯型的。边缘面是圆筒型的。在任何情况下，托架导体层55(1)包括一垂直于电极轴自边缘面延伸的且有第一平台边缘的第一平台部分57(1)，以及平行于电极轴自第一平台边缘延伸到接近电极端头平面的且有一指向离开电极轴的边缘面的第一边缘部分59(1)。第二托盘型托架导体层55(2)具有与第一托盘型托架导体层55(1)相似的形状，它是被导体电极53在比第一平面更接近电极端头的第二平面上的边缘面的第二预定位置上，用平行于电极轴的第二托架轴托住的。这个托架导体层55(2)包括一垂直于电极轴自比第一平台部分57(1)更接近电极端头的边缘面延伸的且其具有一比第一平面边缘更接近电极轴的第二平台边缘的第二平台部分57(2)和平行于电极轴自比第一边缘部分59(1)更接近电极端头的第二平台边缘延伸的第二边缘部分59(2)。
一个整体或是导体电极53和第一、第二托盘型托架导体层55(后辍(1)和(2)省略)的组合作为电容器的第一电容器电极(53，55)。在图3中，电容器介质膜37是成形于第二绝缘层51之上的第一电容器电极的整个暴露面上，并且粗实线表示。第二电容器电极39是被成形在电容器介质膜37上，并可与第二绝缘层51相连。第二电容器电极39是连接于电容器的端头(未画出)，该端头以DRAM存贮器领域公知的方式提供稳定的供电电压。
图4(A)到图4(F)中，将描述用于生产图2、图3中画出的半导体器件的第一电容器电极的最佳半导体器件生产方法，推测这种DRAM存贮单元将用于1GbDRAM。
在图4(A)中，P型硅片用作半导体基片21。场氧化层23以一预定图形成形在半导体基片21主面上。以这个领域公知的方式，场氧化层23既可以是用沟道元件隔离方法也可以是根据槽硅局部氧化隔离方法形成。
在图4(A)中，MOS晶体管是延半导体基片21的主面在元件区域内制作的，并用作DRAM存贮器单元的传输晶体管(25，29)。更特别的是，门电极25是在大约6毫微米(nm)厚二氧化硅膜的门氧化膜27之上形成约厚100nm(毫微米)的硅化钛膜而制成的。源和漏极29(1)和29(2)扩散到半导体基片21内，其扩散深度大约0.1微米，并是n+导电型。与门电极25一起，字线41成形在场氧化层23上。
接下来，在场氧化层23、门电极25、源和漏极29和字线41上用二氧化硅的化学汽相沉积法形成第一绝缘层43。第一绝缘层43是用化学机械抛光的，有一个平滑的表面和大约500毫微米厚的第一层。
位线连接孔做成通过第一绝缘层43到达漏极29(2)，在位线连接孔中，插入位线连接插头45，其可以是一种导体材料，如钨、钛镍合金或钨硅化物。在第一绝缘层的平滑面上并与位线连接插头45相连，化学汽相沉积一厚300毫微米的钨层。这个钨层用光刻法加工的，并且干蚀入位线基座47和位线49。
像第一绝缘层43一样，第二绝缘层51成形为覆盖第一绝缘层43的平滑面、位线基座47和位线49的大约400毫微米厚。第一和第二绝缘层43和51都在层间埋有位和字线41、49的就像图1中的绝缘层31的联连一样。
为覆盖第二绝缘层51，用常压化学汽相沉积形成一第一间隔膜61(1)，其膜厚大约50毫微米。第一间隔膜61(1)最好是用加有百分之5克分子磷的磷硅酸盐玻璃制作。为覆盖第一间隔层61(1)，用包括杂质浓度从1×1019至1×1020原子/cm3的磷的多晶硅化学汽相沉积形成第一导体层63(1)，并有大约30毫微米厚。以与第一间隔膜61(1)和第一导体层63(1)相联系的方式，顺序地在第一导体层63(1)上形成第二间隔层61(2)和第二导体层63(2)。在第二导体层63(2)上，像第一和第二间隔61(后辍(1)和(2)省略)一样形成一间隔层61(3)，其层厚大约100毫微米。
最后在图4(A)中，沿着电容器轴线形成一穿过间隔层61(3)、第二导体层63(2)、第二间隔层61(2)、第一导体层63(1)、第一间隔层61(1)和绝缘层31到达源极29(1)的电容器连接孔。电容器连接孔有0.1微米左右的直径，并用渗有大约1×1019原子/cm3的磷的多晶硅插入以作为导体电极53。
在图4(B)中，图4(A)中的间隔层61(3)被选择性地用活性离子蚀刻方式不均匀地干蚀，以在第二导体层63(2)上留下与导体电极53的边缘面相接触的第一间隔部件65，其具有大约50毫微米原的间隔部件墙和平行于电极轴的第一间隔部件面。在活性离子蚀刻中，CH2F2和CF4的混合物被用作第一反应气体。
在图4(C)中，带有磷掺杂物的多晶硅的第一导体部件与第一间隔部件面连接，并且与第二导体层63(2)整体连接为一于第二导体层63(2)之上厚40毫微米左右的第一导体部件。活性离子蚀刻用Cl2、O2和HBr作为第二反应气体，应用于选择性地不均匀地蚀刻第二导体层63(2)和第一导体部件，在第二间隔膜61(2)留下一平台部分和一圆周部分，作为第二平台部分57(2)和具有壁厚30毫微米左右的第二圆周部件59(2)。应注意到在图4(C)中没有完整描述第一导体部件，仅是部分地作为第二圆周部分59(2)描述。
在图4(D)中，一具有百分之5克分子磷掺杂物的磷硅酸盐玻璃附加间隔层沉积在第二间隔层61(2)上，利用间隔层厚以与第二圆周部件59(2)相连。用第一反应气体的活性离子非均匀选择地干蚀，第二间隔膜61(2)和附加间隔层，在第一导体层63(1)上留下一围绕第二圆周部分59(2)的第二间隔部件67，其具有一间隔部件壁厚的第二部件面。
在图4(E)中，带有磷掺杂物的多晶硅第二导体部件被沉积大约50毫微米厚与第二部件面连接，并整体与第一导体层63(1)接触。应用包括第二反应气体的活性离子蚀刻法选择性地非均匀地干蚀第一导体层63(1)和第二导体部件，并在第一间隔膜61(1)上留下第一平台部件57(1)和第一圆周部件59(1)，第一圆周部件59(1)有大约30毫微米的壁厚。
在图4(F)中，选择性蚀刻主要作用到第一和第二间隔部件65和67(包括间隔层61(3)和第二间隔膜61(2)的剩余部分)及第一间隔膜61(1)以构成第一电容电极(53、55)。这个选择蚀刻法最好是在日本专利公报1994年(A)NO.181,188中公开的氟化氢汽相选择蚀刻方法，更准确地说，使用了一蚀刻室，600Pa氟化氢体和小于1Pa的水蒸汽的混合气体在室温下注入蚀刻室。在这个蚀刻混合物中，包括磷掺杂物的磷硅酸盐玻璃被以1000毫微米/分钟的蚀刻率蚀刻。含有磷掺杂物的多晶硅被以仅有1.5毫微米/分钟的慢蚀刻率侵蚀。在分解间隔膜和部件的蚀刻期间，第一和第二平台部分57及第一和第二圆周部分59仅被蚀刻大约0.5毫微米深。
在图2到图4(A)至4(F)中，第一电容器电极(53、55)直径为约0.4微米，高在0.3-0.4微米之间，位于第二绝缘层51之上。氮化硅膜沉积在第一电容器电极暴露的表面上，并被氧化形成介质膜厚约5毫微米的电容器介质膜37。其后，由掺杂磷的多晶硅沉积构成第二电容器电极39。
现在很清楚，电容器有通过导体电极53提供的足够的机械强度和足够的电容量。在绝缘层31之上，电容器的电容器轴是最高点，越靠近其周边缘越低。
从图5中可看到本发明的如下技术特点。电容器是以不同的方式制成的以得到0.4平方微米的电容器面积，并用于1Gb DRAM存贮器的DRAM存贮单元中。每个电容器包括一电容器介质膜，其介质膜当作为二氧化硅膜测量时厚为4毫微米。随着第一电容器电极不同的高度H，例如图1中的33和35或图2至图4(A)和4(F)中的53和55，测量了电容量C。
对于其中第一电容器电极有立方体形状的电容器，测量值是用虚短线(---)表示。对于有层厚为30nm的三层同心圆筒形导体层的图1结构的电容器，测量值是用虚点线(---)表示。对于以参照图4(A)至4(F)所示制作的电容器，测量值用实线表示。
当第一电容器电极高为0.5微米时，根据图4(A)至图4(F)的结构电容量是45fF，比图1结构所达到的25-30fF电容量大1.5-1.8倍。对于预定电容量的电容器，减低根据图4(A)至图4(F)结构的电极高度至按照图1结构需要高度的约一半是可能的。通常，每个存贮单元的电容量定为30fP。按照图4(A)至4(F)结构的电极高度0.3微米左右，而按照图1结构所需要的高度为0.5-0.6微米。另外，当第一电容器电极为立方体形状时，其高度将约2微米。
参照图6和图7，根据本发明第二最佳实施例的半导体器件有一相似的结构。第一电容器电极还包括一平面导体层69，在导体电极53的电极端头上并与其相接。另外，第一和第二盘型托架导体层55(1)和55(2)在平面上是矩形的。
更详细的说，第一盘形托架导体层55(1)有一平行于电极轴的第一托架轴。第二盘型托架导体层55(2)有一平行于电极轴的第二托架轴。从图6看来，第一托架是不需要与电极轴吻合的，第二托架轴不需与电极轴吻合或与第一托架轴吻合。然而，很希望第一平台和圆周部分57(1)和59(1)具有平行于第二平台和圆周部分57(2)和59(2)长和短面和长和短面。平面导体层69在平面上是矩形的。并且具有平行并短于第二平台和圆周部分57(2)和59(2)长和短面的较长和较短面。导体电极53有一交叉部分，其可以是圆形或矩形。在这里设定导体电极53有一环筒形状。
在图8(A)至8(F)中，将描述另一最佳半导体器件生产方法，这与图6、图7中所示的半导体器件第一电容器电极有关。应注意到这个方法中，在形成第一和第二间隔膜61(1)和61(2)、间隔层61(3)和附加间隔层时，使用了不同的绝缘材料。因而用于活性离子蚀刻(RIE)的第一反应气体可以是或可以不是与前述相同。在其它方面，除了另外明确说明之外，这个方法是与参照图4(A)至4(F)所描述的相同。
在图8(A)中，MOS晶体管(25、29)是沿着半导体基片21的主面制作的。第一和第二绝缘层43和51被形成在晶体管与场氧化层23上，并在第一和第二绝缘层43和51内嵌有字和位线41和49。
为用作第一间隔膜61(1)，在第二绝缘层51上通过氮化硅化学汽相沉积在大气压下沉积出一掩膜，掩膜厚为50毫微米，也就是为间隔膜厚。为用作第二间隔膜61(2)，在第一导体层63(1)上沉积一间隔膜厚的二氧化硅膜。为用作间隔膜61(3)，在第二导体层63(2)上沉积一至间隔层厚的二氧化硅层，在这里间隔层厚与间隔膜厚相等。导体电极53被插入直径约0.1微米的电容器连接孔中。
在图8(B)中，合磷渗杂物的多晶硅被形成为在间隔层61(3)之上的导体材料覆盖层，并且以导体层厚约100毫微米与导体电极53在电极端头整体相接。此覆盖层是以公知的方法成形到0.15微米×0.25微米矩形平面导体层69中。
在图8(C)中，制作有第一间隔部件面和间隔部件厚的第一间隔部件65。尽管已用标号65指明了，但是间隔部件65仅是部分地与导体电电极53的周缘面和平面导体层69的周缘面相接。在制作第一间隔部件65的活性离子蚀刻过程中，第一反应气体是前述CH2F2和CF4的混合物。一种替换方法为，第一反应气体为不同的CH2F3和CO混合物。
在图8(D)中，制作第一导体部件，它与第一间隔部件面相接并以30毫微米的导体层厚整体成形在第二导体层63(2)上。第一导体部件和第二导体层63(2)被蚀刻提供第二平台部分57(2)和第二周缘部分59(2)，第二周缘部分59(2)有20毫微米厚的较薄导体壁。
在图8(E)中，第二间隔部件67是通过第二间隔膜61(2)和以约60毫微米的厚度整体沉积在第二间隔膜61(2)上的附加间隔层的活性离子蚀刻成形的。该附加间隔层是二氧伦硅制成的。用于活性离子蚀刻的第一反应气体既可以是前述的混合物也可是不同的混合物。其次，第二导体部件是与第一间隔部件面相接并以约30毫微米的厚度整体成形在第一导体层63(1)上。第二导体部件和第一导体层63(1)被蚀刻为第一平台部分57(1)和壁厚20毫微米的第一周缘部分59(1)。
在图8(F)中，用氟化氢水溶液湿蚀刻方法蚀刻掉第一和第二间隔部件65和67，保留部分间隔层61(3)和第二间隔膜61(2)。同时，第一间隔膜61(1)保护了第二绝缘层51。第一间隔膜是其后用磷酸蚀刻掉的。
回顾一下图8(A)至8(F)，第一电容器电极(53、55、69)在半导体器件中占据了0.35微米×0.45微米的电容器面积，高约0.3微米。现在能够清楚的了解生产中刻蚀第一和第二间隔膜61(1)和61(2)、间隔层61(3)、和第一和第二间隔部件65和67是可能的，其中绝缘材料如图4(A)至4(F)与图8(F)所例示。
图7中，电容器介质膜37被以约5毫微米厚度成形以覆盖第一电容器电极的暴露面。然后，沉积上第二电容器电极39。
参照图9，第一盘形托架导体层55(1)有比第二盘型材料导体层55(2)更厚的平台和因周壁，这是图2、图3所示半导体器件的一改进。例如，在图4(A)中，第一导体层厚约60毫微米。这为第一电容器电极(53、55)提供了更换的机械强度。
图10中，第一和第二盘形托架导体层55和平面导体层69是以图6、图7中所示的半导体器件的一种改进，它们有加工成波纹的暴露面。应注意到电容器介质膜37和第二电容器电极39是顺序地成形在第一电容器电极(53、55、69)的波纹暴露面上，并给出同样波纹面。因此电容器有较大的电容量。
再参照图8(F)，在引入含磷掺杂物的无定形硅下并于高于10-5乇的高真空中，在600℃到700℃之间的温度下热处理第一和第二盘型托架导体层55和平面导体层69。其结果产生了粒子尺寸约5毫微米的多晶硅波纹形表面。这也给了电容器电极53一波形暴露面。
现在参照图11，直接描述本发明的第三实施例的半导体器件。在这个半导体器件中，第一电容器电极(53、55)另包括一盘型附加导体层71，附加导体层71有一附加轴并且是被第一盘型托架导体层55(1)的第一周缘部分59(1)向外水平托住的，其附加轴平行于电极轴。附加导体层71包括自第一周缘部分59(1)的圆周表面与第一平台部分57(1)同平面延伸的平面部分73，其具有一平面部分周缘和附加部分75，附加部分75是自平面部分周缘朝导体电极53的电极端头平行于电极轴延伸，且短于第一周缘部分59(1)。
托架导体层55可以为图2至图4(A)-4(F)、图6到图8(A)-8(F)、及图9和图10中所描述的任何一种结构。托架导体层55可以仅包括第一盘型托架导体层55(1)。
为简化描述下面仅设定托架导体层55是图2至图4(A)-4(F)中描述的类型，而上述的附加导体层71是包括平面部分73和附加部分75作为第一平面部分73(1)和第一附加部分75(1)的第一盘型附加导体层71(1)。在这种情况下，平面部分周缘被称为第一平面部分周缘。附加轴被称为第一附加轴，并且是与电极轴重合的。由于第一平面部分73(1)与第一平台部分57(1)同平面的放置，并第一附加部分75(1)自第一平面部分73(1)向电极端头延伸，第一附加导体层71(1)将被说成是自在第一平面上的第一托架导体55(1)延伸。
在图示出的例子中，半导体器件还包括一第二盘型附加导体层71(2)，其具有一第二附加轴，且其是由第一周缘部分59(1)在周缘面上托住的，该周缘面有平行一电极轴的且定位于比第一平面更接近电极端头的第二平面上的第二附加轴，第二盘形附加导体层71(2)包括一自周缘面延伸的且有比第一平面部分同缘更接近电极轴(即周缘面)的以及一自比第一附加部分75(1)和第一圆周部分59(1)更接近电极端头的第二平面部分周缘平行于电极轴延伸的第二附加部分75(2)。在第二平面上沉积的第二平面部分73(2)可以是与第二平台部分57(2)同一平面的。然而，第二平面部分73(2)在电极轴线方向上不应是比第二平台部分57(2)更远离电极端头。
图12(A)至12(C)，将描述另一最佳半导体器件生产方法，以例示图11所示半导体器件生产方法的后面一些步骤。推测图4(A)至4(E)的步骤已经完成制作MOS晶体管(25、29)、字和位线41和49、导体电极53、和第一和第二盘形托架导体层55，以及第一和第二间隔部件65、67和留在第二绝缘层51上的第一间隔膜61(1)。在图11中，第二平面部分73(2)将被设定为与第二平台部分57(2)是同一平面的。
在图12(A)中，第一附加导体层77(1)、附加间隔膜79(1)、第二附加导体层77(2)、和主附加间隔层79(2)被围绕着第一周缘部分59(1)的周缘面顺序地成形在第一间隔膜61(1)上。附加导体层77(1)、77(2)和附加间隔膜79(1)的厚度是与第一和第二导体层63(1)和63(2)及第二间隔膜61(2)的厚度相等的。主附加间隔层79(2)有小于30毫微米加50毫微米之和的间隔层厚。
在图12(B)中，主附加间隔层79(2)被选择性地蚀刻以便在与周缘面相接的第二附加导体层77(2)上留下第一附加间隔部件或环81，环81具有平行于周缘面的第一附加部件面。制成第一附加导体部件与第一附加间隔部件表面相连，并与第二附加导体层77(2)整体相接。这个导体部件和第二附加导体层77(2)被选择地蚀刻以在周绕第一附加间隔部件81的第一附加间隔膜79(1)和第二附加部分75(2)上，留下第二平面部分73(2)，第二附加部分75(2)有指向背离电极轴的附加部分表面。
在图12(C)中，第二附加间隔层成形为与附加部分表面相接并与第一附加间隔膜79(1)整体相接。它被选择地蚀刻在与附加部分面相接的第一附加导体层77(1)上留下一第二附加间隔部件或环83，环83具有平行于周缘面的第二附加部件面。制成一第二附加导体部件围绕第二附加部件表面并与之相接，还与第一附加导体层77(1)整体相接触。选择地蚀刻第二附加导体部件和第一附加导体层77(1)，在与第二附加间隔部件83相接的第一间隔膜61(1)上，留下第一平面部分73(1)和第一附加部分75(1)。
像图4(F)中那样，第一和第二间隔部件65和67、第一和第二附加部件81和83以及第一间隔膜61(1)被蚀刻掉。电容器电极53、第一和第二盘形托架导体层55(1)和55(2)、及第一和第二盘形附加导体层71(1)和72(2)被留在伸展到源极29(1)的第二绝缘层51上，共同作为第一电容器电极。现在可以在第一电容器电极的暴露面上沉积电容器介质膜37，然后在电容器介质膜37上沉积第二电容器层39。
目前为止已描述了半导体器件的几个最佳实施例及其最佳半导体器件的生产方法，对于本领域的技艺熟练者，是能够以各种其它方式实施本发明的。当盘形导体层55在平面上是圆形时，平面导体层69应是圆形的，并且是与电极轴同心地托在电极端头上，电极轴穿过该圆形的中心。在图11中，第一附加部分75(1)可以是自第一平面部分周缘朝电极端头延伸基本零长度。在这种情况下，在图12(C)中不需要形成第二附加导体部件。

Claims (13)

1.一种半导体器件，它包括一电容器，该电容器包括第一电容器电极(53-55)和第二电容器电极(39)，在其间插有电容器介质膜(37)，其特征在于所述的第一电容器电极包括一具有限定预定长度的电极端头、电极轴、和周缘面的导体电极(53)；以及盘形托架导体层(55)，盘形托架导体层(55)有一托架轴其是在所述周缘面的预在位置上通过平行于所述的电极轴的所述的托架轴由所述的导体电极托架的；还包括一垂直于所述电极轴自所述周缘面延伸的、有一平台周缘的平台部分(57)；和一周缘部分(55)，周缘部分(55)是平行于所述的电极轴自所述平台周缘朝电极端头延伸的。
2.根据权利要求1所述的半导体器件，所述的周缘部分(55)具有一指向背离所述电极轴的周缘面，其特征在于所述的第一电容器电极(53-55)还包括一具有一附加轴的、通过平行于所述电极轴的所述附加轴由所述的周缘部分托架的盘形附加导体层(71)；还包括一个自所述周缘面与所述平台部分(57)同平面上延伸的、且有一平面部分周缘的平面部分(73)；自所述平面部分周缘平行于所述电极轴向所述电极端头延伸的附加部分(75)。
3.根据权利要求2所述的半导体器件，其特征在于所述的盘形托架导体层(55)被所述的导体电极(53)多重地托架在所述周缘面的许多预定水平上，如至少在第一和第二水平上的第一盘形托架导体层(55(1))和第二盘形托架导体层(55(2))自远到近的接近所述电极端头；所述的第一盘形托架导体层具有一平行于所述电极轴的第一托架轴并包括一第一平台部分(57(1))，第一平台部分(57(1))自所述的周缘面垂直于所述电极轴延伸，并具有一第一平台周缘和第一周缘部分(59(1))，第一周缘部分(59(1))平行于所述的电极轴自所述第一平台周缘朝向所述电极端头延伸，并具有所述的周缘面；所述的第二盘形托架导体层具有一平行于所述电极轴的第二托架轴，还包括一自所述的周缘面垂直于所述电极轴延伸至比所述第一平台部分更接近电极端头的第二平台部分(57(2))，并具有一比所述第一平台周缘更接近所述电极轴的第二平台周缘和一第二周缘部分(59(2))，第二周缘部分(59(2))平行于所述电极轴自所述第二平台周缘朝所述电极端头延伸；所述的盘形附加导体层(71)包括具有第一和第二附加轴、在所述第一和第二水平上自所述周缘面延伸且所述第一和第二附加轴平行于所述电极轴的第一盘开附加导体层(71(1))和第二盘形附加导体层(71(2))；所述的第一盘形附加导体层包括一自与所述第一平台部分同平面的所述周缘面延伸的且有第一平面部分周缘的第一平面部分(73(1))和一第一附加部分(75(1))，第一附加部分(75(1))自所述第一平面部分周缘平行于所述的电极轴朝所述电极端头延伸；所述第二盘形附加导体层包括一在预定水平上自所述周缘面延伸的、且有一比所述第一平面部分周缘更接近所述电极轴的第二平面部分周缘的第二平面部分(73(2))和一第二附加部分(75(2))，第二附加部分(75(2))自所述第二平面部分周缘平行于所述电极轴朝所述电极端头延伸。
4.根据权利要求1所述的半导体器件，其特征在于所述的盘形托架导体层被所述的导体电极(53)多重地托架在所述周缘面的许多预定水平上，如至少第一盘形托架层(55(1))和第二盘形托架层(55(2))；所述第一盘形导体层具有一平行于所述电极轴的第一托架轴并包括一自所述周缘面垂直于所述电极轴延伸的、且有第一平台周缘的第一平台部分(57(1))和一第一周缘部分(59(1))，第一周缘部分(59(1))自所述第一平台周缘平行于所述电极轴朝所述电极端头延伸并具有所述周缘面；所述第二盘形托架导体层具有一平行于所述电极轴的第二托架轴，并包括一自所述周缘面垂直于所述电极轴比所述第一平台部分更接近所述电极轴端头地延伸且有一比第一平台周缘更接近所述电极轴的第二平台周缘的第二平台部分(57(2))和一第二周缘部分(59(2))，第二周缘部分(59(2))平行于所述电极轴自所述第二平台周缘朝电极端头延伸。
5.根据权利要求1至4中任何一个权利要求所述的半导体器件，其特征在于所述的第一电容器电极(53-55)还包括一在所述电机端头上的平面导体层(69)。
6.根据权利要求1所述的半导体器件，其特征在于所述的第一电容器电极(53-55)和所述第二电容器电极(39)中的每一个都具有与所述电容器介质膜(37)相接的波纹形表面。
7.根据权利要求1所述的半导体器件，其特征在于所述的第一电容器电极(53-55)是由掺杂的多晶硅制成的。
8.根据权利要求1所述的半导体器件，还包括一晶体管(25，29)，该晶体管包括一连接一字线(41)的门电极(25)，一连接所述第一电容电极(53-55)的源极(29(1))，和连接一位线(49)的漏极(29(2))，其特征在于所述源极连接到所述导体电极(53)反相端头，与所述电极端头共同限定所述预定长度。
9.根据权利要求8所述的半导体器件，在所述第一电容器电极(53-55)和所述晶体管(25，29)之间还包括一绝缘层(31)，所述导体电极(53)通过所述绝缘层，其特征在于所述字线(45)和所述位线(41)是埋置在所述绝缘层内并且与所述导体电极(53)绝缘。
10.一种生产包括电容器的半导体器件的方法，该电容器包括第一电容器电极(53-55)和第二电容器电极(39)及插入其间的电容器介质膜(37)，其特征在于以下步骤：在覆盖半导体基片(21)主面的绝缘层(31)上，形成一间隔膜(61)和一导体层(63)的叠层；在所述导体层上形成一间隔层(61(3))；通过所述间隔层、所述导体层、所述间隔膜和所述绝缘层形成一具有电极端头和周缘面的电导电极(53)；选择地蚀刻所述间隔层在所导体层上留下一具有平行所述周缘面的部件面的间隔部件(65或67)；形成一与所述部件面和所述导体层相接的导体部件；选择地蚀刻所述导体部件和所述导体层留下一平台部分(57)和一周缘部分(59)；并选择性地蚀刻掉所述间隔部件和所述间隔膜以留下所述导体电极、所述平台部分和所述周缘部分共同作为所述第一电容器电极。
11.一种生产包括电容器的半导体器件的方法，该电容器包括第一电容器电极(53-55)和第二电容器电极(39)及插入其间的电容器介质膜(37)，其特征在于以下步骤：在覆盖半导体基片(21)主面的绝缘层(31)上形成至少有第一间隔膜(61(1))和第一导体层(63(1))的第一叠层及第二间隔膜(61(2))和第二导体层(63(2))的第二叠层的数个膜和层的连续叠层；在所述第二导体层上形成一间隔层(61(3))；通过所述间隔层、所述第二导体层、所述第二间隔膜、所述第一导体层、所述第一间隔膜、和所述绝缘层形成具有电极端头和周缘面的导体电极(53)；选择性地蚀刻所述间隔层在所述第二导体层上留下具有平行于所述周缘面的第一间隔部件面的第一间隔部件(65)；形成一与所述第一间隔部件面和所述第二导体层相接第一导体部件；选择性地蚀刻所述第一导体部件和所述第二导体层在所述第二间隔膜上留下一主平台部分(57(2))和一具有主周缘的主周缘部分(59(2))；形成一与所述主周缘和所述第二间隔膜相接的附加间隔层；选择性地蚀刻所述附加间隔层和所述第二间隔膜在所述第一导体层上留下具有平行于所述周缘面的第二间隔部件面的第二间隔部件(67)；形成一与所述第二间隔部件面和所述第一导体相接的第二导体部件；选择性地蚀刻所述第二导体部件和所述第一导体层在所述第一间隔膜上留下一比所述主平台部分宽的次平台部分(57(1))和具有平行于所述周缘面的周缘面的次周缘部分(59(1))；并选择地蚀刻掉所述第一和所述第二间隔部件和所述第一间隔膜，留下所述导体电极、所述主和所述次平台部分、以及所述主和所述次周缘部分共同构成所述第一电容器电极。
12.根据权利要求11所述的生产包括电容器的半导体器件的方法，其特征在于无选择地浸蚀掉所述第一间隔部件(65)，所述第二间隔部件(67)和所述第一间隔膜(61(1))的步骤；步骤包括：围绕所述周缘面在所述第间隔膜上顺序地形成一第一附加导体层(77(1))，一附加间隔膜(79(1))、一第二附加导体(77(2))和一主附加间隔层(79(2))；选择地蚀刻掉所述主附加间隔层在所述第二附加导体层上与周缘面相接留下一第一附加间隔部件(81)，第一附加间隔部件(81)具有一平行于所述电极轴的第一附加间隔中部件面；形成与所述第一附加间隔部件面和所述第二附加导体层相接的第一附加导体部件；选择性地蚀刻所述第一附加导体部件和所述第二附加导体层，在所述附加间隔膜上留下一主平面部分(73(2))和一主附加部分(75(2))，主附加部分(75(2))具有平行于所述电极轴的主附加部分周缘；形成一与所述主附加部分周缘和所述附加间隔膜相接的次附加间隔层；选择性地蚀刻所述次附加间隔层以在所述第一附加导体层上留下与所述主附加部分周缘相接的第二附加间隔部分(83)，第二附加间隔部分(83)具有平行于所述电极轴的第二附加部分面；形成与所述第二附加间隔面和所述第一附加导体层相接的一第二附加导体部件；选择性地蚀刻所述第二附加导体部件和所述第一附加导体层，在所述第一间隔膜上留下一次平面部分(73(1))和一次附加部分(75(1))，次附加部分(75(1))具有平行于所述电极轴的次附加部分周缘；以及选择性地蚀刻掉所述第一和所述第二间隔部件、所述第一和所述第二附加间隔部分、以及所述第一间隔膜留下所述电导体电极，所述主和所述次平台部分、所述主和所述次周缘部分、所述主和所述次平面部分、以及所述主和所述次附加部分共同构成所述第一电容器电极。
13.根据权利要求10到12中任一权利要求所述的生产包括电容器的半导体器件的方法，其特征在于在形成所述导体电极(53)的步骤与选择地蚀刻所述间隔层(61(3))以留下所述第一间隔部件(65)的步骤之间，有在所述电极端头上形成一导体覆盖层的步骤以及将所述覆盖层制成为一平面导体层(69)以使所述第一电容器电极还包括所述平面导体层的步骤。
CN96119844A 1995-09-29 1996-09-27 含由导电极和托盘形导电层构成的电容电极的半导体器件 Expired - Fee Related CN1078744C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP254104/95 1995-09-29
JP7254104A JP2776331B2 (ja) 1995-09-29 1995-09-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1158001A true CN1158001A (zh) 1997-08-27
CN1078744C CN1078744C (zh) 2002-01-30

Family

ID=17260285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96119844A Expired - Fee Related CN1078744C (zh) 1995-09-29 1996-09-27 含由导电极和托盘形导电层构成的电容电极的半导体器件

Country Status (6)

Country Link
US (2) US5753949A (zh)
EP (1) EP0766314A1 (zh)
JP (1) JP2776331B2 (zh)
KR (1) KR970018608A (zh)
CN (1) CN1078744C (zh)
TW (1) TW352468B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666893B2 (ja) * 1993-11-19 2005-06-29 株式会社日立製作所 半導体メモリ装置
JP2776331B2 (ja) * 1995-09-29 1998-07-16 日本電気株式会社 半導体装置およびその製造方法
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
TW312828B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(5)
TW392282B (en) * 1998-01-20 2000-06-01 Nanya Technology Corp Manufacturing method for cylindrical capacitor
US6005269A (en) * 1998-02-19 1999-12-21 Texas Instruments - Acer Incorporated DRAM cell with a double-crown shaped capacitor
US6249018B1 (en) 1998-02-26 2001-06-19 Vanguard International Semiconductor Corporation Fabrication method to approach the conducting structure of a DRAM cell with straightforward bit line
JPH11251540A (ja) * 1998-02-26 1999-09-17 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
TW432697B (en) * 1998-04-20 2001-05-01 United Microelectronics Corp Method for fabricating capacitor of dynamic random access memory
KR100270210B1 (ko) * 1998-04-25 2000-10-16 윤종용 디램 셀 커패시터 및 그의 제조 방법
TW399211B (en) * 1998-08-14 2000-07-21 Winbond Electronics Corp The multiple stage sensor device applied to flash memory
KR100338552B1 (ko) 1999-07-28 2002-05-27 윤종용 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법
US6265280B1 (en) * 1999-11-29 2001-07-24 Chartered Semiconductor Manufacturing, Inc. Method for manufacturing a cylindrical semiconductor capacitor
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US6963122B1 (en) * 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
KR100546395B1 (ko) * 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
DE102004021401B4 (de) * 2004-04-30 2011-02-03 Qimonda Ag Herstellungsverfahren für ein Stapelkondensatorfeld
US20070037349A1 (en) * 2004-04-30 2007-02-15 Martin Gutsche Method of forming electrodes
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
US7645663B2 (en) * 2007-07-18 2010-01-12 Infineon Technologies Ag Method of producing non volatile memory device
US9418864B2 (en) * 2008-01-30 2016-08-16 Infineon Technologies Ag Method of forming a non volatile memory device using wet etching
US9401663B2 (en) 2012-12-21 2016-07-26 Infineon Technologies Austria Ag Power converter circuit with AC output
US9484746B2 (en) 2012-01-17 2016-11-01 Infineon Technologies Austria Ag Power converter circuit with AC output
US9478989B2 (en) 2012-01-17 2016-10-25 Infineon Technologies Austria Ag Power converter circuit with AC output
US9425622B2 (en) 2013-01-08 2016-08-23 Infineon Technologies Austria Ag Power converter circuit with AC output and at least one transformer
US9461474B2 (en) 2012-01-17 2016-10-04 Infineon Technologies Austria Ag Power converter circuit with AC output
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6225005B2 (ja) * 2013-12-03 2017-11-01 Ｓｐｐテクノロジーズ株式会社 積層膜及びその製造方法
WO2018063207A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Resistive random access memory cell

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264767A (ja) * 1991-02-20 1992-09-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2692402B2 (ja) * 1991-02-26 1997-12-17 日本電気株式会社 半導体素子の製造方法
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
JPH0637271A (ja) * 1992-07-14 1994-02-10 Sharp Corp 半導体メモリ素子の製造方法
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법
KR970000228B1 (ko) * 1993-08-30 1997-01-06 현대전자산업 주식회사 디램 캐패시터의 제조방법
KR970000229B1 (ko) * 1993-08-30 1997-01-06 현대전자산업 주식회사 디램 캐패시터의 제조방법
US5543346A (en) * 1993-08-31 1996-08-06 Hyundai Electronics Industries Co., Ltd. Method of fabricating a dynamic random access memory stacked capacitor
KR960016486B1 (ko) 1993-08-31 1996-12-12 현대전자산업 주식회사 디램 캐패시터 및 그 제조방법
JP2555965B2 (ja) * 1993-12-13 1996-11-20 日本電気株式会社 半導体装置の製造方法
US5550076A (en) * 1995-09-11 1996-08-27 Vanguard International Semiconductor Corp. Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby
US5595928A (en) * 1995-09-18 1997-01-21 Vanguard International Semiconductor Corporation High density dynamic random access memory cell structure having a polysilicon pillar capacitor
JP2776331B2 (ja) * 1995-09-29 1998-07-16 日本電気株式会社 半導体装置およびその製造方法
US5643819A (en) * 1995-10-30 1997-07-01 Vanguard International Semiconductor Corporation Method of fabricating fork-shaped stacked capacitors for DRAM cells

Also Published As

Publication number Publication date
JPH0997879A (ja) 1997-04-08
EP0766314A1 (en) 1997-04-02
CN1078744C (zh) 2002-01-30
KR970018608A (ko) 1997-04-30
JP2776331B2 (ja) 1998-07-16
US5837594A (en) 1998-11-17
TW352468B (en) 1999-02-11
US5753949A (en) 1998-05-19

Similar Documents

Publication Publication Date Title
CN1078744C (zh) 含由导电极和托盘形导电层构成的电容电极的半导体器件
US5436186A (en) Process for fabricating a stacked capacitor
US5843820A (en) Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
CN1278384C (zh) 制造半导体器件的方法
US20060145247A1 (en) Trench transistor and method for producing it
US5460999A (en) Method for making fin-shaped stack capacitors on DRAM chips
CN1113610A (zh) 半导体存储器件及其制造方法
CN1098821A (zh) 高集成度半导体器件的制造方法
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1094251C (zh) 半导体存储器件
CN1320638C (zh) 半导体基板、形成于其中的半导体电路及其制造方法
TW426931B (en) Manufacturing method and structure of trench type capacitor having a cylindrical conductive plate
US6489646B1 (en) DRAM cells with buried trench capacitors
CN1218288A (zh) 半导体器件及其制造方法
US6821837B2 (en) Stack-film trench capacitor and method for manufacturing the same
US20090191686A1 (en) Method for Preparing Doped Polysilicon Conductor and Method for Preparing Trench Capacitor Structure Using the Same
US6376326B1 (en) Method of manufacturing DRAM capacitor
CN1165997C (zh) 具有至少一个电容的集成电路及其制造方法
CN113497006A (zh) 电容结构及其形成方法
CN100483689C (zh) 半导体存储器之电容器结构的制备方法
CN1157776C (zh) 形成双极与cmos兼容组件时形成电容器的方法及其装置
CN1207769C (zh) 具有沟槽电容的半导体的制造方法
CN1269206C (zh) 沟槽式电容器的结构及其制造方法
US20030113980A1 (en) Method for manufacturing and structure of semiconductor assembly with a shallow trench device region
CN115223989A (zh) 集成组合件及形成集成组合件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030530

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030530

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee