CN1154570A - 用改进的小型区抑制何短沟道的mos晶体管及其制造方法 - Google Patents

用改进的小型区抑制何短沟道的mos晶体管及其制造方法 Download PDF

Info

Publication number
CN1154570A
CN1154570A CN96112234A CN96112234A CN1154570A CN 1154570 A CN1154570 A CN 1154570A CN 96112234 A CN96112234 A CN 96112234A CN 96112234 A CN96112234 A CN 96112234A CN 1154570 A CN1154570 A CN 1154570A
Authority
CN
China
Prior art keywords
source
substrate
conduction type
silicon fiml
sidewall oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96112234A
Other languages
English (en)
Other versions
CN1096107C (zh
Inventor
益冈完明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1154570A publication Critical patent/CN1154570A/zh
Application granted granted Critical
Publication of CN1096107C publication Critical patent/CN1096107C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的方法是将第一导电型杂质注入同一导电型基片中，使在栅电极有侧壁氧化硅膜的MOS晶体管中邻近第二导电型的源/漏区内侧边沿的限定位置处形成小型区。形成步骤为，在侧壁氧化硅膜选择性限定下，在源/漏区上形成的半导体外延层具有面对侧壁氧化硅膜且线性倾斜至其底部的侧面。用此外延层和侧壁氧化硅膜作掩模，在和基片表面法线呈一倾斜角的方向，将第一导电型杂质注入基片中邻近源/漏区内侧边沿的限定位置处。

Description

用改进的小型区抑制短沟道的 MOS晶体管及其制造方法
本发明步及一种用改进的小型区抑制任何短沟道应的MOS场效应晶体管以及在MOS场效应晶体管中形成小型区的方法。
尽管目前已提出可能按大比例缩小场效应晶体管的要求，但这样的大比例缩小导致诸如MOS场效应晶体管的阈值电压下降和穿通等任一类的短沟道效应。为了抑制这些短沟道效应，提出了在源区或漏区与栅极下面的沟道区之间设置小型结构。这种小型结构例如由S.Ogura等在1982IEDM 82，pp.718-721标题为“A HALFMICRON MOSFET USING IMPLANTED LDD.”一文中所公开的。一种具有这种小型结构的常规MOS场效应晶体管如图1所示。小型区15设置成和源/漏扩散区14的内边沿部分接触以使小型区15位于栅极13的边沿部分下面并从源/漏扩散区14的表平面延伸到其底平面。用导电类型和基片相同但和源/漏扩散区14相反的杂质向小型区15掺杂，在小型区15中具有比基片更高的杂质浓度以防止空间电荷区从漏区14扩展到栅极13下面的沟道区，由此抑制短沟道效应。
在已有技术中，是按下述方法形成这种小型区的。
参照图2A，在p型基片16上有选择地形成栅氧化膜17和由多晶硅构成的栅电极18。将基片16进行离子注入以调整阈值电压。用栅电极18作掩模，将p型基片16进行离子注入使p型杂质有选择地注入到p型基片16的上层部区，由此有选择地形成p型掺杂扩散区20，它的杂质深度比p型基片16高。
参照图2B，在栅电极18的相对两侧有选择地形成侧壁氧化膜21，使侧壁氧化膜21和栅电极18一起用作进一步进行高剂量n型杂质22的离子注入的掩模以形成n+型扩散区，该扩散区延伸在除栅电极18和侧壁氧化膜21的下面以外的p型基片16的上层区内，而在侧壁氧化膜21的下面，则部分地和有选择地保留着p型掺杂扩散区20。然后将n+型扩散区进行热处理，导致n型杂质22扩散使n+型扩散区的内侧边沿部分到达栅电极18和侧壁氧化膜21的界面下面。由此，形成源/漏扩散区23，它们的内侧边沿部分位于栅电极18和侧壁氧化膜21的界面下面，同时形成和源/漏扩散区23的内侧边沿部分接触的p型掺杂小型区24。由于p型掺杂小型区24是由p型掺杂扩散区20部分形成的，所以p型掺杂小型区24具有比p型基片16更高的杂质浓度。p型掺杂小型区24从表平面垂直延到源/漏扩散区23的下层平面。
上述形成小型区的方法具有以下的缺点。根据上2方法，主要是在p型离子注入之后并在n型离子注入之前形成侧壁氧化膜。为了形成侧壁氧化膜，需要高温热处理，由此，如果是为CMOS半导体器件形成小型区，就需要增加掩模工艺。
为了省略这步增加的掩模工艺，提出在形成小型区的离子注入和形成源/漏扩散区的离子注入之前形成侧壁氧化膜。将参照图3A和3B描述这种制造方法。
参照图3A，在p型基片25上有选择地形成栅氧化膜26和由多晶硅构成的栅电极27。将基片25进行离子注入以调整阈值电压。在栅电极27的相对两侧有选择地形成侧壁氧化膜28使侧壁氧化膜28和栅电极27一起作为随后离子注入的掩模。
参照图3B，用侧壁氧化膜28和栅电极27一起作为掩模，将基片25同时进行p型杂质29的离子注入和n型杂质30的离子注入使p型和n型杂质有选择地注入到p型基片25的上层区。随后，将基片进行热处理，由此同时形成p型掺杂小型区31和n型杂质扩散区32。n型杂质扩散区32延伸在除栅电极27下面以外的基片上层区域内，它的内侧边沿位于栅电极27和侧壁氧化膜28的界面下面。p型掺杂小型区31延伸成和n型杂质扩散区32的内侧边沿部分及底部相接触使n型杂质扩散区32和p型基片25被p型掺杂小型区31分隔开。
上述方法具有可省略增加掩模工艺的优点，但有下述缺点。p型掺杂小型区31具有比基片25更高的杂质浓度，并且它不仅在n型杂质扩散区32的内侧边沿部分扩展且还在其底部扩展。因此，在p型掺杂小型区31和n型杂质扩散区32之间就形成了大的p-n结电容。
为了避免形成大的p-n结电容，提出即使n型杂质和p型杂质同时注入，p型掺杂小型区31不在n型杂质扩散区32的底部下面扩展。将参照图4A和4B说明这种形成小型区的方法。
参照图4A，在p型基片33上有选择地形成栅氧化膜34和由多晶硅构成的栅电极35。将基片33进行离子注入以调整阈值电压。在栅电极35的相对两侧有选择地形成侧壁氧化膜36，使侧壁氧化膜36和栅电极35一起作为随后离子注入的掩模。
参照图4B，用侧壁氧化膜36和栅电极35一起作为掩模，将P型基片33在其旋转时沿着一个倾斜方向进行p型杂质37的离子注入，使在基片33的上层形成p型区38。p型区38在侧壁氧化膜36的下面和栅电极35的边沿部分扩展。随后，还是用侧壁氧化膜36和栅电极35一起作掩模，将P型基片33沿基片表面的垂直方向进行n型杂质39的离子注入以形成源/漏扩散区40，此时p型小型区41被确定为和n型源/漏扩散区40的内侧边沿部分相接触的区域。
上述方法用倾斜离子注入形成这样的浅层小型区，它和导电类型与此小型区相反的源/漏扩散区的内侧边沿部分相接触。将倾斜离子注入形成的小型区进行热处理，它是为形成源/漏区所必需进行的。由此，小型区扩散延伸在源/漏区底部的下面。这导致源/漏区和小型区之间的p-n结面积增大。并进而导致源/漏区和小型区之间的p-n结电容增大。
上述问题大多数是由于在整个源/漏区进行离子注入而引起的。为了解决这个问题，要求有选择地仅将杂质注入到邻近源/漏区内侧边沿部分的基片上层区内。
要求研究出一种仅将杂质注入到邻近源/漏区的内侧边沿部分的基片上层区内的离子注入新方法。
因此，本发明的一项目的是提供一种仅将杂质注入到邻近源/漏区内侧边沿部分的基片上层区内的离子注入新方法，以此在MOS场效应晶体管中有选择地形成小型区。
本发明的另一目的是提供一种新方法，该方法通过选择性离子注入仅将杂质注入到MOS场效应晶体管中邻近源/漏区内侧边沿部分的基片上层区内，以此在邻近源/漏区内侧边沿部分的基片上层区内有选择地形成小型区。
本发明还有一项目的是提供一种在MOS场效应晶体管中形成具有小p-n结电容的小型区的新方法。
本发明的还有一项目的是提供一种新方法，该方法通过选择性离子注入仅将杂质注入到MOS场效应晶体管中邻近源/漏区内侧边沿部分的基片上层区内，以此在邻近源/漏区内侧边沿部分的基片上层区内有选择地形成小型区。
本发明的还有一项目的是提供一种在MOS场效应晶体管中形成具有小p-n结电容的小型区的新方法。
本发明的再一目的是提供一种新的小型区结构，它的形成是通过离子注入法将杂质注入邻近源/漏区内侧边沿部分的基片上层区内，由此在MOS场效应晶体本管中有选择地形成小型区。
本发明的再一目的是提供一种新的小型区结构，该结构是通过选择性离子注入将杂质注入到MOS场效应晶体管中邻近源/漏区内侧边沿部分的基片上层区内，由此在邻近源/漏区内侧边沿部分的基片上层区内有选择地形成的。
本发明的再一目的是在MOS场效应晶体管中提供一种具有小p-n结电容的新的小型区结构。
本发明的另一目的是提供一种具有新的小型区结构的MOS场效应晶体管，该结构的形成是通过离子注入法将杂质注入到邻近源/漏区内侧边沿部分的基片上层区内，由此有选择地忝小型区的。
本发明的再一目的是提供一种具有新的小型区结构的MOS场效应晶体管，该结构是通过选择性离子注入将杂质只注入到邻近源/漏区内侧边沿部分邻近的基片上层区内，由此在邻近源/漏区内侧边沿部分的基片上层区内有选择地形成的。
本发明的再一目的是提供一种具有小的MOS场效应晶体管p-n结电容的具有新的小型区结构的MOS场效应晶体管。
下面将说明本发明的上述及其他的目的、特性和优点。
为此，本发明提供一种离子注入方法，该方法将第一导电类型杂质注入到具有和第一导电类型相同导电类型的基片中，使得在栅电极有侧壁氧化硅膜的MOS场效应晶体管中，在邻近第二导电类型的源/漏区内侧边沿部分的的限定位置形成小型区。该方法包括下列步骤。在对侧壁氧化硅膜的氧化硅有高度选择性的条件下，在源/漏区上形成半导体外延层，使得半导体外延层具有面对侧壁氧化硅膜的侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。用具有侧面的半导体外延层和侧壁氧化硅膜作掩模，以和基片表面法线呈θ倾斜角的倾斜方向，将第一导电类型的杂质注入到基片中邻近源/漏区内侧边沿部分的限定位置处，其中角度θ满足方程θ≤θ1，这里θ1是侧面偏离基片表面法线的倾斜角，同时硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分以外的硅的选择生长层的厚度；Xj是源/漏扩散区的结深；Xj’是各个源/漏扩散区的顶部边沿部分与各个侧壁氧化硅膜的底部边沿之间的距离。
本发明还提供一种形成第一导电类型小型区的方法，该小型区在具有第一导电类型基片内，位于栅电极有侧壁氧化硅膜的MOS场效应晶体管中邻近第二导电类型源/漏区内边沿部分的邻近的限定位置处。该方法包括下列步骤。在对侧壁氧化硅膜的氧化硅有高选择性的条件下，源/漏区上形成半导体外延层，使得半导体外延层具有面对侧壁氧化硅膜侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。用具有侧面的半导体外延层和侧壁氧化硅膜作掩模，以和基片表面法线呈θ倾斜角的倾方向，将第一导电类型的杂质注入到基片中邻近源/漏区内侧部分的限定位置处，其中角度θ满足方程θ≤θ1，这里θ1是侧面偏离基片表面法线的倾斜角，同时硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分以外的硅的选择生长层厚度；Xj是源/漏擅扩散区的结深；Xj’是各个源/漏扩散区的顶部边沿部分与侧壁氧化硅膜的底部边沿之间的距离。
本发明还提供一种制造具有小型区的MOS场效应晶体管的方法，该小型区具有第一导电类型，它在第一导电类型的基片中，位于邻近第二导电类型的源/漏区内侧边沿部分的限定位置处。该方法包括下列步骤。在半导体基片上的栅氧化膜上形成栅电极。在栅电极的相对两侧形成侧壁硅氧化膜。用栅电极和侧壁氧化硅膜作掩模，在和基片表面垂直的方向，通过离子注入将第二导电类型的杂质注入基片形成源/漏扩散区。基片经受了源/漏扩散区的激活及第二导电类型杂质的扩散。在对侧壁氧化硅膜的氧化硅有高选择性的条件下，在源/漏区上形成半导体外延层，使得半导体外延层具有面对侧壁氧化硅膜的端面并且侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。用具有侧面的半导体外延层和侧壁氧化硅膜作掩模，以和基片表面法线呈θ倾斜角的倾斜方向，将第一导电类型的杂质注入到基片中邻近源/漏区内侧边沿部分的限定位置处，其中角度θ满足方程θ≤θ1，这里θ1是侧面偏离基片表面法线的倾斜角，同时硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分外的硅的选择生长层厚度；Xj是源/漏扩散区的结深；Xj’是各个源/漏扩散区的顶部边沿部分与各个侧壁氧化硅膜的底部边沿之间的距离。
本发明还提供包括下列元件的MOS场效应晶体管。在具有第一导电类型的基片上有选择地设置栅氧化膜。在栅氧化膜上设置的栅电极，有选择地形成栅电极相对两侧的侧壁氧化硅膜。有选择地设置在半导体基片的上层区内的第二导电类型的源/漏扩散区。设置在源/漏扩散区上的半导体外延层。半导体外延层具有面对侧壁氧化硅膜的侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。第一导电类型的小型区在基片中沿着源/漏区内侧边沿部分的限定位置伸展。小型区具有由一深度定位的底部，其中Xpocket＜Tepi＋Xj，这里Tepi是除侧面部分以外的半导体选择生长层的厚度；Xj是源/漏扩散区的p-n结深；Xpocket是小型区底平面的深度。
下面将参照附图详细说明本发明的优选实施例。
图1是用常规离子注入技术制造的具有小型区的MOS场效应晶体管的局部垂直剖面图。
图2A和2B是按常规制造方法的工艺流程缺制造的具有小型区的MOS场效应晶体管的局部垂直剖面图。
图3A和3B是按其他常规制造方法的工艺流程制造的具有小型区的MOS场效应晶体管的局部垂直剖面图。
图4A和4B是按其他常规制造方法的工艺流程制造的具有小型区的MOS场效应晶体管的局部垂直剖面图。
图5A到5F是按本发明一项优选实施例新制造方法的工艺流程制造的具有小型区的MOS场效应晶体管的局部垂直剖面图。
根据本发明，用化学气相淀积法，在对侧壁氧化硅膜的氧化硅有高度选择性的条件下，在源/漏区形成硅选择生长层。硅的选择生长层具有面对侧壁氧化硅膜的侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。可以用其他半导体的选择生长层代替硅的选择生长层。
然后，用硅的选择生长层和侧壁氧化硅膜作掩模，以和基片表面法线呈θ倾斜角的倾斜方向，按预定的离子注入能量和剂量，将和源/漏区相反导电类型的杂质的离子注入基片，由此仅将杂质注入到邻近源/漏区内侧边沿部分的局部限定区域。相对于基片表面法线倾斜的杂质离子注入方向的角度θ必须满足以下方程。
θ≤θ1，其中θ1是为了使杂质仅注入到邻近/漏区内侧边沿部分的位置而使硅的选择生长层的侧面偏离基片表面法线的倾斜角。
硅的选择生长层厚度满足以下方程。
Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分以外的硅的选择生长层厚度；Xj是源/漏扩散区的结深；Xj’是各个源/漏扩散区的顶部边沿部分与各个侧壁氧化硅膜的底部边沿之间的距离；θ是杂质离子注入的方向对基片表面法线的倾斜角。下面将说明为什么需要满足上述方程的关系。
首先，要求仅将杂质注入到邻近源/漏区内侧边沿部分的局部限定位置，使得小型区仅在邻近源/漏区内侧边沿部分的局部限定位置形成。为了满足这个要求，就需满足下面的方程。
Xpocket＞Xj’/tanθ，其中，θ是杂质离子注入的方向对基片表面法线的倾斜角；Xj’是各个源/漏扩散区的顶部边沿部分与各个侧壁氧化硅膜的底部边沿之间的距离；Xpocket是从器件表面杂质注入的平均深度。
为了仅将杂质有选择地注入到邻近源/漏区内侧边沿部分的局部限定位置，使得小型区仅在邻近源/漏区内侧边沿部分的局部限定位置形成，要求满足以下方程。
Xpocket＜Tepi＋Xj，其中Tepi是除侧面部分以外的硅的选择生长层厚度。
为了同时满足上述方程Xpocket＞Xj’/tanθ和Xpocket＜Tepi＋Xj，就要求满足以下方程。
Tepi＞(Xj’/tanθ)-Xj。
根据上述离子注入方法，有可能用具有侧面部分的硅的选择生长层和侧壁氧化硅膜作掩模仅在邻近源/漏区内侧边沿部分的局部限定位置形成小型区。这样就避免了在MOS场效应晶体管中源/漏区和小型区之间p-n结电容的增大。
为此，本发明提供一种离子注入方法，该方法将第一导电类型的杂质注入到同属第一导电类型的基片中，用以在栅电极及有侧壁氧化硅膜的MOS场效应晶体管中邻近第二导电类型的源/漏区内侧边沿部分的限定位置形成小型区。该方法包括下列步骤。在对侧壁氧化硅膜的氧化硅有高度选择性的条件下，在源/漏区上形成半导体外延层，使得半导体外延层具有面对侧壁氧化硅膜的侧面。此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。用具有侧面的半导体外延层和侧壁氧化硅膜作掩模，在和基片表面法线呈θ倾斜角的倾斜方向，将第一导电类型的杂质注入到基片中邻近源/漏区内侧边沿部分的限定位置，其中的角度θ满足方程θ≤θ1，这里θ1是侧面偏离基片表面法线的倾斜角，同时硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分以外的硅的选择生长层厚度；Xj是源/漏扩散区的结深；Xj’是各个源/漏扩散区的顶部边沿部分与各个侧壁氧化硅膜的底部边沿之间的距离。
本发明还提供一种形成第一导电类型小型区的方法，该小型区在第一导电类型基片中，位于栅电极有侧壁氧化硅膜的MOS场效应晶体管内邻近第二导电类型的源/漏区内侧边沿部分的限定位置处。该方法包括下列步骤。在对侧壁氧化硅膜的氧化硅有高度选择性的条件下，在源/漏区上形成半导体外延层，使得半导体外延层具有面对侧壁氧化硅膜的侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。用具有侧面的半导体外延层和侧壁氧化硅膜作掩模，在和基片表面法线呈θ倾斜角的倾斜方向，将第一导电类型的杂质注入到基片中邻近源/漏区内侧边沿部分的限定位置，其中角度θ满足方程θ≤θ1，这里θ1是侧面偏离基片表面法线的倾斜角，同时硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分外的硅的选择生长层厚度；Xj是源/漏扩散区的结深；Xj’是各个源/漏扩散区的顶部边沿部分与各个侧壁氧化硅膜的底部边沿之间的距离。
本发明还提供一种制造具有第一导电类型的小型区的MOS场效应晶体管的方法，该小型区在第一导电类型的基片中位于邻近第二导电类型的源/漏区内侧边沿部分的限定位置处。该方法包括下列步骤。在半导体基片上的栅氧化膜上形成栅电极。在栅电极的相对两侧形成侧壁硅氧化膜。用栅电极和侧壁氧化硅膜作掩模，沿着垂直基片表面的方向，将第二导电类型的杂质离子注入基片内形成源/漏扩散区。基片经受了源/漏扩散区的激活及第二导电类型杂质的扩散。在对侧壁氧化硅膜的氧化硅有高度选择性的条件下，在源/漏区上形成半导体外延层，使得半导体外延层具有面对侧壁氧化硅膜的侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。用具有侧面的半导体外延层和侧壁氧化硅膜作掩模，在和基片表面法线呈θ倾斜角的倾斜方向，将第一导电类型的杂质注入到基片中邻近源/漏区内侧边沿部分的限定位置处，其中角度θ满足方程θ≤θ1，这里θ1是侧面偏离基片表面法线的倾斜角，同时硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分以外的硅的选择生长层厚度；Xj是源/漏扩散区的结深；Xj’是各个源/漏扩散区的顶部边沿部分与各个侧壁氧化硅膜的底部边沿之间的距离。
本发明还提供包括下列元件的MOS场效应晶体管。在具有第一导电类型的基片上有选择地设置的栅氧化膜。在栅氧化膜上设置的栅电极。有选择地形成在栅电极相对两侧的侧壁氧化硅膜。有选择地设置在半导体基片的上层区内的第二导电类型的源/漏扩散区。设置在源/漏扩散区上的半导体外延层。半导体外延层具有面对侧壁氧化硅膜的侧面，此侧面几乎线性地倾斜到侧壁氧化硅膜的底部。第一导电类型的小型区在基片中沿着源/漏区的内侧边沿部分的限定位置伸展。小型区具有由一深度定位的底部，其中Xpocket＜Tepi＋Xj，这里Tepi是除侧面部分以外的半导体选择生长层的厚度；Xj是源/漏扩散区的p-n结深；Xpocket是小型区底平面的深度。
下面将参照图5A至5F详细说明本发明的优选实施例，该实施例提供了制造具有改进的小型区结构的MOS场效应晶体的新的制造方法。
参照图5A，用硅的局部氧化法在p型(100)硅基片1表面上有选择地形成场氧化膜2。将硅基片1进行B+离子注入以调整阈值电压。用硅的热氧化法在硅基片1表面形成5纳米厚的栅氧化膜3。在栅氧化膜3上淀积150纳米厚的多晶硅膜。然后，通过光刻和各向异性腐蚀将栅氧化膜3和多晶硅膜作成图形以形成多晶硅栅电极4。
参照图5B，用化学气相淀积法在整个基片1的表面淀积60纳米厚的氧化硅膜。然后将氧化硅膜进行各向异性腐蚀，由此在栅电极4的相对两侧形成氧化硅侧壁5。用栅电极4和氧化硅侧壁5作掩模，沿着和基片1表面完全垂直的方向，以30KeV的能量和3×1015cm-2的剂量，将基片1进行As+杂质6的离子注入。即沿着和基片1表面法线成0度角的倾斜方向进行离子注入，由此形成源/漏区7。然后，将基片在1000℃的氮气氛中进行热处理以激活源/漏区7。由此，As+杂质6的扩散使源/漏区7的边沿部分延伸到侧壁氧化硅膜5的下面。用氢氟酸去掉源/漏区7表面形成的自生的氧化硅膜。
参照图5C，用化学气相淀积法，在对侧壁氧化硅膜5的氧化硅有高度选择性的条件下，在源/漏区7上形成硅的选择生长层8。硅的选择生长层8具有面对侧壁氧化硅5的侧面9，其中硅的选择生长层8的侧面9几科线性地倾斜到侧壁氧化硅膜5的底部。硅的选择生长层8的厚度为50纳米。可以用其他半导体选择生长层代替这种硅的选择生长层8。
参照图5D，用硅的选择生长层8和侧壁氧化硅膜5作掩模，沿着和表面法线40度角的倾斜方向，以30KeV的注入能量和3×1013cm-2的注入剂量，将基片1进行BF2 +杂质10的离子注入，其中的基片1是处于旋转状态，由此将BF2 +杂质10仅注入到邻近源/漏区7内侧边沿部分的局部限定区。
参照图5E，BF2 +杂质10的离子注入方向和基片1表面法线所构成的倾斜角θ必须满足以下方程。
θ≤θ1，其中θ1是为使BF2 +杂质10仅注入到邻近源/漏区7内侧边沿部分的位置而使硅的选择生长层8的侧面9对基片1表面法线的倾斜角。
参照图5F，硅的选择生长层8的厚度Tepi满足以下方程。
Tepi＞(Xj’/tanθ)-Xj，其中Tepi是除侧面部分9以外的硅的选择生长层8的厚度，Xj是源/漏扩散区7的结深，Xj’是各个源/漏扩散区7的顶部边沿部分与各个侧壁氧化硅膜5的底部边沿之间的距离，θ是基片1表面法线和BF2 +杂质10的离子注入方向所构成的倾斜角。下面将说明为什么需要满足上述方程的关系。
要求又将BF2 +杂质10注入到邻近源/漏区7内侧边沿部分的局部限定位置，使小型区11仅在邻近源/漏区7内侧边沿部分的局部限定位置形成。为了满足这个要求，就需满足以下方程。
Xpocket＞Xj’/tanθ，其中，角度θ是基片表面法线和BF2 +杂质10注入方向所构成的倾斜角，Xj’是各个源/漏扩散区7的顶部边沿部分与各个侧壁氧化硅膜5的底边沿之间的距离；Xpocket是从器件表面注入BF2 +杂质10的平均深度。
为了仅将BF2 +杂质10有选择地注入到邻近源/漏区7内侧边沿部分的局部限定位置，使小型区11仅在邻近源/漏区7内侧边沿部分的局部限定位置形成，就要求满足以下方程。
Xpocket＜Tepi＋Xj，其中Tepi是除侧面部分9以外硅的选择生长层8的厚度。
为了同时满足上述两个方程Xpocket＞Xj’/tanθ和Xpocket＜Tepi+Xj，就要求满足以下方程。
Tepi＞Xj’/tanθ)-Xj。
完成上述BF2 +杂质10的离子注入形成小型区11之后，在1000℃氮气氛中将基片热处理10秒钟。
根据上述方法，用具有侧面部分9的硅的选择生长层8和侧壁氧化硅膜作掩模，可以仅在邻近源/漏区7内边沿部分的局部限定位置形成小型区11。这避免了在MOS晶体管中源/漏区和小型区之间的p-n结电容增大。

Claims (10)

1.一种离子注入方法，它将第一导电类型的杂质注入到同属所说第一导电类型的基片中，使得在栅电极有侧壁氧化硅膜的MOS场效应晶体管中邻近第二导电类型的源/漏区内侧边沿部分的限定位置形成小型区，所说的方法其特征在于，它包括下列步骤：
在对所说侧壁氧化硅膜的氧化硅有高度选择性的条件下，在所说源/漏区上形成半导体外延层，使得所说半导体外延层具有面对所说侧壁氧化硅膜的侧面，所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部；以及
用具有所说侧面的所说半导体外延层和所说侧壁氧化硅膜作掩模，在和所说基片表面法线呈θ倾斜角的倾斜方向，将所说第一导电类型的杂质注入到所说基片中邻近所说源/漏的内侧边沿部分的限定位置，
其中所说角度θ满足方程θ≤θ1，这里θ1是所说侧面偏离所说基片表面法线的倾斜角，以及
其中所说硅的选择生长层厚度满足方程Tepi＞Xj’/tanθ)-Xj，其中的Tepi是除所说侧面部分以外的所说硅的选择生长层厚度；Xj是所说源/漏扩散区的结深；Xj’是所说各个源/漏扩散区的顶部边沿部分与所说各个侧壁氧化硅膜的底部边沿之间的距离。
2.如权利要求1所说的方法，其特征为：其中所说θ角为40度。
3.如权利要求1所说的方法，其特征为：其中所说第一导电类型的杂质是在所说基片旋转时注入的。
4.一种形成第一导电类型小型区的方法，所说的小型区在所说第一导电类型基片中，在栅电极有侧壁氧化硅膜的MOS场效应晶体管中邻近第二导电类型的源/漏区内侧边沿部分的限定位置处，所说方法的特征在于，它包括下列步骤：
在对所说侧壁氧化硅膜的氧化硅有高度选择性的条件下，在所说源/漏区上形成半导体外延层，使得所说半导体外延层具有面对所说侧壁氧化硅膜的侧面，所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部；以及
用具有所说侧面的所说半导体外延层和所说侧壁氧化硅膜作掩模，在和所说基片表面法线呈θ倾斜角的斜方向，将所说第一导电类型的杂质注入到所说基片中邻近所说源/漏区内侧边沿部分的限定位置，
其中所说角度θ满足方程θ≤θ1，这里θ1是所说侧面偏离所说基片表面法线的倾斜角，以及
其中所说硅的选择生长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中的Tepi是除所说侧面部分以外的所说硅的选择生长层厚度；Xj是所说源/漏扩散区的结深；Xj’是所说各个源/漏扩散区的顶部边沿部分与所说各个侧壁氧化硅膜的底部边沿之间的距离。
5.如权利要求4所说的方法，其特征为：其中所说θ角为40度。
6.如权利要求4所说的方法，其特征为：其中所说第一导电类型的杂质是在所说基片旋转时注入的。
7.一种制造具有第一导电类型小型区的MOS场效应晶体管的方法，所说的小型区在所说第一导电类型基片中邻近第二导电类型的源/漏区内侧边沿部分的限定位置处，所说方法的特征在于，它包括下列步骤：
在半导体基片上的栅氧化膜上形成栅电极；
在所说栅电极的相对两侧形成侧壁硅氧化膜；
用所说栅电极和所说侧壁氧化硅膜作掩模，沿着所说垂直基片表面的方向，将所说第二导电类型的杂质离子注入所说基片内形成源/漏扩散区；
将所  说基片进行所说源/漏扩散区的激活及所说第二导电类型杂质的扩散；
在对所说侧壁氧化硅膜的氧化硅有高度选择的条件下，在所说源/漏区上形成半导体外延层，使得所说半导体外延层具有面对所说侧壁氧化硅膜的侧面，所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部；以及
用具有所说侧面的所说半导体外延层和所说侧壁氧化硅膜作掩模，在和所说基片表面法线呈θ倾斜角的倾斜方向，将所说第一导电类型的杂质注入到所说基片中邻近所说源/漏区内侧边沿部分的限定位置，
其中所说角度θ满足方程θ≤θ1，这里θ1是所说侧面偏离所说基片表面法线的倾斜角，以及
其中所说硅的选择长层厚度满足方程Tepi＞(Xj’/tanθ)-Xj，其中的Tepi是除所说侧面部分以外的所说硅的选择生长层厚度；Xj是所说源/漏扩散区的结深；Xj’是所说各个源/漏扩散区的顶部边沿部分与所说各个侧壁氧化硅膜的底部边沿之间的距离。
8.如权利要求7所说的方法，其特征为：其中所说θ角为40度。
9.如权利要求7所说的方法，其特征为：其中所说第一导电类型的杂质是在所说基片旋转时注入的。
10.一种MOS场效应晶体管，其特征在于，它包括：
第一导电类型的半导体基片；
有选择地在所说半导体基片上设置的栅氧化膜；
在所说栅氧化膜上设置的栅电极；
有选择地形成在所说栅电极相对两侧的侧壁氧化硅膜；
有选择地在所说半导体基片的上层区内设置的第二导电类型的源/漏扩散区；
在所说源/漏扩散区上设置的半导体外延层，所说半导体外延层具有面对所说侧壁氧化硅膜的侧面，所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部；以及
所说第一导电类型的小型区，在所说基片中沿着所说源/漏区的内侧边沿部分的限定位置伸展，所说小型区具有由一深度定位的底部，
其中Xpocket＜Tepi＋Xj，这里Tepi是除所说侧面部分以外的所说半导体选择生长层的厚度；Xj是所说源漏扩散区的p-n结深；Xpocket是所说小型区底平面的深度。
CN96112234A 1995-07-28 1996-07-28 用改进的小型区抑制短沟道的mos晶体管及其制造方法 Expired - Fee Related CN1096107C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP193347/95 1995-07-28
JP7193347A JP2735041B2 (ja) 1995-07-28 1995-07-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1154570A true CN1154570A (zh) 1997-07-16
CN1096107C CN1096107C (zh) 2002-12-11

Family

ID=16306395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96112234A Expired - Fee Related CN1096107C (zh) 1995-07-28 1996-07-28 用改进的小型区抑制短沟道的mos晶体管及其制造方法

Country Status (5)

Country Link
US (1) US5733792A (zh)
EP (1) EP0756317A3 (zh)
JP (1) JP2735041B2 (zh)
KR (1) KR100215163B1 (zh)
CN (1) CN1096107C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423198C (zh) * 2001-11-22 2008-10-01 韩国电子通信研究院 具有浅源极/漏极结区的mos晶体管的制造方法
CN101202226B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法
CN109920844A (zh) * 2019-03-26 2019-06-21 电子科技大学 一种绝缘栅型压电场效应晶体管

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2660451B2 (ja) * 1990-11-19 1997-10-08 三菱電機株式会社 半導体装置およびその製造方法
JP2925008B2 (ja) * 1997-01-30 1999-07-26 日本電気株式会社 半導体装置の製造方法
KR100260044B1 (ko) * 1997-11-25 2000-07-01 윤종용 고속/고성능 모스 트랜지스터 및 그 제조방법
JP2967477B2 (ja) * 1997-11-26 1999-10-25 日本電気株式会社 半導体装置の製造方法
US6306712B1 (en) * 1997-12-05 2001-10-23 Texas Instruments Incorporated Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
US6190977B1 (en) * 1999-04-30 2001-02-20 Texas Instruments - Acer Incorporated Method for forming MOSFET with an elevated source/drain
US6218250B1 (en) * 1999-06-02 2001-04-17 Advanced Micro Devices, Inc. Method and apparatus for minimizing parasitic resistance of semiconductor devices
US6153534A (en) * 1999-07-27 2000-11-28 Advanced Micro Devices, Inc. Method for fabricating a dual material gate of a short channel field effect transistor
TW469648B (en) * 1999-09-07 2001-12-21 Sharp Kk Semiconductor device and its manufacture method
US6248637B1 (en) * 1999-09-24 2001-06-19 Advanced Micro Devices, Inc. Process for manufacturing MOS Transistors having elevated source and drain regions
US6350656B1 (en) * 2000-01-31 2002-02-26 United Microelectronics Corp. SEG combined with tilt side implant process
US6524920B1 (en) 2001-02-09 2003-02-25 Advanced Micro Devices, Inc. Low temperature process for a transistor with elevated source and drain
US6787424B1 (en) 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6756277B1 (en) 2001-02-09 2004-06-29 Advanced Micro Devices, Inc. Replacement gate process for transistors having elevated source and drain regions
US6746926B1 (en) * 2001-04-27 2004-06-08 Advanced Micro Devices, Inc. MOS transistor with highly localized super halo implant
US6518135B1 (en) * 2001-09-24 2003-02-11 Integrated Device Technology, Inc. Method for forming localized halo implant regions
JP4628644B2 (ja) * 2001-10-04 2011-02-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100468785B1 (ko) * 2003-02-19 2005-01-29 삼성전자주식회사 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
JP2007165541A (ja) * 2005-12-13 2007-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7582516B2 (en) * 2006-06-06 2009-09-01 International Business Machines Corporation CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy
JP2011119640A (ja) * 2009-11-06 2011-06-16 Renesas Electronics Corp 半導体装置およびその製造方法
CN101794712A (zh) * 2010-01-28 2010-08-04 中国科学院上海微系统与信息技术研究所 大角度离子注入抑制soi mos器件浮体效应的方法
KR101714003B1 (ko) * 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
US11961909B2 (en) 2022-03-03 2024-04-16 Renesas Electronics Corporation Semiconductor device including a MISFET and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377899A (en) * 1979-11-19 1983-03-29 Sumitomo Electric Industries, Ltd. Method of manufacturing Schottky field-effect transistors utilizing shadow masking
JPH02305444A (ja) * 1989-05-19 1990-12-19 Fujitsu Ltd 半導体装置の製造方法
US5158901A (en) * 1991-09-30 1992-10-27 Motorola, Inc. Field effect transistor having control and current electrodes positioned at a planar elevated surface and method of formation
US5444007A (en) * 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423198C (zh) * 2001-11-22 2008-10-01 韩国电子通信研究院 具有浅源极/漏极结区的mos晶体管的制造方法
CN101202226B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法
CN109920844A (zh) * 2019-03-26 2019-06-21 电子科技大学 一种绝缘栅型压电场效应晶体管

Also Published As

Publication number Publication date
EP0756317A2 (en) 1997-01-29
KR970008652A (ko) 1997-02-24
CN1096107C (zh) 2002-12-11
JPH0945906A (ja) 1997-02-14
JP2735041B2 (ja) 1998-04-02
EP0756317A3 (en) 1998-01-14
US5733792A (en) 1998-03-31
KR100215163B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN100338778C (zh) 场效应晶体管及其制造方法
CN1191637C (zh) 金属氧化物半导体场效应管半导体器件及其制造方法
US6501129B2 (en) Semiconductor device
CN100444385C (zh) 半导体器件及制造其的方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1290203C (zh) 半导体器件的结构及其制造方法
CN1225796C (zh) 双载子晶体管及其制造方法
CN101065847A (zh) 碳化硅mos场效应晶体管以及其制造方法
CN1599045A (zh) 具有横向漂移区掺杂剂分布的dmos晶体管的制造方法
CN1815739A (zh) 半导体器件及其制作方法
CN1206712C (zh) 半导体装置的制造方法
CN1681103A (zh) 形成有掩埋氧化物图形的半导体器件的方法及其相关器件
CN101471291B (zh) 半导体器件及其制造方法
CN1658400A (zh) 半导体装置及其制造方法
US20160329418A1 (en) Bidirectional Bipolar Transistors with Two-Surface Cellular Geometries
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1873921A (zh) 半导体元件制造方法及电容器的制造方法
KR960019776A (ko) 반도체장치 및 그 제조방법
CN116779446A (zh) 屏蔽栅mos器件及其制造方法
CN1094658C (zh) 功率半导体器件及其制造方法
CN1112292A (zh) 半导体器件及其制造方法
CN1684272A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030620

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030620

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee