CN114899174A - 电子装置及其制作方法 - Google Patents

电子装置及其制作方法 Download PDF

Info

Publication number
CN114899174A
CN114899174A CN202111609878.1A CN202111609878A CN114899174A CN 114899174 A CN114899174 A CN 114899174A CN 202111609878 A CN202111609878 A CN 202111609878A CN 114899174 A CN114899174 A CN 114899174A
Authority
CN
China
Prior art keywords
substrate
conductive line
bonding pad
auxiliary bonding
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111609878.1A
Other languages
English (en)
Inventor
保坂修平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Publication of CN114899174A publication Critical patent/CN114899174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

本揭露提供一种电子装置的制作方法，包括以下步骤。提供第一基板。第一基板具有顶表面与侧表面。形成第一导线于第一基板的顶表面上。形成辅助接合垫于第一基板的顶表面上，以使辅助接合垫接触第一导线。形成第二导线于第一基板的侧表面上，以使第二导线接触辅助接合垫。第二导线与辅助接合垫包含至少一相同材料。本揭露实施例的电子装置的制作方法可减少接触电阻，进而可确保电子装置中的各种维度(dimensions)的表面之间的电性传输的效果。

Description

电子装置及其制作方法
技术领域
本揭露涉及一种电子装置及其制作方法，尤其涉及一种可减少接触电阻的电子装置及其制作方法。
背景技术
电子产品已成为现代社会不可或缺的一部分。随着电子产品的快速发展，电子产品中使用的某些技术(例如连接技术)也在不断改进。如何提高电子装置的效率已经成为一个持续改进的项目。
发明内容
本揭露提供一种电子装置及其制作方法，其具有可确保电子装置中的各种维度(dimensions)的表面之间的电性传输的效果。
根据本揭露的实施例，电子装置的制作方法，包括以下步骤。提供第一基板。第一基板具有顶表面与侧表面。形成第一导线于第一基板的顶表面上。形成辅助接合垫于第一基板的顶表面上，以使辅助接合垫接触第一导线。形成第二导线于第一基板的侧表面上，以使第二导线接触辅助接合垫。第二导线与辅助接合垫包含至少一相同材料。
根据本揭露的实施例，电子装置包括第一基板、第一导线、辅助接合垫以及第二导线。第一基板具有顶表面与侧表面。第一导线设置于第一基板的顶表面上。辅助接合垫设置于第一基板的顶表面上，且接触第一导线。第二导线设置于第一基板的侧表面上，且接触辅助接合垫。第二导线与辅助接合垫包含至少一相同材料。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1为本揭露一实施例的电子装置的上视示意图；
图2A至图2C为图1的电子装置的制作方法的剖面示意图；
图2D为本揭露另一实施例的电子装置的的剖面示意图；
图3A为图1的电子装置沿剖面线B-B’的侧面示意图；
图3B为图1的电子装置的边缘区的上视示意图；
图4为本揭露另一实施例的电子装置的剖面示意图；
图5为本揭露另一实施例的电子装置的剖面示意图；
图6为本揭露另一实施例的电子装置的剖面示意图；
图7A为本揭露另一实施例的电子装置的剖面示意图；
图7B为本揭露另一实施例的电子装置的立体示意图；
图8A为本揭露另一实施例的电子装置的立体示意图；
图8B为图8A的电子装置沿剖面线C-C’的剖面示意图；
图9为本揭露另一实施例的电子装置的上视示意图；
图10为本揭露另一实施例的电子装置的上视示意图；
图11为本揭露另一实施例的电子装置的上视示意图；
图12为本揭露另一实施例的电子装置的上视示意图。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定组件并非依照实际比例绘图。此外，图中各组件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。
在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。
应了解到，当组件或膜层被称为在另一个组件或膜层“上”或“连接到”另一个组件或膜层时，它可以直接在此另一组件或膜层上或直接连接到此另一组件或层，或者两者之间存在有插入的组件或膜层(非直接情况)。相反地，当组件被称为“直接”在另一个组件或膜层“上”或“直接连接到”另一个组件或膜层时，两者之间不存在有插入的组件或膜层。
虽然术语“第一”、“第二”、“第三”…可用以描述多种组成组件，但组成组件并不以此术语为限。此术语仅用于区别说明书内单一组成组件与其他组成组件。权利要求中可不使用相同术语，而依照权利要求中组件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成组件在权利要求中可能为第二组成组件。
于文中，“约”、“大约”、“实质上”、“大致上”的用语通常表示在一给定值或范围的10％内、或5％内、或3％之内、或2％之内、或1％之内、或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”、“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。此外，用语“范围为第一数值至第二数值”、“范围介于第一数值至第二数值之间”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。
在本揭露的一些实施例中，长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面影像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接之用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。
本揭露的电子装置可包括显示设备、背光装置、天线装置、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示设备可为非自发光型显示设备或自发光型显示设备。天线装置可为液晶型态的天线装置或非液晶型态的天线装置，感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。电子组件可包括被动组件与主动组件，例如电容、电阻、电感、二极管、晶体管等。二极管可包括发光二极管或光电二极管。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED)，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述之任意排列组合，但不以此为限。下文将以显示设备做为电子装置或拼接装置以说明本揭露内容，但本揭露不以此为限。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
图1为本揭露一实施例的电子装置的上视示意图。图2A至图2C为图1的电子装置的制作方法的剖面示意图。图2C为图1的电子装置沿剖面线A-A’的剖面示意图。图2D为本揭露另一实施例的电子装置的的剖面示意图。图3A为图1的电子装置沿剖面线B-B’的侧面示意图。图3B为图1的电子装置的边缘区(edge region)的上视示意图。为了附图清楚及方便说明，图1省略示出了若干组件。
请先同时参照图1与图2C，本实施例的电子装置100包括第一基板110、线路层120、第一导线130、辅助接合垫140、第二导线150以及第二基板160。第一基板110具有顶表面111、底表面112以及以不同于顶表面111和/或底表面112的维度(dimension)而延伸的侧表面113。顶表面111与底表面112彼此相对，且侧表面113连接顶表面111与底表面112。请参照图3B，多个第一导线130设置于第一基板110的顶表面111上。为了说明的简单，以下将以单一个第一导线130来进行描述。此外，请参照图2C，第二基板160具有顶面161、底面162以及以不同于顶面161和/或底面162的维度而延伸的侧面163。顶面161与底面162彼此相对，且侧面163连接顶面161与底面162。如图2C所示，第一基板110的顶表面111面向第二基板160的顶面161。
在本实施例中，电子装置100例如是无边框或窄边框的显示设备，但不以此为限。电子装置100包括第一侧边101、第二侧边102、第三侧边103以及第四侧边104。第一侧边101与第三侧边103彼此相对，第二侧边102与第四侧边104彼此相对。第二侧边102连接第一侧边101与第三侧边103。电子装置100包括面板区114。面板区114具有第一区1141与第二区1142。第一区1141可以是用于显示的区域。第二区1142可邻近于第一区1141而设置。在一些实施例中，第二区1142可设置在第一区1141的周围，如图1所示，但不以此为限。面板区114可包括侧边区114S。侧边区114S可重叠于电子装置100的至少一侧边。举例来说，如图1所示，侧边区114重叠第一侧边101。在一些实施例中，侧边区114S中的导线可以为特殊的设计，以下将作进一步说明。
图2C为图1中电子装置100的部分的侧边区114S沿剖面线A-A’的剖面示意图。请参照图1与图2C，设计侧边区114S的导线，其中所述导线可包括第一导线130、辅助接合垫140以及第二导线150。侧边区114S的导线可电性连接至设置在第一区1141的线路层120。具体来说，设置在第一区1141(显示区)的线路层120可以是显示像素电路(display pixelcircuit)、显示驱动电路(display driving circuit)、电源单元(power unit)、公共电路(common circuit)、触控感测电路(touch sensing circuit)、旁路导线(by-passwiring)、静电放电防护系统(electrostatic discharge protection system)或其组合，但不以此为限。第一导线130可以为电性连接至线路层120的接垫，且第一导线130的至少一部分设置于线路层120与电子装置的其中一侧之间。举例来说，请参照图2C，第一导线130的至少一部分设置在线路层120与第二导线150之间。
为了方便说明，图1仅示出单一个侧边区114S，且在侧边区114S的导线包括如上述的第一导线130、辅助接合垫140以及第二导线150。在一些实施例中，电子设备100可以包括一个以上的侧边区114S。举例来说，虽然图1未示出，但是电子装置100可以包括位于第二侧边102的另一侧边区、位于第三侧边103的另一侧边区和/或位于第四侧边104的另一侧边区。所述另一侧边区可采用与上述相似或相同的设计，即所述另一侧边区也可包括第一导线130、辅助接合垫140以及第二导线150，至于相关的描述将不再赘述。
请参照图2C，线路层120、第一导线130以及辅助接合垫140设置于第一基板110的顶表面111上。线路层120电性连接第一导线130。辅助接合垫140连接并接触第一导线130。第二导线150设置于第一基板110的侧表面113上，且可称为侧边线路(side wiring)。此外，第二导线150连接并接触辅助接合垫140，且第二导线150可通过辅助接合垫140电性连接至第一导线130。在本实施例中，第二导线150与辅助接合垫140包含至少一相同材料。所述相同材料例如是包括银、银合金、金、金合金、铜、铜合金、石墨烯、碳纳米管或其组合。在本实施例中，由于第二导线150与辅助接合垫140包含至少一相同材料，因而可减少第二导线150与辅助接合垫140之间的接触电阻。
在一些实施例中，如图2C所示，辅助接合垫140可以设置在第一导线130上。或者，在一些实施例中，如图2D所示，第一导线130可以设置在辅助接合垫140上。
在一些实施例中，第一区1141可以是用于显示的区域。此外，影像仍可显示在第二区1142中。也就是说，在一些实施例中，第二区1142还可以包括用于显示的区域。电子装置100可以在用于显示的区域中包括显示组件(未示出)。所述显示组件可以为液晶、microLED、mini LED或有机发光二极管或其组合，但不以此为限。
在本实施例中，请同时参照图1与图2C，方向X、方向Y以及方向Z为不同的方向。方向X与方向Y可以定义出平行于第一基板110的顶表面111的平面。举例来说，方向X大致上例如是剖面线B-B’的延伸方向，方向Y大致上例如是剖面线A-A’的延伸方向，方向Z大致上例如是基板110的法线方向。其中，方向Y与方向Z可分别垂直于方向X，且方向Y可垂直于方向Z，但不以此为限。
接着，请参照图1以及图2A至图2C，以下将针对本实施例的电子装置100的第二区1142的制作方法进行说明。
请同时参照图1与图2A，提供第一基板110，并于第一基板110的第二区1142形成线路层120与第一导线130于基板110的顶表面111上。具体来说，先形成线路层120于第一基板110的顶表面111上，以使线路层120可电性连接至第一区1141内的电路(未示出)。
接着，形成第一导线130于第一基板110的顶表面111上，以使第一导线130电性连接至线路层120。在一些实施例中，第一导线130包括上表面131与侧表面132。上表面131为第一导线130远离第一基板110的表面，侧表面132为第一导线130远离第一区1141的侧表面。第一导线130的侧表面132可切齐第一基板110的侧表面113。在本实施例中，形成线路层120(或第一导线130)的步骤例如是先通过溅镀(Sputtering)、蒸镀(Evaporation)、化学沉积(chemical deposition)或物理沉积(physical deposition)的方法形成金属材料层(未示出)于基板110的顶表面111上，接着，再以黄光制程(photolithography)的方法对金属材料层进行图案化，以使图案化后的金属材料层可形成线路层120(或第一导线130)，但不以此为限。线路层120与第一导线130可以由不同的导电层(例如是金属材料层)形成，但本揭露不以此为限。在一些实施例中，线路层与第一导线可以由相同的金属材料层形成，且两者彼此可以一体成型。
在本实施例中，第一导线130的厚度T1可以在0.01微米(μm)至100微米的范围内，或是在1微米至50微米的范围内，例如是约10微米，但不以此为限。其中，厚度T1例如是第一导线130沿着基板110的法线方向(即方向Z)进行测量到的最大厚度。在本实施例中，线路层120的材料与第一导线130的材料可包括铜、铜合金、铝、铝合金、钼、钼合金、钛、钛合金、氧化铟锡(indium tin oxides，ITO)或其组合，但不以此为限。在本实施例中，第一基板110可包括硬性基板、软性基板或其组合。举例来说，第一基板110的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、其他合适的基板材料、或前述的组合，但不以此为限。
然后，请参照图2B，形成辅助接合垫140于第一基板110的顶表面111上，以使辅助接合垫140可接触第一导线130。具体来说，形成辅助接合垫140于第一导线130的上表面131上，以使辅助接合垫140可接触并连接至第一导线130，并使辅助接合垫140可通过第一导线130电性连接至线路层120。在本实施例中，辅助接合垫140与第一基板110可分别位于第一导线130的相对两侧。辅助接合垫140可覆盖第一导线130的部分的上表面131，但不以此为限。在一些实施例中，辅助接合垫可覆盖第一导线的全部的上表面(未示出)。
在本实施例中，辅助接合垫140包括上表面141与侧表面142。上表面141为辅助接合垫140远离第一基板110的表面。侧表面142为辅助接合垫140远离第一区1141的侧表面，且侧表面142可切齐第一基板110的侧表面113。在本实施例中，形成辅助接合垫140的步骤例如是先通过溅镀、蒸镀、化学沉积或物理沉积的方法形成导电层(未示出)于第一导线130远离第一基板110的表面上，接着，再以黄光制程的方法使所述导电层图案化成辅助接合垫140，但不以此为限。
在本实施例中，辅助接合垫140的厚度T2可以在0.01微米至100微米的范围内，或是在1微米至50微米的范围内，例如是小于或等于10微米，但不以此为限。其中，厚度T2例如是辅助接合垫140沿着第一基板110的法线方向(即方向Z)进行测量到的最大厚度。在本实施例中，辅助接合垫140与第一导线130是通过不同的材料所形成。辅助接合垫140的材料可包括银、银合金、金、金合金、铜、铜合金、石墨烯、碳纳米管或其组合。辅助接合垫140的材料也可包括其他合适的导电材料，但不以此为限。
然后，请参照图2C，通过框胶(sealant)(未示出)将第一基板110与第二基板160组装在一起，并形成第二导线150于第一基板110的侧表面113上，以使第二导线150可以接触辅助接合垫140。具体来说，不同于图2C的剖面图，图3B的上视图显示了多个线路层120、多个第一导线130以及多个辅助接合垫140。请参照图3A与图3B，先形成框胶于第一基板110上，以使第二基板160可通过框胶设置于第一基板110上，并使线路层120、第一导线130、辅助接合垫140以及框胶可位于第二基板160与第一基板110之间。接着，形成第二导线150于第一基板110的侧表面113上以及第二基板160的侧表面161上，以使第二导线150可从第一基板110的侧表面113延伸至第二基板160的侧面163，并使第二导线150可接触辅助接合垫140与第一导线130。接着，利用加热器(例如：远红外线、空气鼓风机、电加热棒，但不以此为限)对第二导线150进行点退火程序(point annealing process)，以使第二导线150可接触辅助接合垫140，并改变第二导线150与辅助接合垫140之间的金属键结(metallic bond)。藉此，可增加第二导线150与辅助接合垫140之间坚固性(robustness)、展性(malleability)以及延性(ductility)，并可减少第二导线150与辅助接合垫140之间的接触电阻。至此，已制作完成本实施例的电子装置100。为了便于说明，描述了单个第一导线130、单个第二导线150以及单个辅助接合垫140。然而，也可以应用于多个第一导线130、多个第二导线150以及多个辅助接合垫140，故于此不再赘述。
在本实施例中，在辅助接合垫140与第一导线130之间的接触处具有第一接触面积A1，在第二导线150与辅助接合垫140之间的接触处具有第二接触面积A2，在第二导线150与第一导线130之间的接触处具有第三接触面积A3。其中，辅助接合垫140与第一导线130之间的第一接触面积A1可大于第二导线150与辅助接合垫140之间的第二接触面积A2，但不以此为限。第一接触面积A1可大于第二导线150与第一导线130之间的第三接触面积A3，但不以此为限。在一些实施例中，第二接触面积A2可大于第三接触面积A3。在本实施例中，由于第一接触面积A1可大于第三接触面积A3，因此，相较于未设置有辅助接合垫的电子装置(因第二导线与第一导线之间的接触面积小而有接触电阻较高的问题)，本实施例的电子装置100可通过辅助接合垫140的设置来增加接触面积(即第一接触面积A1)，进而减少接触电阻。
在一些实施例中，辅助接合垫140与第二导线150可以通过不同的工艺形成。在本实施例中，第二导线150例如是通过印刷制程(printing process)、喷墨(ink-jet)或喷涂(dispensing)的方法形成，但不以此为限。第二导线150的宽度W1可例如是30微米至50微米，但不以此为限。第一导线130的宽度W2可例如是等于辅助接合垫140的宽度W3，但不以此为限。第一导线130的宽度W2可例如是大于第二导线150的宽度W1，但不以此为限。辅助接合垫140的宽度W3可例如是大于第二导线150的宽度W1，但不以此为限。当第一基板110与第二基板160之间的间距为10微米至20微米时，第二导线150的高度H1可例如是0.1毫米(mm)至2.0毫米，但不以此为限。在一些实施例中，第二导线150的高度H1可大于2.0毫米。相邻的两个第二导线150之间的间距P1可例如是50微米至100微米，但不以此为限。其中，宽度W1例如是第二导线150沿着方向X进行测量到的最大宽度，宽度W2例如是第一导线130沿方向X进行测量到的最大宽度，宽度W3例如是辅助焊垫140沿方向X进行测量到的最大宽度，高度H1例如是第二导线150沿着第一基板110的法线方向(即方向Z)进行测量到的最大高度，间距P1例如是相邻的两个第二导线150之间沿着方向X进行测量到的最大距离。在本实施例中，辅助接合垫140的材料也可包括银、银合金、金、金合金、铜、铜合金、石墨烯、碳纳米管或其组合，但不以此为限。在一些实施例中，第二导线150的材料不同于第一导线130的材料。
在本实施例中，由于第二导线150与辅助接合垫140分别由不同的制程形成，因此虽然第二导线150与辅助接合垫140包含至少一相同材料，但第二导线150与辅助接合垫140仍不是一体成型，且第二导线150与辅助接合垫140之间具有界面SM。在本实施例中，于结构上，可例如是使用光学显微镜(Optical Microscope，OM)、扫描式电子显微镜(ScanningElectron Microscope，SEM)或聚焦离子束(Focused ion beam，FIB)的方法来区别第二导线150与辅助接合垫140。在本实施例中，可例如是使用聚焦离子束、电子探针显微分析仪(Electron Probe Micro Analyzer，EPMA)或能量色散X射线光谱仪(Energy DispersiveX-ray Spectroscopy，EDX)的方法来区别第二导线150的材料与辅助接合垫140的材料。
在本实施例中，由于第二导线150设置在第一基板110的侧表面113和第二基板160的侧面163上，因而使得后续要接合至电子装置100的电路板(未示出)或其他电子装置可以接合至位于第一基板110的侧表面113上的第二导线150，以达到侧边接合的效果。因此，不需要在第一基板110的第二区1142额外设置接合区域，藉此，可减小电子装置100的边框的宽度或可达到无边框的效果。
简言之，相较于第二导线150与第一导线130之间的高接触电阻，在一些实施例中，可通过形成与第一导线130接触的辅助接合垫140，并使第二导线150(侧边线路)与辅助接合垫140包含至少一种相同的材料，因而可以减少第二导线150和辅助接合垫140之间的接触电阻。藉此，可改善侧边线路与第一导线之间的接触。在一些实施例中，由于辅助接合垫140与第一导线130之间的第一接触面积A1大于第二导线150与第一导线130之间的第三接触面积A3，因此，相较于未设置有辅助接合垫的电子装置，本实施例的电子装置100可通过辅助接合垫140的设置来增加接触面积，进而减少接触电阻。因此，可确保第一导线130与第二导线150(侧边线路)之间的电性传输。此外，通过改变第二导线150与辅助接合垫140之间的金属键结，因而可减少第二导线150与辅助接合垫140之间的接触电阻。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图4为本揭露另一实施例的电子装置的剖面示意图。请同时参照图2C与图4，本实施例的电子装置100a大致相似于图2C的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100a不同于电子装置100之处主要在于，在本实施例的电子装置100a中，第二导线150a还可延伸设置于第一基板110的底表面112。藉此，可使电子组件200可通过第二导线150a设置于基板110的底表面112，并通过第二导线150a电性连接至辅助接合垫140、第一导线130、线路层120以及第一区1141内的电路。所述电子组件200可包括IC芯片、软性电路板(flexible printed circuit board，FPC)或印刷电路板组装(printed circuit board assembly，PCBA)，但不以此为限。在本实施例中，由于第二导线150a可以延伸至基板110的底表面112，因而使得后续要接合的电路板可以通过第二导线150a设置在基板110的底表面112，且不需要设置在第二基板160的顶面161，进而可以减小电子装置100a的边框的宽度或达到无边框的效果。
图5为本揭露另一实施例的电子装置的剖面示意图。请同时参照图2C与图5，本实施例的电子装置100b大致相似于图2C的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100b不同于电子装置100之处主要在于，在本实施例的电子装置100b中，辅助接合垫140b设置于第一导线130b与第一基板110之间。
具体来说，请参照图5，在本实施例的电子装置100b中，先分别形成辅助接合垫140b与线路层120于第一基板110的顶表面111上，以使辅助接合垫140b与线路层120之间具有空隙G1。接着，再形成第一导线130b于辅助接合垫140b与线路层120上，并将第一导线130b填入于辅助接合垫140b与线路层120之间的空隙G1，以使辅助接合垫140b可通过第一导线130b电性连接至线路层120。也就是说，第一导线130b可设置于辅助接合垫140b的上表面141b与侧表面143b上。其中，侧表面143b为辅助接合垫140b远离第二导线150的侧表面。
在本实施例中，第一导线130b可覆盖部分的辅助接合垫140b的上表面141b，但不以此为限。在一些实施例中，第一导线可覆盖全部的辅助接合垫的上表面(未示出)。
图6为本揭露另一实施例的电子装置的剖面示意图。请同时参照图2C与图6，本实施例的电子装置100c大致相似于图2C的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100c不同于电子装置100之处主要在于，在本实施例的电子装置100c中，线路层120c、第一导线130c以及辅助接合垫140c设置于第二基板160上，且第一导线130c的侧表面132c未切齐第二基板160的侧面161。
具体来说，请参照图6，在本实施例的电子装置100c中，在第一导线130c的侧表面132c与第二导线150之间具有空隙G2。辅助接合垫140c设置于第一导线130c的上表面131c(即，第一导线130c远离第二基板160的表面)上，并设置于第一导线130c与第二导线150之间的空隙G2。也就是说，辅助接合垫140c设置于第一导线130c的上表面131c与侧表面132c(即，第一导线130c邻近第二导线150的侧表面)。因此，第二导线150可通过辅助接合垫140c电性连接至第一导线130c与线路层120c。在本实施例中，线路层120c可电性连接至第一区1141内的电路(未示出)，例如是触控感测电路，但不以此为限。
图7A为本揭露另一实施例的电子装置的剖面示意图。请同时参照图3A与图7A，本实施例的电子装置100d大致相似于图3A的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100d不同于电子装置100之处主要在于，本实施例的电子装置100d还包括第一导线130d(即，另一第一导线)、辅助接合垫140d(即，另一辅助接合垫)以及第二导线150d(即，另一第二导线)。
具体来说，请参照图7A，在本实施例的电子装置100d的制作方法中，还包括以下步骤：提供第二基板160，以使第二基板160对向设置于第一基板110上；形成第一导线130d于第二基板160邻近第一基板110的顶面161上；形成辅助接合垫140d于第二基板160的顶面161上，以使辅助接合垫140d接触第一导线130d；形成第二导线150d于第二基板160的侧面163上，以使第二导线150d接触辅助接合垫140d。在本实施例中，电子装置100d包括：第二基板160，对向设置于第一基板110上；另一第一导线130d，设置于第二基板160的顶面161，其中第一基板110的顶表面111面向第二基板160的顶面161；另一辅助接合垫140d，设置于第二基板160的顶面161，其中另一辅助接合垫140d接触另一第一导线130d；以及另一第二导线150d，设置于第二基板160的侧面63上，其中另一第二导线150d接触另一辅助接合垫140d。
请参照图7A，多条第一导线130d设置在第二基板160的顶面161上。为了能简单说明，以下以单个第一导线130d来进行说明。在一些实施例中，第二导线150可从第一基板110的侧表面113延伸至第二基板160的侧面163，且第二导线150d可从第二基板160的侧面163延伸至第一基板110的侧表面113。第二导线150与第二导线150d例如是以交错排列的方式进行排列。在本实施例中，虽然第二导线150可与第二导线150d交错排列，但本揭露并不对第二导线150与第二导线150d的排列方式加以限制，只要使第二导线150与第二导线150d可分别接触辅助接合垫140与触辅助接合垫140d即可。
在本实施例中，第二导线150可接触并电性连接至辅助接合垫140与第一导线130，但第二导线150不会接触辅助接合垫140d与第一导线130d。第二导线150d可接触并电性连接至辅助接合垫140d与第一导线130d，但第二导线150d不会接触辅助接合垫140与第一导线130。
请参照图7A，在本实施例中，由于第一基板110的侧表面113与第二基板160的侧面163皆位于电子装置100d的同一侧边，因此第二导线150与第二导线150d也会位于电子装置100d的同一侧边。举例来说，第二导线150与第二导线150d皆位于电子装置100d的第一侧边101上，其中第一侧边101在方向X与方向Z所形成的平面上延伸。然而，本揭露不限制第二导线150与第二导线150d皆须位于电子装置100d的同一侧边。也就是说，在其他实施例中，第二导线150和第二导线150d’也可以分别位于电子装置100d’的不同侧边，如图7B所示。
图7B为本揭露另一实施例的电子装置的立体示意图。请同时参照图7A与图7B，本实施例的电子装置100d’大致相似于图7A的电子装置100d，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100d’不同于电子装置100d之处主要在于，在本实施例的电子装置100d’中，第二导线150与第二导线150d’可分别位于电子装置100d’的不同侧边。
具体来说，请参照图7B，在本实施例的电子装置100d’中，第二导线150位于电子装置100d’的第一侧边101，而第二导线150d’位于电子装置100d’的第二侧边102。第一侧边101与第二侧边102为电子装置100d’的不同侧边。举例来说，电子装置100d’的第一侧边101在方向X与方向Z所形成的平面上延伸，而电子装置100d’的第二侧边102在方向Y与方向Z所形成的平面上延伸。在本实施例中，第二导线150接触辅助接合垫140与第一导线130，但不接触辅助接合垫140d’。第二导线150d’接触辅助接合垫140d’和第一导线130d’，但不接触辅助接合垫140。
图8A为本揭露另一实施例的电子装置的立体示意图。图8B为图8A的电子装置沿剖面线C-C’的剖面示意图。为了附图清楚及方便说明，图8A省略示出了若干组件。请同时参照图2C与图8A至图8B，本实施例的电子装置100e大致相似于图2C的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100e不同于电子装置100之处主要在于，本实施例的电子装置100e为双面显示设备(dual side display)。
请参照图8A与图8B，侧边区114S中的线路是特别设计的，且所述线路包括第一导线130e1、辅助接合垫140e1、另一第一导线130e2、另一辅助接合垫140e2、以及电性连接辅助接合垫140e1与另一辅助接合垫140e2的第二导线150e。具体来说，本实施例的电子装置100e包括显示面板100e1、显示面板100e2、连接线路190以及黏着层191。显示面板100e1包括基板110e1、线路层120e1、第一导线130e1、辅助接合垫140e1以及镜头180e1。显示面板100e2包括基板110e2、线路层120e2、第一导线130e2、辅助接合垫140e2以及镜头180e2。其中，显示面板100e1的基板110e1与显示面板100e2的基板110e2通过黏着层191连接并固定在一起。基板110e1的底表面112e1邻近基板110e2的第二表面112e2且远离基板110e2的第一表面111e2。连接线路190连接显示面板100e1与显示面板100e2，且连接线路190可用来传递显示面板100e1与显示面板100e2之间的讯号。在一些实施例中，连接线路190可例如是软性电路板或印刷电路板组装。在一些实施例中，连接线路190可包括第二导线150e(侧边线路)，但不以此为限。
更具体来说，显示面板100e1的面板区114e1具有第一区1141e与第二区1142e。第二区1142e与第一区1141e相邻设置。在一些实施例中，第二区1142e可设置在第一区域1141e周围，如图8A所示，但不以此为限。在本实施例中，图8B为图8A的显示面板100e1的面板区114e1的第二区1142e沿剖面线C-C’的剖面示意图。请参照图8B，线路层120e1、第一导线130e1以及辅助接合垫140e1设置于基板110e1的顶表面111e1(即，基板110e1远离基板110e2的表面)上。线路层120e1电性连接第一导线130e1。辅助接合垫140e1设置于第一导线130e1的上表面131e1(即，第一导线130e1远离基板110e1的表面)上，并设置于第一导线130e1与第二导线150e之间的空隙G3。也就是说，辅助接合垫140e1可设置于第一导线130e1的上表面131e1与侧表面132e1(即，第一导线130e1邻近第二导线150e的侧表面)。
在本实施例中，线路层120e2、第一导线130e2以及辅助接合垫140e2设置于基板110e2的第一面111e2(即，基板110e2远离黏着层191的表面)上。线路层120e2电性连接第一导线130e2。辅助接合垫140e2设置于第一导线130e2的上表面131e2(即，第一导线130e2远离基板110e2的表面)上，并设置于第一导线130e2与第二导线150e之间的空隙G4。也就是说，辅助接合垫140e2可设置于第一导线130e2的上表面131e2与侧表面132e2(即，第一导线130e2邻近第二导线150e的侧表面)。
在本实施例中，第二导线150e设置于基板110e1的侧表面113e1上，并沿着辅助接合垫140e1的侧表面142e1延伸至辅助接合垫140e1远离基板110e1的上表面141e1。此外，第二导线150e也设置于基板110e2的侧表面113e2上，并沿着辅助接合垫140e2的侧表面142e2延伸至辅助接合垫140e2远离基板110e2的上表面141e2。其中，第二导线150e可连接并接触辅助接合垫140e1与辅助接合垫140e2。第二导线150e可通过辅助接合垫140e1电性连接至第一导线130e1与线路层120e1，且第二导线150e也可通过辅助接合垫140e2电性连接至第一导线130e2与线路层120e2。也就是说，由于第二导线150e可电性连接第一导线130e1与第一导线130e2(或线路层120e1与线路层120e2)，因而可将第二导线150e视为是一种连接线路，以用来传递显示面板100e1与显示面板100e2之间的讯号。
举例来说，设置在显示面板100e1的面板区114e1中的镜头180e1可以通过第二导线150e而将拍摄到的画面传递至显示面板100e2，并于显示面板100e2上显示出镜头180e1拍摄到的画面。类似地，设置在显示面板100e2的面板区114e2中的镜头180e2可以通过第二导线150e而将拍摄到的画面传递至显示面板100e1，并于显示面板100e1上显示出镜头180e2拍摄到的画面。在一些实施例中，电子装置100e可以不包括镜头180e1与镜头180e2。
此外，本实施例的电子装置100e的制作方法可包括以下步骤：提供基板110e1；形成第一导线130e1于基板110e1的顶表面111e1；形成辅助接合垫140e1于基板110e1的顶表面111e1，以使辅助接合垫140e1接触第一导线130e1；提供基板110e2，以使基板110e2可设置于基板110e1的底表面112e1上；形成第一导线130e2于基板110e2远离基板110e1的第一表面111e2；形成辅助接合垫140e2于基板110e2远离基板110e1的第一表面111e2，以使辅助接合垫140e2接触第一导线130e2；形成第二导线150e于基板110e1的侧表面113e1以及基板110e2的侧表面113e2上，以使第二导线150e接触辅助接合垫140e1与辅助接合垫140e2；形成第二导线150e于辅助接合垫140e1远离基板110e1的上表面141e1以及辅助接合垫140e2远离基板110e2的上表面141e2。
图9为本揭露另一实施例的电子装置的上视示意图。请同时参照图1、图2C以及图9，本实施例的电子装置100f大致相似于图1与图2C的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100f不同于电子装置100之处主要在于，在本实施例的电子装置100f中，第二导线150f设置于第二基板160f的其中一个的侧表面上。
具体来说，在本实施例中，电子装置100f包括第一基板110f、第二基板160f、芯片210以及软性电路板220。第二基板160f与第一基板110f组装在一起。芯片210与软性电路板220设置于第一基板110f上。
在本实施例中，第二基板160f包括第一侧面163a、第二侧面163b、第三侧面163c、第四侧面163d以及多个侧边区114S。第一侧表面163a与第三侧面163c彼此相对，第二侧面163b与第四侧面163d彼此相对。第二基板160f包括显示区114a与非显示区114b。非显示区114b位于显示区114a的周围。非显示区114b沿着第二基板160f的第一侧面163a、第二侧面163b、第三侧面163c以及第四侧面163d分布(distributed)。芯片210与软性电路板220邻近第三侧面163c。侧边区114可分别与第二基板160f的第一侧面163a、第三侧面163c以及第四侧面163d重叠，但不与第二侧面163b重叠。第二导线150f设置于第二基板160f的第三侧面163c以及第一基板110f上的对应的侧表面(未示出)，以使第二基板160f上的组件可通过第二导线150f电性至第一基板110f上的组件。在一些实施例中，第二导线150f也可以设置在第一侧面163a和第四侧面163d上，且不设置在第二侧面163b上，因为第一基板110f的对应的侧表面不会与第二侧面163b切齐。
图10为本揭露另一实施例的电子装置的上视示意图。请同时参照图1与图10，本实施例的电子装置300大致相似于图1的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置300不同于电子装置100之处主要在于，本实施例的电子装置300为拼接显示设备，且电子装置300包括第一面板310与第二面板320。
具体来说，第一面板310与第二面板320可以是上述的电子装置之一。在本实施例中，第一面板310的第三侧边310c可以与第二面板320的第一侧边320a拼接。第一面板310的第三侧边310c为第一面板310邻近第二面板320的侧边。第二面板320的第一侧边230a为第二面板320邻近第一面板310的侧边。辅助接合垫(未示出)与第二导线(未示出)邻近于第一面板310的第三侧边310c与第二面板320的第一侧边230a设置。
图11为本揭露另一实施例的电子装置的上视示意图。请同时参照图9与图10，本实施例的电子装置100g大致相似于图9的电子装置100f，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100g不同于电子装置100f之处主要在于，本实施例的电子装置100g的第二基板160g包括显示区AA及多个侧边区114S。具体来说，侧边区114可以分别与第二基板160g的第一侧面163a、第三侧面163c以及第四侧面163d重叠，但不与第二侧面163b重叠。在一些实施例中，电子装置的第二基板还可以包括与第一侧面、第三侧面或第四侧面重叠的一侧边区。
在一些实施例中，如图12所示，电子装置100h也可以不包括如图11所示的芯片210和软性电路板220。因此，电子装置100h的多个侧边区114S可分别与第二基板160h的第一侧面163a、第二侧面163b、第三侧面163c以及第四侧面163d重叠。
综上所述，在一些实施例中，通过形成与第一导线接触的辅助接合垫，且第二导线(侧边线路)与辅助接合垫包含至少一相同材料，因而可减少第二导线与辅助接合垫之间的接触电阻。因此，可以改善侧侧边线路与第一导线之间的接触。在一些实施例中，由于辅助接合垫与第一导线之间的第一接触面积被设计为大于第二导线与第一导线之间的第三接触面积，因而可以增加接触面积。因此，可确保第一导线与第二导线(侧边线路)之间的电性传输。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (20)

1.一种电子装置的制作方法，其特征在于，包括：
提供第一基板，其中所述第一基板具有顶表面与侧表面；
形成第一导线于所述第一基板的所述顶表面上；
形成辅助接合垫于所述第一基板的所述顶表面上，以使所述辅助接合垫接触所述第一导线；以及
形成第二导线于所述第一基板的所述侧表面上，以使所述第二导线接触所述辅助接合垫，其中所述第二导线与所述辅助接合垫包含至少一相同材料。
2.根据权利要求1所述的电子装置的制作方法，其特征在于，所述辅助接合垫与所述第二导线是由不同的制程形成。
3.根据权利要求1所述的电子装置的制作方法，其特征在于，所述辅助接合垫是通过黄光制程形成，所述第二导线是通过印刷制程形成。
4.根据权利要求1所述的电子装置的制作方法，其特征在于，所述至少一相同材料包括银、银合金、金、金合金、铜、铜合金、石墨烯、碳纳米管或其组合。
5.根据权利要求1所述的电子装置的制作方法，其特征在于，所述辅助接合垫与所述第一导线是通过不同的材料所形成。
6.根据权利要求1所述的电子装置的制作方法，其特征在于，所述第一导线的材料包括铜、铜合金、铝、铝合金、钼、钼合金、钛、钛合金、氧化铟锡或其组合。
7.根据权利要求1所述的电子装置的制作方法，其特征在于，所述第二导线接触所述第一导线。
8.根据权利要求1所述的电子装置的制作方法，其特征在于，在所述辅助接合垫与所述第一导线之间的第一接触面积大于所述第二导线与所述辅助接合垫之间的第二接触面积。
9.根据权利要求1所述的电子装置的制作方法，其特征在于，还包括：
对所述第二导线进行点退火制程，以使所述第二导线接触所述辅助接合垫。
10.根据权利要求1所述的电子装置的制作方法，其特征在于，还包括：
形成所述第二导线于所述基板的底表面上，其中所述顶表面与所述底表面彼此相对。
11.根据权利要求1所述的电子装置的制作方法，其特征在于，所述第二导线通过所述辅助接合垫电性连接至所述第一导线。
12.根据权利要求11所述的电子装置的制作方法，其特征在于，所述第一导线设置于所述辅助接合垫的上表面上。
13.根据权利要求11所述的电子装置的制作方法，其特征在于，所述辅助接合垫设置于所述第一导线的上表面上。
14.一种电子装置，其特征在于，包括：
第一基板，具有顶表面与侧表面；
第一导线，设置于所述第一基板的所述顶表面上；
辅助接合垫，设置于所述第一基板的所述顶表面上，且接触所述第一导线；以及
第二导线，设置于所述第一基板的所述侧表面上，且接触所述辅助接合垫，
其中所述第二导线与所述辅助接合垫包含至少一相同材料。
15.根据权利要求14所述的电子装置，其特征在于，所述至少一相同材料包括银、银合金、金、金合金、铜、铜合金、石墨烯、碳纳米管或其组合。
16.根据权利要求14所述的电子装置，其特征在于，在所述辅助接合垫与所述第一导线之间的第一接触面积大于所述第二导线与所述辅助接合垫之间的第二接触面积。
17.根据权利要求16所述的电子装置，其特征在于，所述第一接触面积大于所述第二导线与所述第一导线之间的第三接触面积。
18.根据权利要求17所述的电子装置，其特征在于，所述第二接触面积大于所述第三接触面积。
19.根据权利要求14所述的电子装置，其特征在于，还包括：
第二基板，对向设置于所述第一基板上；
另一第一导线，设置于所述第二基板的顶面，其中所述第一基板的所述顶表面面向所述第二基板的所述顶面；
另一辅助接合垫，设置于所述第二基板的所述顶面，其中所述另一辅助接合垫接触所述另一第一导线；以及
另一第二导线，设置于所述第二基板的侧面上，其中所述另一第二导线接触所述另一辅助接合垫。
20.根据权利要求19所述的电子装置，其特征在于，所述第二导线从所述第一基板的所述侧表面延伸至所述第二基板的所述侧面，所述另一第二导线从所述第二基板的所述侧面延伸至所述第一基板的所述侧表面，且所述第二导线与所述另一第二导线交错排列。
CN202111609878.1A 2021-01-27 2021-12-27 电子装置及其制作方法 Pending CN114899174A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/159,151 US11515271B2 (en) 2021-01-27 2021-01-27 Electronic device including wire on side surface of substrate and manufacturing method thereof
US17/159,151 2021-01-27

Publications (1)

Publication Number Publication Date
CN114899174A true CN114899174A (zh) 2022-08-12

Family

ID=82494811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111609878.1A Pending CN114899174A (zh) 2021-01-27 2021-12-27 电子装置及其制作方法

Country Status (2)

Country Link
US (3) US11515271B2 (zh)
CN (1) CN114899174A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824863B (zh) * 2022-12-01 2023-12-01 友達光電股份有限公司 元件基板及其製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241251B2 (ja) * 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
KR100594229B1 (ko) * 2003-09-19 2006-07-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP5049684B2 (ja) * 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法
US8241953B2 (en) * 2008-06-30 2012-08-14 Sandisk Technologies Inc. Method of fabricating stacked wire bonded semiconductor package with low profile bond line
KR100992187B1 (ko) * 2008-08-28 2010-11-04 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US20120067940A1 (en) * 2010-05-14 2012-03-22 Calpito Dodgie Reigh M Electrical contact structures suitable for use on wafer translators and methods of making same
JP5633769B1 (ja) * 2013-01-30 2014-12-03 住友理工株式会社 柔軟なトランスデューサ
KR102387880B1 (ko) * 2015-07-03 2022-04-18 엘지디스플레이 주식회사 디스플레이 장치
KR102378891B1 (ko) 2015-09-18 2022-03-24 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102403671B1 (ko) * 2015-09-18 2022-05-27 엘지디스플레이 주식회사 디스플레이 장치
KR102652604B1 (ko) * 2016-06-08 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102376502B1 (ko) * 2017-04-19 2022-03-22 삼성디스플레이 주식회사 터치 센서, 이를 포함하는 표시 장치, 및 터치 센서의 제조 방법
WO2019066884A1 (en) * 2017-09-29 2019-04-04 Intel IP Corporation SEMICONDUCTOR HOUSINGS AND METHODS OF FORMING SEMICONDUCTOR HOUSINGS
KR20190083027A (ko) 2018-01-02 2019-07-11 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20200101556A (ko) * 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200102622A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
WO2021102810A1 (zh) * 2019-11-28 2021-06-03 京东方科技集团股份有限公司 显示基板、显示面板及拼接屏
KR20210121371A (ko) * 2020-03-27 2021-10-08 삼성디스플레이 주식회사 디스플레이 장치
US11289455B2 (en) * 2020-06-11 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contact to improve thermal dissipation away from semiconductor devices
KR20220004253A (ko) * 2020-07-03 2022-01-11 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20220238465A1 (en) 2022-07-28
US20230046861A1 (en) 2023-02-16
US20240105649A1 (en) 2024-03-28
US11887947B2 (en) 2024-01-30
US11515271B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
KR100742633B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
TWI764071B (zh) 觸控感測器模組、包括彼之視窗堆疊結構及影像顯示裝置
US20210174111A1 (en) Fingerprint recognition module and electronic device comprising same
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
US20240105649A1 (en) Electronic device
EP3979327A1 (en) Electronic device and manufacturing method therefor
CN110571321B (zh) 电子装置
US20220330430A1 (en) Bonding pad structure
CN112201640A (zh) 电子装置
CN217822793U (zh) 电子装置
CN112415817A (zh) 电子装置
CN112394559B (zh) 电子装置
US20230099647A1 (en) Electronic apparatus
CN111062178B (zh) 电子装置
CN220493369U (zh) 电子装置
US20230109954A1 (en) Manufacturing method of electronic device
US20230197733A1 (en) Electronic device
US20230187586A1 (en) Electronic device and manufacturing method thereof
US20230296944A1 (en) Electronic device
TWI840996B (zh) 電子裝置及其製造方法
US20240028170A1 (en) Touch device
US20240027801A1 (en) Electronic device
CN114429963A (zh) 电子装置
CN117832220A (zh) 电子装置
CN116031238A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination