CN111062178B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN111062178B
CN111062178B CN201811201611.7A CN201811201611A CN111062178B CN 111062178 B CN111062178 B CN 111062178B CN 201811201611 A CN201811201611 A CN 201811201611A CN 111062178 B CN111062178 B CN 111062178B
Authority
CN
China
Prior art keywords
electrode layer
width
circuit board
layer
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811201611.7A
Other languages
English (en)
Other versions
CN111062178A (zh
Inventor
冯育新
焦伟信
吕育泽
周韦廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN201811201611.7A priority Critical patent/CN111062178B/zh
Priority to CN202311464387.1A priority patent/CN117377197A/zh
Priority to US16/560,081 priority patent/US20200120787A1/en
Publication of CN111062178A publication Critical patent/CN111062178A/zh
Application granted granted Critical
Publication of CN111062178B publication Critical patent/CN111062178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明关于一种电子装置，电子装置包含电路板，且电路板包含走线层及图样化电极层。走线层包含多条走线，这些走线的其中之一包含线路部及端子部，且端子部与线路部连接。图样化电极层与走线层相对设置，线路部与图样化电极层具有第一重叠面积，端子部与图样化电极层具有第二重叠面积，且第一重叠面积与第二重叠面积的比值介于0.7至1.3之间。

Description

电子装置
技术领域
本发明关于一种电子装置，尤指一种提高电路板的走线的阻抗匹配的电子装置。
背景技术
电子装置已逐渐朝向高速信号传输，或高分辨率发展。于现今电子装置的电路板中，常见的问题是于信号传输过程中，可能发生信号反射或信号抖动(Jitter)，进而影响信号传输质量。造成上述问题的其中一个原因可能来自于电路板的走线于不同区段上的阻抗差异大(又称为阻抗不匹配)所导致，故如何降低走线于不同区段上的阻抗差异已成为现今需要克服的问题。
发明内容
本发明提供一种电子装置，通过电路板的走线层与电极层的设计，可减少走线于不同区段上的阻抗差异的问题。
本发明的一电子装置包含电路板，且电路板包含走线层及图样化电极层。走线层包含多条走线，这些走线的其中之一包含线路部及端子部，且端子部与线路部连接。图样化电极层与走线层相对设置，线路部与图样化电极层具有第一重叠面积，端子部与图样化电极层具有第二重叠面积，且第一重叠面积与第二重叠面积的比值介于0.7至1.3之间。
本发明的另一种电子装置包含电路板，且电路板包含走线层。走线层包含第一参考线、第二参考线、第一组走线及第二组走线。第二组走线与第一组走线相邻，且第一组走线及第二组走线位于第一参考线及第二参考线之间。
附图说明
图1是本发明一实施例的电子装置的示意图。
图2(A)是本发明一实施例的电子装置的第一态样的电路板的立体图。
图2(B)是图2(A)的走线层中的其中一组走线的细部结构示意图。
图2(C)是本发明一实施例通过TDR仪器量测图2(A)的电路板的阻抗与时间关系的示意图。
图3是本发明另一实施例的电子装置的第一态样的电路板的示意图。
图4(A)是本发明一实施例的电子装置的第二态样的电路板的立体图。
图4(B)是图4(A)的电路板于Z方向上的俯视图。
图5(A)是本发明另一实施例的电子装置的第二态样的电路板于Z方向上的俯视图。
图5(B)是本发明又另一实施例的电子装置的第二态样的电路板于Z方向上的俯视图。
图5(C)是本发明又另一实施例的电子装置的第二态样的电路板于Z方向上的俯视图。
图5(D)是本发明又另一实施例的电子装置的第二态样的电路板于Z方向上的俯视图。
图5(E)是本发明又另一实施例的电子装置的第二态样的电路板于Z方向上的俯视图。
图5(F)是本发明又另一实施例的电子装置的第二态样的电路板于Z方向上的俯视图。
图6是本发明一实施例的第二态样的电路板经由TDR仪器量测阻抗与时间关系的示意图。
【附图中本公开实施例主要组件符号说明】
1 电子装置
3 面板
10 电路板
20 走线层
21 第一参考线
22 第二参考线
23 第一组走线
24 第二组走线
232，242 端子部
211 导通孔
231，241 线路部
30 电极层
40 介电层
R1 线路区域
R2 端子区域
w1，w2 宽度
d1，d2 间距
50 电路板
60 走线层
62 走线
622 线路部
624 端子部
70 图样化电极层
72 第一部分
74 第二部分
80 介电层
d，d’ 长度
A 第一重叠面积
B 第二重叠面积
73 线条状电极
W1 第一宽度
W2 第二宽度
W3 第三宽度
Z 阻抗
O 开口
231c，622c 连接部
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可针对不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
并且，说明书与权利要求中所使用的序数例如“第一”、“第二”等用词，以修饰权利要求的组件，其本身并不意含及代表该组件有任何之前的序数，也不代表某一组件与另一组件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一组件得以和另一具有相同命名的组件能作出清楚区分。
本发明中关于“设置于…上”等类似描述表示两组件的对应位置关系，并不限定两组件之间是否有所接触，除非特别有限定，在此先行说明。另外，本发明中关于“连接”、“电性连接”或“耦接”一词，若无特别强调，则表示包含了直接连接与间接连接的态样。
在此，「约」、「大约」、「大致」用语表示在一给定值或范围的20％、10％或是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含「约」、「大约」、「大致」的含义。
请参考图1及图2(A)。图1为本发明一实施例的电子装置1的示意图。图2(A)为本发明一实施例的电子装置1的第一态样的电路板10的立体图。如图1及图2(A)所示，电子装置1包含面板3与电路板10。在一实施例中，电路板10包含一走线层20，且走线层20包含一第一参考线21、一第二参考线22、一第一组走线23及一第二组走线24。Y方向定义为第一组走线23(及/或第二组走线24)的延伸方向，Z方向定义为电路板10的法线方向(即俯视电路版的方向)，而X方向大致上垂直于Y方向及Z方向。于X方向上，第一组走线23与第二组走线24相邻，且第一组走线23及第二组走线24位于第一参考线21及第二参考线22之间，即第一参考线21、第一组走线23、第二组走线24及第二参考线22例如于X方向上，依序设置。在其他实施例中，第一参考线21与第二参考线22之间可包含其它组走线。
本发明的电子装置1例如包括显示设备、发光装置、通讯装置、侦测装置、天线装置、拼接装置或其他的电子装置，但不限于此。电子装置1包括电路板，电路板例如可传输低速、中速或高速信号，但不限于此。
电子装置1例如包括有机发光二极管(organic light-emitting diode，OLED)、量子点有机发光二极管(Quantum Dot organic light-emitting diode，QOLED)、量子点发光二极管(Quantum Dot light-emitting diode，QLED)、Quantum Dot(Quantum Dot)、荧光(fluorescence)材料、磷光(phosphor)材料、发光二极管(1ight-emitting diode，LED)、微型发光二极管(包括micro-LED、mini LED)，但不限于此。电路板10包括软性电路板或硬性电路板，但不限于此。电路板10例如为印刷电路板(Print Circuit Board，PCB)、或薄膜覆晶封装板(COF)、柔性电路板(Flexible Printed Circuit，FPC)，但不限于此。
在一实施例中，电路板10例如为多层复合电路板，电路板10可具有多层叠结构，例如包括走线层20、电极层30及介电层40、黏着层(未绘示)、基板(未绘示)或其它层别或组件，但不限于此。须注意的是，图2(A)所示的电路板10仅是简化的示意结构，仅绘示出一走线层20、一电极层30及一介电层40，而该领域技术人士可知，电路板10可包含至少一走线层20、至少一电极层30及至少一介电层40。于其它实施例中，电路板10可根据应用需求加入其它层叠结构(包括黏着层、基板、其它层别或组件，但不限于此)。本发明的附图中所绘示的任何层迭结构的尺寸(包括厚度、宽度、间距、外型等)仅为示意，但不以此为限，可根据实际应用而调整。
如图2(A)所示，于Z方向上，电极层30与走线层20相对设置，且介电层40例如设置于走线层20及电极层30之间。在一实施例中，于Z方向上，走线层20与介电层40之间或电极层30与介电层40之间可例如选择性设置至少一黏着层，但不限于此。黏着层的材质例如包括压克力胶(Acrylic)、环氧树脂(Epoxy)、光学黏着胶带(OCA)、光学透明树脂(OpticalClear Resin，OCR)、其它合适材料或上述的组合，但不限于此。黏着层的厚度大约介于0.3毫米(mm)至2.5毫米(mm)(0.3毫米≤厚度≤2.5毫米)，但不限于此。
在一实施例中，走线层20或电极层30的材料例如包括铜、铝、金、银、铝、钼、钨、铬、镍、钛、其他合适的导电材料、前述的组合或其它导电性佳或阻抗小的导电材料，但不限于此。此外，走线层20与电极层30的材料可相同或不同。介电层40的材料包括高阻抗材料或绝缘材料，例如包括聚酰亚胺(Polyimide)、聚乙烯对苯二甲酸酯(PET)、其它合适材料或上述的组合，但不限于此。在一实施例中，于Z方向上，走线层20的厚度可介于0.005毫米至1毫米之间(0.005毫米≤厚度≤1毫米)，例如0.018毫米(mm)。在一实施例中，于Z方向上，电极层30的厚度可介于0.005毫米至1毫米之间(0.005毫米≤厚度≤1毫米)，例如0.018毫米。在一实施例中，于Z方向上，介电层40的厚度可介于0.005毫米(mm)至1毫米(mm)之间(0.005毫米≤厚度≤1毫米)，例如0.045毫米。在一实施例中，于Z方向上，电极层30与走线层20之间的距离可介于0.005毫米(mm)至1毫米(mm)之间(0.005毫米≤厚度≤1毫米)，例如为0.045毫米，但并非限定。上述层别(或组件)的厚度可例如通过扫描式电子显微镜(scanningelectron microscope，SEM)量测，例如可拍摄该层别(组件)之剖视切面下的SEM影像，此SEM影像的局部区域影像宽度及/或厚度大致介于0.001至2毫米之间，且通过量测该层别(组件)于SEM影像中的最大厚度来定义为上述层别(或组件)的厚度，或者可通过其他合适的量测方法来量测。而SEM影像的局部区域影像宽度及/或厚度的范围不限于上述的范围，可根据实际层别(组件)的厚度来调变影像的宽度及/或厚度的大小。
如图2(A)所示，于Y方向上，电路板10可具有一线路区域R1及一端子区域R2，电极层30可设置于线路区域R1之中，而走线层20(包括第一参考线21、第二参考线22、第一组走线23及第二组走线24)可部分设置于线路区域R1之中，且部分设置于端子区域R2之中。此外，第一参考线21及第二参考线22可与电极层30电性连接。在一实施例中，第一参考线21及第二参考线22例如通过导通孔211与电极层30电性连接。举例来说，介电层40可具有孔洞，孔洞中设有导电材料而形成一导通孔211，但本发明不限于此。另外，孔洞中设有的导电材料可例如与走线层20或电极层30的材料相同或不同。
电极层30可例如为一电位参考层。在一实施例中，电极层30可例如具有零电位，此时电极层30可作为一接地层，故与电极层30耦接的第一参考线21及第二参考线22可例如具有零电位。在一实施例中，电极层30可具有负电位，因此电极层30可作为一负电位参考层，故与电极层30耦接的第一参考线21及第二参考线22可例如具有负电位。在一实施例中，电极层30可例如用以作为阻抗匹配的参考层，故电极层30可例如具有一适当的参考电位(不限为负电位、零电位、正电位)。
在一实施例中，如图2(A)所示，第一组走线23及第二组走线24可例如分别包含两条走线。在一实施例中，第一组走线23(及/或第二组走线24)的两条走线可例如用于传输差动信号，例如第一组走线23(及/或第二组走线24)的其中一条走线用于传输一差动信号的正极性信号，另一条走线用于传输该差动信号的负极性信号，且正极性信号与负极性信号可具有大致上相同的振幅，但不限于此。在另一实施例中，第一组走线23(及/或第二组走线24)的两条走线可例如分别是单端走线，即两条走线各自用于传输单端的信号。在一实施例中，第一组走线23(及/或第二组走线24)的两条走线可例如于Y方向上彼此呈相互对称(例如镜像对称)，但不限于此。需注意的是，虽然图示中的第一参考线21及第二参考线22之间仅绘置第一组走线23及第二组走线24，但于其他实施例中，第一参考线21及第二参考线22之间可设置其它组走线，因此在一固定大小的电路版中，可增加信号走线的数量。另外，第一组走线23(及/或第二组走线24)中的任一条走线位于线路区域R1的部分可定义为线路部231(及/或线路部241)，第一组走线23(及/或第二组走线24)的中的任一条走线位于端子区域R2的部分可定义为端子部232(及/或端子部242)，且线路部231(及/或线路部241)连接于端子部232(及/或端子部242)。在一实施例中，端子部232(及/或端子部242)可例如耦接至连接器(connector)的导电垫、电子装置的面板上的导电垫，但不限于此。举例来说，端子部232(及/或端子部242)可例如耦接于连接器的接脚(pin)，但不限于此。电路板的端子部232(及/或端子部242)可例如与连接器、电子装置的面板上的导电垫直接接触或间接接触。举例来说，电路板的端子部232(及/或端子部242)可例如通过连接器夹置与连接器的导电垫直接接触或电性连接。于一些实施例中，电路板的端子部232(及/或端子部242)可通过导电组件与电子装置的面板上的导电垫电性连接，但不限于此，上述的导电组件包括异方性导电膜(Anisotropic Conductive Film，ACF)、锡、金或其它合适导电材料，但不限于此。电路板的端子部232及端子部242可通过连接器与面板耦接，又或者端子部232及端子部242可通过导电组件与面板耦接，但不限于此。信号可例如通过电路板的线路部231(及/或线路部241)传输，且经由端子部232(及/或端子部242)将信号传送至面板中，但不限于此。上述的面板包括显示面板、触控面板、感测(侦测)面板、发光面板、天线面板、拼接面板，但不限于此。
在一些实施例中，电路板的端子区域R2中可还设置一硬板(Stiffiner)，硬板的材质包括聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)、玻璃纤维板(FR4)、不锈钢(SUS)、其它合适的材料或上述的组合，但不限于此。在一实施例中，硬板于Z方向上的厚度大约为75微米(μm)，但不限于此。在一些实施例中，硬板可例如用于作为电路板的端子区域中的补强版或支撑版，减少端子部发生断裂或损坏。
请同时参考图2(A)及图2(B)。图2(B)是图2(A)的走线层20的其中一组走线(例如第一组走线23或第二组走线24)的细部结构示意图。如图2(B)所示，于X方向上，线路部231与端子部232可例如具有不同的宽度。在一实施例中，于X方向上，线路部231(及/或线路部241)的宽度w1大约介于10微米(μm)至1000微米(μm)之间(10微米≤w1≤1000微米)，例如宽度w1大约为67微米。宽度w1可定义为从局部的线路部231(及/或线路部241)于X方向上的最大宽度。在一实施例中，于X方向上，端子部232(及/或端子部242)的宽度w2大约介于100微米至3000微米之间(100微米≤w2≤3000微米)，例如宽度w2大约为350微米。宽度w2可定义为从局部的端子部232(及/或端子部242)其于X方向上的最大宽度。在一实施例中，第一组走线23(及/或第二组走线24)的两相邻的线路部231(及/或两相邻的线路部241)之间的间距d1大约介于50微米(μm)至50000微米(μm)之间(50微米≤d1≤50000微米)，例如间距d1大约为133微米。间距d1可定义为从局部的两相邻的线路部231(及/或两相邻之线路部241)于X方向上的最小距离。在一实施例中，第一组走线23(及/或第二组走线24)的两相邻的端子部232(及/或两相邻的端子部242)之间的间距d2大约介于50微米(μm)至50000微米(μm)之间(50微米≤d2≤50000微米)，例如间距d2大约为150微米。间距d2可定义为从局部的两相邻之端子部232(及/或两相邻的端子部242)于X方向上的最小距离。需注意的是，上述的局部的组件的最大宽度或是最大间距例如可通过光学显微镜(optical microscopy，OM)来拍摄出画面，且例如将画面设定为长及宽分别设定为介于0.5毫米(mm)至500毫米之间的视野下拍摄画面，并量测该层于画面中的最大宽度来定义，或者可通过其他合适的量测方法来量测。在一实施例中，宽度w2与宽度w1的比值可大约等于或大于1.2(1.2≤w2/w1)，但不限于此。在一实施例中，宽度w2与宽度w1的比值可介于0.8至1.2之间(0.8≤w2/w1≤1.2)。
在一实施例之中，第一组走线23或第二组走线24为差动走线时，线路部231(及/或线路部241)可具有一第一差动阻抗，而端子部232(及/或端子部242)可具有一第二差动阻抗，由于常见的电路板设计，线路部231(及/或线路部241)的宽度w1与端子部232(及/或端子部242)的宽度w2可能不同，或间距d1及间距d2可能不同，此时第一差动阻抗可能不同于第二差动阻抗，例如但不限于第二差动阻抗小于第一差动阻抗。当第二差动阻抗与第一差动阻抗之间的差异大约等于或大于20欧姆时，可能造成信号于传输过程中发生反射或抖动问题。但在本发明的实施例中，由于电极层30设置于线路区域R1，即对应于端子区域R2中无电极层30，故端子部232及端子部242与电极层30于Z方向上未重叠，因此可减少于线路部及端子部之间之阻抗(例如差动阻抗)的差异，可提高信号传输质量。
为更详细说明，请同时参考图2(A)至图2(C)。图2(C)是本发明一实施例通过时域反射法(Time Domain Reflectometry，TDR)量测例如图2(A)的电路板10的阻抗(例如差动阻抗)与时间关系的示意图，不同时间所对应的阻抗可例如为信号由线路部231(及/或线路部241)传送至端子部232(及/或端子部242)的过程中，于线路部及端子部上分别的阻抗变化，其中图2(C)中的阻抗Z例如为对应于端子部的阻抗。如图2(C)所示，阻抗Z大约介于90欧姆(Ω)至110欧姆(Ω)之间(90欧姆≤阻抗Z≤110欧姆)，且第一(差动)阻抗与第二(差动)阻抗的比值大约介于0.9至1.1之间(0.9≤比值≤1.1)，但不限于此。于一些实施例中，第一(差动)阻抗与第二(差动)阻抗的比值大约介于0.92至1.08之间(0.92≤比值≤1.08)。通过本发明的电路板设计，可减少走线部及端子部分别的阻抗(包括差动阻抗)差异，提高阻抗匹配度，可降低信号反射或信号抖动问题。须注意的是，本发明的TDR图的时间对应于端子部仅为举例，其会因走线实际的长度而有所不同。
另外，图2(A)的电极层30例如大致设置于线路区域R1之中，但不限于此样态，电极层30也可具有不同态样。
图3是本发明另一实施例的第一态样的电路板10的示意图。如图3示，电极层30可具有一网格图样，即电极层30例如具有多个开口，这些开口例如以数组的排列方式，使电极层30具有网格图样。图3的电极层30的开口的轮廓于Z方向上大致呈菱形，且每个开口的轮廓大致相同，但不限于此。在其他实施例中，电极层30的开口的轮廓可例如包括号边型、多角型、或其他不规则图样。在其他实施例中，电极层30的开口间可例如呈数组或非数组的方式排列。在其他实施例中，不同的电极层30的开口间的开口轮廓的大小可以相同或不同。此外，图3实施例中的走线层20可适用图2(A)、2(B)实施例中的走线层20的说明，故不再详述。通过如图3的电路板10设计，可以减少走线部及端子部分别的阻抗(包括差动阻抗)差异，可提高信号传输质量。
需注意的是，电极层30不限制需完全切齐在端子区域R2与走线区域R1的交界处，在一些实施例中，例如有部份的线路部231与电极层30无重叠。举例来说，两相邻的线路部之间的间距d1可例如具有变化，与端子部232连接(且较为邻近端子部232)的两相邻的线路部的部份(又可称为连接部231c)，可例如具有较大的间距d1，而电极层30可例如重叠(包括部份重叠或完全重叠)、不重叠于此连接部231c。在一些实施例中，电极层30例如无重叠于连接部231c。在一些实施例中，电极层30例如位置少部分重叠于连接部231c。
本发明的电路板也可具备不同的变化态样。以下将以图4(A)至5(F)来说明本发明的第二态样的电路板50。图4(A)为本发明一实施例的电子装置1的第二态样的电路板50的立体图。图4(B)为图4(A)的电路板50于Z方向上的俯视图。图5(A)至图5(F)是本发明数个不同实施例的第二态样的电路板50于Z方向上的俯视图。
如图4(A)至图5(F)所示，第二态样的电路板50包含一走线层60及一图样化电极层70。走线层60例如包含多条走线62，且这些走线62的其中之一包含一线路部622及一端子部624，其中端子部624与线路部622连接。图样化电极层70与走线层60例如于Z方向上相对设置，且于Z方向上，图样化电极层70与走线层60之间可具有一介电层80，Y方向定义为的延伸方向，Z方向定义为电路板50的法线方向(即)，而X方向大致上垂直于Y方向及Z方向。但不限于此。Y方向定义为走线62的其中之一的延伸方向，Z方向定义为电路板50的法线方向(即俯视电路版的方向)，而X方向大致上垂直于Y方向及Z方向。于其他实施例中，图样化电极层70与走线层60之间可视应用增加其它介电层。于其他实施例中，图样化电极层70与走线层60之间可视应用增加其它黏着层。于其他实施例中，图样化电极层70(及/或走线层60)的分别的数量例如等于或大于二。如图4(A)，走线层60与图样化电极层70例如分别设置于介电层80的相对两侧上，其中，介电层80以虚线所框出的区域表示。如图4(B)至图5(F)所示，于Z方向上，线路部622与图样化电极层70具有一第一重叠面积A，而端子部624与图样化电极层70具有一第二重叠面积B，且第一重叠面积A与第二重叠面积B的比值大致介于0.7至1.3之间(0.7≤第一重叠面积A/第二重叠面积B≤1.3)，但不限于此。于一些实施例中，第一重叠面积A与第二重叠面积B的比值大致介于0.8至1.2之间(0.8≤第一重叠面积A/第二重叠面积B≤1.2)。于一些实施例中，第一重叠面积A与第二重叠面积B的比值大致介于0.9至1.1之间(0.9≤第一重叠面积A/第二重叠面积B≤1.1)。
须注意的是，此处的第一重叠面积A与第二重叠面积B分别需在大致相等长度的走线62下做比较。详细来说，如图4(B)，线路部622及端子部624分别与图样化电极层70的重叠面积需在大致相等的走线62的长度下做比较，例如分别将线路部622及端子部624选取一相等的长度下，然后计算所选取的线路部622的部份及端子部624的部份分别与图样化电极层70于Z方向上的重叠面积来分别定义第一重叠面积A及第二重叠面积B，而走线62的长度例如由走线62的延伸方向(即Y方向)上来计算其长度。换言之，例如在线路部622与图样化电极层70的重叠部份中，选取一段长度d，而于此段长度d中的线路部622与图样化电极层70于Z方向上的重叠面积定义为第一重叠面积A。而在端子部624与图样化电极层70的所有重叠部分中，选取一段长度d’，长度d’于Y方向上的长度相等于长度d，而于此段长度d’中的端子部624与图样化电极层70的重叠面积可定义为第二重叠面积B。在一些实施例中，长度d例如选取大约介于0.3公分(cm)至1公分之间(0.3公分≤长度d≤1公分)，但不限于此。
在第二型态的电路板50中，通过适当调整第一重叠面积A与第二重叠面积B，使第一重叠面积A与第二重叠面积B的比值大致介于0.7至1.3之间(0.7≤比值≤1.3)，此时图样化电极层70与端子部624之间的电容可大致相同于图样化电极层70与走线部622的电容，或可减少走线部及端子部分别的阻抗(包括差动阻抗)差异，可提高信号传输质量。
此外，除非有特别举例，第二态样的电路板50的各层的材料、尺寸(包括厚度、线宽、间距等，但不限于此)可适用于第一态样的电路板10的说明。举例来说，走线层60的材料可适用于走线层20的说明，图样化电极层70的材料可适用于电极层30的说明，且图样化电极层70也可作电位参考层(包括接地层或负电位参考层)，而介电层80也可适用于介电层40的说明，故不再详述。关于走线层60的两相邻的走线部622之间的间距(可参考图2(B)中的间距d1)、走线层60的两相邻的端子部624之间的间距(可参考图2(B)中的间距d2)、走线层60的厚度、介电层80的厚度、图样化电极层70的厚度、线路部62于X方向上的宽度(可参考图2(B)中的宽度w1)、端子部624于X方向上的宽度(可参考图2(B)中的宽度w2)等参数，皆可适用图2(A)或2(B)的说明，故也不再详述。
在一实施例中，走线层60中的两条走线62可例如为一组差动走线，但不限于此。但在一实施例中，走线62也可例如为单端走线。
需注意的是，第二态样的电路板50与第一态样的电路板10之间的其中一者差异在于，第一态样的电路板10的电极层30位于线路区域R1之中，而第二态样的电路板50的图样化电极层70可位于线路区域R1及端子区域R2之中。
此外，如图4(A)、图4(B)、图5(E)及图5(F)所示，图样化电极层70可具有第一部分72及第二部分74，其中第一部分72设置于线路区域R1之中，第二部分74设置于端子区域R2之中，且第一部分72的图样与第二部分74的图样不相同。在一些实施例中，第一部分72的图样与第二部分74的图样相同。在一实施例中，第一部分72的图样可包括整面图样(即无开口)、线条、波浪、矩形、锯齿、网格、弧型或不规则外型的图样，但不限于此。在一实施例中，第二部分74的图样可包括线条、波浪、矩形、锯齿、网格、弧型或不规则外型的图样，但不限于此。需注意的是，此处所指的「图样」定义为电极部分的图样，即图样的轮廓是由电极部分所形成，而「图样不相同」定义为电极的图样的轮廓外型及电极的图样的面积不相同。举例来说，网格图样与线条图样不相同、整面图样与线条图样不相同、粗线条图样与细线条图样不相同、粗线网格与细线网格图样不相同。需注意的是，不同部份的图样比较为在大致相等的面积范围下来进行图样轮廓外型及图样的面积比较，例如在第一部分72与第二部分74上分别选取出相等大小的面积范围，并比较此两个面积范围下的电极的图样的轮廓外型及面积。以下将以图4(B)、图5(A)及图5(B)的实施例分别举例”第一部分72的图样与第二部分74的图样不相同”的不同实施例态样。
在图4(B)的实施例中，于Z方向上，图样化电极层70的第一部分72例如为整面电极，即第一部分72的图样为整面图样，此时，线路部622于Z方向上皆例如重叠于图样化电极层70的第一部分72的电极。需注意的是，上述的A组件重叠于B组件，不代表A组件需与B组件于Z方向上须完全切齐，在本发明的“重叠”意指包括A组件的至少一部份重叠于B组件即可。此外，在图4(B)中，于Z方向上，图样化电极层70的第二部分74的图样可例如为线条状。在图4(B)中，第二部分74的线条状电极的数量可例如相同于走线62的端子部624的数量，且这些线条状电极可例如分别与其中一个端子部624至少部份重叠，但不限于此。于一些实施例中，第二部分74的线条状电极于X方向上的宽度可例如等于或大于端子部于于X方向上的宽度，但不限于此。
在图5(A)的实施例中，于Z方向上，图样化电极层70的第一部分72的图样可为整面图样，此部分与图4(A)实施例相似。此外，于Z方向上，图样化电极层70的第二部分74的图样可为网格状，即第二部分74的图样化电极层70可具有多个开口，且第二部分74的网格状电极可例如与端子部624至少部份重叠。通过此设计，可使第一重叠面积A与第二重叠面积B的比值大致介于0.7至1.3之间，此时图样化电极层70与端子部624之间的电容可大致相同于图样化电极层70与走线部622的电容，可减少端子部624与走线部622两者间的阻抗(例如包括差动阻抗)差异，可提高信号传输质量。
在图5(B)的实施例中，于Z方向上，图样化电极层70的第一部分72可为整面图样。此外，于Z方向上，图样化电极层70的第二部分74例如为线条状图样，且第二部分74的线条状电极例如位于两个端子部624之间，此第二部分74的线条状电极例如分别部份重叠于两个端子部624。通过此设计，可使第一重叠面积A与第二重叠面积B的比值大致介于0.7至1.3之间，此时图样化电极层70与端子部624之间的电容可大致相同于图样化电极层70与走线部622的电容，可减少端子部624与走线部622两者间的阻抗(例如包括差动阻抗)差异，可提高信号传输质量。
另外，在一些实施例中，图样化电极层70可包含至少一线条状电极。在5(C)至5(F)的实施例中，图样化电极层70可由多个线条状电极所组成，且这些线条状电极的其中的一者，于Z方向上可部份重叠于线路部622及端子部624。以下将以图5(C)至图5(F)的实施例进行详细说明。
在图5(C)的实施例中，图样化电极层70由多个线条状电极73所组成，且每个线条状电极73例如分别对应这些走线62的其中的一者，但不限于此。于一些实施例中，线路部622与端子部624于X方向上可例如具有大致相同的宽度。举例来说，如图5(C)所示，这些线条状电极73的延伸方向例如为Y方向，且这些线条状电极73的其中的一者例如具有一第一宽度W1，第一宽度W1定义为局部区域的线条状电极73于X方向上的一最大宽度。另外，如图5(C)所示，线条状电极73对应于线路区域R1的宽度大致相等于条状电极73对应于端子区域R2的宽度，此时第一部份72的图样例如大致相同于第二部分74的图样。另外，走线62的走线部622的宽度大致相等于端子部624的宽度，且走线部622的宽度例如具有一第二宽度W2，其中第二宽度W2定义为局部区域的走线部622于X方向上的一最大宽度。在图5(C)中，第一宽度W1与第二宽度W2的比值例如介于0.3至1之间(0.3≤比值＜1)，即第一宽度W1小于第二宽度W2，且这些线条状电极73可例如分别与其中之一走线62于Z方向上至少部分重叠。在一些实施例中，第一宽度W1与第二宽度W2的比值介于0.5至1之间(0.5≤比值＜1)。通过此设计，可使第一重叠面积A与第二重叠面积B的比值大致介于0.7至1.3之间，此时图样化电极层70与端子部624之间的电容可大致相同于图样化电极层70与走线部622的电容，可减少端子部624与走线部622两者间的阻抗(例如包括差动阻抗)差异，可提高信号传输质量。
在图5(D)的实施例中，图样化电极层70由多线条状电极73所组成，且这些线条状电极73的一者分别对应或至少部份重叠于这些走线62的一者，且线路部622与端子部624例如于X方向上分别具有不同的宽度。在图5(D)实施例中，线条状电极73例如具有第一宽度W1，第一宽度W1定义方式如前述说明，线路部622例如具有第二宽度W2，第二宽度W2定义方式如前述说明。端子部624例如具有第三宽度W3，第三宽度W1定义为端子部624于X方向上的一最大宽度，又或者为局部区域之端子部624于X方向上的一最大宽度。于此施例中，第一宽度W1与第二宽度W2的比值大约介于0.7至1.3之间(0.7≤比值≤1.3)。在一些实施例中，第一宽度W1与第二宽度W2的比值大约介于0.8至1.2之间(0.8≤比值≤1.2)、介于0.9至1.1之间(0.9≤比值≤1.1)或介于0.95至1.05之间(0.95≤比值≤1.05)、介于0.98至1.02之间(0.98≤比值≤1.02)，但不限于此。另外，在一实施例中，第三宽度W3可大于第二宽度W2，但不限于此。需注意的是，上述之局部之组件的最大宽度或是最大间距例如可通过光学显微镜(Optical Microscopy，OM)来拍摄出画面，且例如将画面设定为长及宽分别设定为介于0.5毫米(mm)至500毫米之间的视野下拍摄来画面，并量测该层于画面中的最大宽度来定义，或者可通过其他合适之量测方法来量测。
在图5(E)的实施例中，图样化电极层70由多线条状电极73所组成，且这些线条状电极73的一者例如分别对应或至少部份重叠这些走线62的一者，且线路部622与端子部624于X方向上例如具有不相等的宽度。如图5(E)中，且端子部624例如具有至少一开口O，开口O于Z方向上之轮廓例如呈矩形，即端子部624于Z方向上例如呈一口字型端子部电极，但不限于此。在一实施例中，端子部624的开口O可包含弧型、尖角形、网格状或其它不规则外型，但不限于此。另外，在图5(E)中，线条状电极73例如具有第一宽度W1，第一宽度W1定义方式如上，线路部622例如具有第二宽度W2，第二宽度W2定义方式如上。而第一宽度W1与第二宽度W2的比值关系相似图5(D)，在此不再重复叙述。通过此设计，可使第一重叠面积A与第二重叠面积B的比值大致介于0.7至1.3之间，此时图样化电极层70与端子部624之间的电容可大致相同于图样化电极层70与走线部622的电容，可减少端子部624与走线部622两者间的阻抗(例如包括差动阻抗)差异，可提高信号传输质量。
在图5(F)的实施例中，图样化电极层70可例如由至少一线条状电极所组成，且线条状电极64的一者例如位于两条走线62之间，且线条状电极64的一者分别与两条走线62于Z方向上部份重叠。线条状电极73例如具有第一宽度W1，第一宽度W1定义方式如上。另外，在此实施例中，于X方向上，走线部622与端子部624例如具有相等的宽度，线路部622例如具有第二宽度W2，第二宽度W2定义方式如上。通过此设计，可使第一重叠面积A与第二重叠面积B的比值大致介于0.8至1.2之间，此时图样化电极层70与端子部624之间的电容可大致相同于图样化电极层70与走线部622的电容，可减少端子部624与走线部622两者间的阻抗(例如包括差动阻抗)差异，可提高信号传输质量。
须注意的是，当线路部的宽度与端子部的宽度大致上相等时，且两相邻的线路部的间距与两相邻的端子部的间距大致上相等时，可以通过电路板设有上述硬板(Stiffiner)的区域来定义端子区域R2，但不限于此。
图6是本发明一实施例的电路板50经由TDR仪器量测阻抗(包括差动阻抗)与时间的关系的示意图，其以图4(A)实施例的电路板50来举例图。如图6所示，在信号的传输过程中，走线62对应于走线部或是端子部的阻抗大致都介于90至110欧姆之间(90欧姆≤阻抗≤110欧姆)，且第一(差动)阻抗与第二(差动)阻抗的比值大约介于0.9至1.1之间(0.9≤比值≤1.1)，但不限于此。于一些实施例中，第一(差动)阻抗与第二(差动)阻抗的比值大约介于0.92至1.08之间(0.92≤比值≤1.08)。通过本发明的电路板设计，可减少走线部及端子部分别的阻抗(包括差动阻抗)差异，可降低信号反射或信号抖动问题，进而提高信号传输质量。
此外，在一些实施例中，线路部622于X方向上可具有不同的宽度。其中，线路部622中具有不同宽度的两线路部份分别与图样化电极层70的单位重叠面积的比值是介于0.7至1.3之间，此重叠面积的比较方式类似上述的第一重叠面积或第一重叠面积，在此不再重复叙述。举例来说，假如线路部622的某一线路部分可能需设置电子组件，因此可能具有较大的宽度，则此较大宽度的线路部分与图样化电极层70的重叠面积及另一线路部分与图样化电极层70的重叠面积之间的比值例如介于0.7至1.3之间(0.7≤比值≤1.3)。上述的电子组件例如包括保护组件，但不限于此。因此，线路部622也可不因为不同的的宽度而造成不同部份阻抗差异，进而提高信号传输质量。
本发明的电子装置1可应用于任何需要进行信号传输的装置，如显示器、手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视、车用仪表板、中控台、电子后视镜、抬头显示器，但不限于此。
上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (5)

1.一种电子装置，其特征在于，包含：
一电路板，包含：
一走线层，包含多条走线，且这些走线的其中之一包含一线路部及与该线路部连接的一端子部；以及
一图样化电极层，与该走线层相对设置；
其中，在该电子装置的一俯视方向上，该线路部与该图样化电极层具有一第一重叠面积，该端子部与该图样化电极层具有一第二重叠面积，且该第一重叠面积与该第二重叠面积的比值介于0.7至1.3之间；
其中，该图样化电极层包含多个线条状电极，且该些线条状电极的其中之一与该线路部的至少一部分及该端子部的至少一部分重叠；
其中，该些线条状电极的其中之一具有一第一宽度，该线路部具有一第二宽度，且该第一宽度与该第二宽度的比值介于0.7至1.3之间。
2.如权利要求1所述的电子装置，其特征在于，其中该第一宽度小于该第二宽度。
3.如权利要求1所述的电子装置，其特征在于，其中这些线条状电极的其中之一位于这些走线中的两相邻走线之间，并且与该两相邻走线重叠。
4.如权利要求1所述的电子装置，其特征在于，其中该电路板具有一线路区域及一端子区域，该图样化电极层具有一第一部分及一第二部分，其中该第一部分设置于该线路区域之中，该第二部分设置于该端子区域之中，且该第一部分的图样与该第二部分的图样不相同。
5.如权利要求1所述的电子装置，其特征在于，其中该线路部具有一第一差动阻抗，该端子部具有一第二差动阻抗，且该第一差动阻抗与该第二差动阻抗的比值介于0.9至1.1之间。
CN201811201611.7A 2018-10-16 2018-10-16 电子装置 Active CN111062178B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811201611.7A CN111062178B (zh) 2018-10-16 2018-10-16 电子装置
CN202311464387.1A CN117377197A (zh) 2018-10-16 2018-10-16 电子装置
US16/560,081 US20200120787A1 (en) 2018-10-16 2019-09-04 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811201611.7A CN111062178B (zh) 2018-10-16 2018-10-16 电子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311464387.1A Division CN117377197A (zh) 2018-10-16 2018-10-16 电子装置

Publications (2)

Publication Number Publication Date
CN111062178A CN111062178A (zh) 2020-04-24
CN111062178B true CN111062178B (zh) 2023-12-01

Family

ID=70159208

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311464387.1A Pending CN117377197A (zh) 2018-10-16 2018-10-16 电子装置
CN201811201611.7A Active CN111062178B (zh) 2018-10-16 2018-10-16 电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311464387.1A Pending CN117377197A (zh) 2018-10-16 2018-10-16 电子装置

Country Status (2)

Country Link
US (1) US20200120787A1 (zh)
CN (2) CN117377197A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220304149A1 (en) * 2019-06-28 2022-09-22 3M Innovative Properties Company Multilayer circuit board
US20220034692A1 (en) * 2020-07-29 2022-02-03 Bend Labs, Inc. Electrode and shielding systems and methods for compliant sensors
CN113270154B (zh) * 2021-04-27 2024-03-22 江苏大学 基于机器学习的二硫化钼样品三维表征方法、系统及应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201436831U (zh) * 2009-03-25 2010-04-07 英业达科技有限公司 线路板的布局结构
JP2017216260A (ja) * 2016-05-30 2017-12-07 Tdk株式会社 回路基板及びこれを用いた電子回路モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6190202B2 (ja) * 2013-08-06 2017-08-30 ヒロセ電機株式会社 電気コネクタ
JP6310750B2 (ja) * 2014-04-01 2018-04-11 日本オクラロ株式会社 差動伝送線路、光伝送装置、及び差動伝送線路の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201436831U (zh) * 2009-03-25 2010-04-07 英业达科技有限公司 线路板的布局结构
JP2017216260A (ja) * 2016-05-30 2017-12-07 Tdk株式会社 回路基板及びこれを用いた電子回路モジュール

Also Published As

Publication number Publication date
US20200120787A1 (en) 2020-04-16
CN117377197A (zh) 2024-01-09
CN111062178A (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
US7916262B2 (en) Signal transmission assembly and display device applied with the same
CN111062178B (zh) 电子装置
KR101195688B1 (ko) 플렉시블 기판 및 전기 회로 구조체
US8426987B2 (en) Misalignment detection devices
CN109725756B (zh) 电极连接结构和包括该电极连接结构的电子装置
US20050183884A1 (en) Flexible printed circuit board
US7285729B2 (en) Printed circuit board
CN108664158B (zh) 触控显示器
KR20090131647A (ko) 플렉시블 프린트 회로, 터치 패널, 표시 패널 및 표시 장치
CN209912403U (zh) 显示面板和柔性显示装置
US8779292B2 (en) Substrate and substrate bonding device using the same
EP3579272A1 (en) Electronic device
KR100747960B1 (ko) 전자 부품, 전기 광학 장치 및 전자기기
JP2004184839A (ja) 表示装置
CN109445213A (zh) 显示面板和显示装置
TWI754401B (zh) 觸控顯示模組以及觸控顯示裝置
CN107871758B (zh) 显示装置
CN113260148B (zh) 电子装置
KR200496376Y1 (ko) 칩 및 디스플레이 패널
CN114899174A (zh) 电子装置及其制作方法
CN110571321B (zh) 电子装置
CN112612375A (zh) 触控面板、触控显示器及触控显示器的制造方法
CN110489003B (zh) 显示设备
CN213092080U (zh) 芯片及显示面板
KR101132897B1 (ko) 신호선 연결구조 및 이를 이용한 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant