KR20210121371A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210121371A
KR20210121371A KR1020200037796A KR20200037796A KR20210121371A KR 20210121371 A KR20210121371 A KR 20210121371A KR 1020200037796 A KR1020200037796 A KR 1020200037796A KR 20200037796 A KR20200037796 A KR 20200037796A KR 20210121371 A KR20210121371 A KR 20210121371A
Authority
KR
South Korea
Prior art keywords
substrate
pad
insulating layer
recess
holes
Prior art date
Application number
KR1020200037796A
Other languages
English (en)
Inventor
곽진선
박경순
박희진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200037796A priority Critical patent/KR20210121371A/ko
Priority to US17/007,510 priority patent/US11706956B2/en
Priority to CN202011470600.6A priority patent/CN113451366A/zh
Publication of KR20210121371A publication Critical patent/KR20210121371A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 데드스페이스의 면적을 줄이면서도 불량 발생률이 낮은 디스플레이 장치를 위하여, 디스플레이영역과 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 배치되고 상기 기판의 측면과 일치하는 측면을 갖는 제1측면부와 상기 기판의 측면과 일치하는 측면을 가지며 상기 제1측면부로부터 이격된 제2측면부와 상기 제1측면부와 상기 제2측면부 사이에 위치하는 적어도 하나의 리세스부를 갖는 제1절연층과, 상기 제1절연층 상에 위치하며 상기 적어도 하나의 리세스부를 채우도록 상기 기판의 가장자리까지 연장되어 상기 기판의 측면과 일치하는 선단부면(end surface)을 갖는 제1패드를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 데드스페이스의 면적을 줄이면서도 불량 발생률이 낮은 디스플레이 장치에 관한 것이다.
스마트폰이나 랩탑 등과 같은 이동식 장치(portable device)는 디스플레이 장치를 일 구성요소로 갖는다. 디스플레이 장치는 이미지를 디스플레이할 수 있는 디스플레이영역과, 디스플레이영역 외측에 위치하며 이미지를 디스플레이할 수 없는 주변영역을 갖는다. 이러한 디스플레이 장치는 충분한 면적의 디스플레이영역을 확보하여 사용자 편의성을 높이면서도, 주변영역의 면적을 줄여 이동식 장치의 전체적인 크기가 줄어들도록 할 필요가 있다. 이동식 장치가 아니더라도, 디스플레이 장치를 일 구성요소로 갖는 텔레비전 등의 경우에도, 디스플레이 장치의 디스플레이영역의 면적을 넓히면서도 주변영역의 면적을 줄일 필요가 있다.
그러나 종래의 디스플레이 장치의 경우, 디스플레이 영역에 전기적 신호를 인가하기 위한 인쇄회로기판이 부착되는 기판 상의 면적이 넓어, 주변영역의 면적이 넓다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 데드스페이스의 면적을 줄이면서도 불량 발생률이 낮은 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 배치되고 상기 기판의 측면과 일치하는 측면을 갖는 제1측면부와 상기 기판의 측면과 일치하는 측면을 가지며 상기 제1측면부로부터 이격된 제2측면부와 상기 제1측면부와 상기 제2측면부 사이에 위치하는 적어도 하나의 리세스부를 갖는 제1절연층과, 상기 제1절연층 상에 위치하며 상기 적어도 하나의 리세스부를 채우도록 상기 기판의 가장자리까지 연장되어 상기 기판의 측면과 일치하는 선단부면(end surface)을 갖는 제1패드를 구비하는, 디스플레이 장치가 제공된다.
본 발명의 다른 일 관점에 따르면, 디스플레이영역과 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 배치되고 측면에 적어도 하나의 리세스부를 가져 상기 적어도 하나의 리세스부 이외 부분에서의 측면이 상기 기판의 측면과 일치하는 제1절연층과, 상기 제1절연층 상에 위치하며 상기 적어도 하나의 리세스부를 채우도록 상기 기판의 가장자리까지 연장되어 상기 기판의 측면과 일치하는 선단부면(end surface)을 갖는 제1패드를 구비하는, 디스플레이 장치가 제공된다.
상기 제1절연층은 상기 기판에 수직인 방향으로 연장된 복수개의 관통홀들을 갖고, 상기 제1패드는 상기 복수개의 관통홀들을 채울 수 있다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 복수개의 관통홀들은 랜덤(random)하게 배치될 수 있다.
상기 제1패드는 장축을 따라 연장된 형상을 갖고, 상기 복수개의 관통홀들은 상기 장축에 수직인 방향으로 지그재그로 배치될 수 있다.
상기 복수개의 관통홀들은, 상기 기판의 상면에 평행하며 상기 제1패드를 지나는 가상의 직선이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치될 수 있다.
상기 복수개의 관통홀들은, 상기 기판의 측면과 평행한 가상의 평면이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치될 수 있다.
상기 적어도 하나의 리세스부 각각은 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 가질 수 있다.
상기 제1절연층은 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면과 일치하는 측면을 갖는 제3측면부를 더 포함하고, 상기 적어도 하나의 리세스부는, 상기 제1측면부와 상기 제3측면부 사이에 위치한 제1리세스부와 상기 제2측면부와 상기 제3측면부 사이에 위치한 제2리세스부를 포함할 수 있다.
상기 제1절연층은 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면과 일치하는 측면을 갖는 제3측면부를 더 포함하고, 상기 적어도 하나의 리세스부는, 상기 제1측면부와 상기 제3측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제1리세스부와, 상기 제2측면부와 상기 제3측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제2리세스부를 포함할 수 있다.
상기 제1리세스부와 상기 제2리세스부는 평행할 수 있다.
상기 기판과 상기 제1패드 사이에 개재되고 상기 제1패드와 컨택하며 상기 기판의 측면과 일치하는 선단부면을 갖는 제2패드를 더 구비할 수 있다.
상기 제1절연층은 상기 제2패드의 선단부면에 연결된 양 측 가장자리를 덮어 상기 제1패드와 상기 제2패드 사이에 개재될 수 있다.
상기 제2패드 하부에 위치한 제3패드와, 상기 제3패드와 상기 제2패드 사이에 개재된 제2절연층을 더 구비할 수 있다.
본 발명의 또 다른 일 관점에 따르면, 디스플레이영역과 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 배치되고 상기 기판의 측면과 일치하는 측면을 갖는 제1측면부와 상기 기판의 측면과 일치하는 측면을 가지며 상기 제1측면부로부터 이격된 제2측면부와 상기 제1측면부와 상기 제2측면부 사이에 위치하는 적어도 하나의 리세스부와 상기 기판에 수직인 방향으로 연장된 복수개의 관통홀들을 갖는 제1절연층과, 상기 제1절연층 상에 위치하고 상기 적어도 하나의 리세스부 및 상기 복수개의 관통홀들의 적어도 일부를 채우며 상호 이격되어 위치하는 복수개의 제1패드들과, 상기 기판과 상기 복수개의 제1패드들 사이에 개재되고 상기 복수개의 제1패드들과 컨택하며 상기 기판의 측면과 일치하는 선단부면을 갖는 제2패드를 구비하고, 상기 복수개의 제1패드들 중 일부는 상기 기판의 측면과 일치하는 선단부면을 갖는, 디스플레이 장치가 제공된다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 복수개의 관통홀들은 랜덤(random)하게 배치될 수 있다.
상기 제2패드는 장축을 따라 연장된 형상을 갖고, 상기 복수개의 관통홀들은 상기 장축에 수직인 방향으로 지그재그로 배치될 수 있다.
상기 복수개의 관통홀들은, 상기 기판의 상면에 평행하며 상기 제2패드를 지나는 가상의 직선이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치될 수 있다.
상기 복수개의 관통홀들은, 상기 기판의 측면과 평행한 가상의 평면이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치될 수 있다.
본 발명의 또 다른 일 관점에 따르면, 디스플레이영역과 주변영역을 갖는 기판과, 상기 기판의 상기 주변영역 상에 배치되고 상기 기판의 측면과 일치하는 측면을 갖는 제1측면부와 상기 기판의 측면과 일치하는 측면을 가지며 상기 제1측면부로부터 이격된 제2측면부와 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면과 일치하는 측면을 갖는 제3측면부와 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제1리세스부와 제2측면부와 상기 제3측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제2리세스부를 갖는 제1절연층과, 상기 제1절연층 상에 위치하고 상기 제1리세스부와 상기 제2리세스부 중 적어도 일부를 채우며 상호 이격되어 위치하는 복수개의 제1패드들과, 상기 기판과 상기 복수개의 제1패드들 사이에 개재되고 상기 복수개의 제1패드들과 컨택하며 상기 기판의 측면과 일치하는 선단부면을 갖는 제2패드를 구비하고, 상기 복수개의 제1패드들 중 일부는 상기 기판의 측면과 일치하는 선단부면을 갖는, 디스플레이 장치가 제공된다.
상기 제1리세스부와 상기 제2리세스부는 평행할 수 있다.
상기 제1절연층은 상기 제2패드의 선단부면에 연결된 양 측 가장자리를 덮을 수 있다.
상기 제2패드 하부에 위치한 제3패드와, 상기 제3패드와 상기 제2패드 사이에 개재된 제2절연층을 더 구비할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 데드스페이스의 면적을 줄이면서도 불량 발생률이 낮은 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 기판을 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다.
도 3은 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다.
도 4는 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 5는 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 7은 도 6의 VII-VII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 9는 도 8의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 12는 도 11의 XII-XII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 기판을 개략적으로 도시하는 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이며, 도 3은 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다.
본 실시예에 따른 디스플레이 장치는 기판(100)을 포함한다. 기판(100)은 도 1에 도시된 것과 같이 디스플레이영역(DA)과 그 외측의 주변영역(PA)을 갖는다. 기판(100)은 +z 방향의 상면과, -z 방향의 하면과, 상면과 하면을 연결하는 측면들(100a, 100b)을 갖는다.
이러한 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 기판(100)이 플렉서블 또는 벤더블 특성을 갖는다면, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
디스플레이영역(DA)의 가장자리는 전체적으로는 직사각형, 정사각형, 또는 직사각형이나 정사각형과 유사한 형상을 가질 수 있다. 기판(100) 역시 평면도 상에서 전체적으로 직사각형, 정사각형, 또는 직사각형이나 정사각형과 유사한 형상을 가질 수 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 평면도 상에서 기판(100)과 디스플레이영역(DA)이 적어도 일부분에서 곡선 형상을 갖는 등, 다양한 변형이 가능하다.
기판(100)의 주변영역(PA) 상에는 제1절연층(131)이 배치된다. 제1절연층(131)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 이러한 제1절연층(131)은 단층구조 또는 다층구조를 포함할 수 있다. 물론 제1절연층(131)은 기판(100)의 주변영역(PA) 상에만 위치하는 것이 아니라, 디스플레이영역(DA) 내에도 존재할 수 있다. 이 경우, 제1절연층(131)의 디스플레이영역(DA) 내의 부분과 제1절연층(131)의 주변영역(PA) 내의 부분은 서로 연결된 일체(一體)일 수도 있고, 상호 이격되어 있을 수도 있다.
제1절연층(131)은 제1측면부(131a), 제2측면부(131b) 및 적어도 하나의 리세스부(RS, 도 3 참조)를 갖는다. 제1측면부(131a)는 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖는다. 여기서 어떤 측면이 다른 측면과 일치한다는 것은, 그 어떤 측면과 그 다른 측면이 연속면을 형성한다는 의미이다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다. 제2측면부(131b) 역시 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖는데, 제1측면부(131a)로부터 이격되어 있다. 적어도 하나의 리세스부(RS)는 제1측면부(131a)와 제2측면부(131b) 사이에 위치한다.
제1패드(PD1, 도 2 참조)는 제1절연층(131) 상에 위치한다. 그리고 제1패드(PD1)는 제1절연층(131)의 적어도 하나의 리세스부(RS)를 채우도록 기판(100)의 가장자리까지 연장되어, 기판(100)의 (+x 방향) 측면(100a)과 일치하는 선단부면(end surface, PD1a)을 갖는다.
도 4는 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 4에 도시된 것과 같이, 기판(100)의 (+x 방향) 측면과 (-z 방향) 하면에는 인쇄회로기판(PCB)이 위치할 수 있다. 인쇄회로기판(PCB)은 플렉서블할 수 있다. 예컨대 인쇄회로기판(PCB)은 수지로 형성되어 플렉서블한 베이스층(PB)과 이 베이스층(PB) 상에 위치한 전극 또는 배선(PW)을 포함할 수 있다. 또는, 인쇄회로기판(PCB)은 기판(100)에 전기적으로 연결되는 플렉서블한 인쇄회로기판과, 이 플렉서블한 인쇄회로기판에 전기적으로 연결되는 단단한 인쇄회로기판을 포함할 수 있다.
인쇄회로기판(PCB)은 기판(100)의 디스플레이영역(DA) 상에 위치하는 디스플레이소자 등에게 인가될 전기적 신호를 생성하거나 디스플레이영역(DA)으로 전달할 수 있으며, 인쇄회로기판(PCB) 상에는 집적회로 소자 등이 위치할 수 있다. 이러한 인쇄회로기판(PCB)의 전극 또는 배선(PW)은 은(Ag) 페이스트 또는 이방성 도전필름과 같은 도전성 접착제(PS)에 의해 기판(100)의 (+x 방향) 측면 상에서 제1패드(PD1)에 전기적으로 연결될 수 있다. 즉, 인쇄회로기판(PCB)은 기판(100)의 (+x 방향) 측면과 일치하는 제1패드(PD1)의 선단부면(PD1a)에 전기적으로 연결된다. 이에 따라 디스플레이 장치의 데드스페이스의 면적을 획기적으로 줄일 수 있다.
한편, 전술한 바와 같이 본 실시예에 따른 디스플레이 장치의 경우 제1절연층(131)이 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 가지며 상호 이격된 제1측면부(131a)와 제2측면부(131b)를 갖고, 적어도 하나의 리세스부(RS)가 제1측면부(131a)와 제2측면부(131b) 사이에 위치한다. 그리고 제1절연층(131) 상에 위치하는 제1패드(PD1, 도 2 참조)는 제1절연층(131)의 적어도 하나의 리세스부(RS)를 채우도록 기판(100)의 가장자리까지 연장되어, 기판(100)의 (+x 방향) 측면(100a)과 일치하는 선단부면(PD1a)을 갖는다. 이에 따라 기판(100)의 (+x 방향) 측면과 일치하는 제1패드(PD1)의 선단부면(PD1a)의 면적이 충분히 넓어질 수 있으며, 결과적으로 제1패드(PD1)와 인쇄회로기판(PCB)의 전기적인 접촉면적 역시 충분히 넓어지도록 할 수 있다. 이를 통해 제1패드(PD1)와 인쇄회로기판(PCB)의 접촉 불량 발생률을 낮출 수 있다.
만일 제1절연층(131)이 적어도 하나의 리세스부(RS)를 갖지 않고 제1패드(PD1)가 그러한 제1절연층(131) 상에만 위치한다면, 기판(100)의 (+x 방향) 측면(100a)과 일치하는 제1패드(PD1)의 선단부면(PD1a)의 면적은 좁을 수밖에 없다. 이 경우 제1패드(PD1)와 인쇄회로기판(PCB) 사이의 접촉저항이 높아, 인쇄회로기판(PCB)으로부터의 전기적 신호가 원활하게 디스플레이영역(DA) 등으로 전달되지 않을 수 있다. 하지만 제1절연층(131)이 적어도 하나의 리세스부(RS)를 갖고 제1패드(PD1)가 적어도 하나의 리세스부(RS)를 채우기 때문에, 기판(100)의 (+x 방향) 측면(100a)과 일치하는 제1패드(PD1)의 선단부면(PD1a)의 면적은 리세스부(RS)의 존재에 의해 증가하게 된다. 그 결과 제1패드(PD1)와 인쇄회로기판(PCB) 사이의 접촉저항을 획기적으로 낮출 수 있다.
한편, 제1절연층(131)은 제1측면부(131a)와 제2측면부(131b) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖는 제3측면부(131c)를 더 포함할 수 있다. 이에 따라 적어도 하나의 리세스부(RS)는, 제1측면부(131a)와 제3측면부(131c) 사이에 위치한 제1리세스부(RS1)와 제2측면부(131b)와 제3측면부(131c) 사이에 위치한 제2리세스부(RS2)를 포함한다. 제1패드(PD1)는 제1리세스부(RS1)와 제2리세스부(RS2)를 모두 채울 수 있다. 도 2 및 도 3을 통해 알 수 있는 것과 같이, 제1절연층(131)이 갖는 리세스부(RS)의 개수가 증가하면 증가할수록, 기판(100)의 (+x 방향) 측면(100a)과 일치하는 제1패드(PD1)의 선단부면(PD1a)의 면적은 증가한다. 따라서 이를 통해 제1패드(PD1)와 인쇄회로기판(PCB) 사이의 컨택저항을 효과적으로 낮출 수 있다.
본 실시예에 따른 디스플레이 장치는 제1패드(PD1)를 구비하는 것 외에, 제2패드(PD2)를 더 구비할 수도 있다. 예컨대 도 2 내지 도 4에 도시된 것과 같이, 제2패드(PD2)는 기판(100)과 제1패드(PD1) 사이에 개재되고, 제1패드(PD1)와 컨택하며 기판(100)의 (+x 방향) 측면(100a)과 일치하는 선단부면(PD2a)을 가질 수 있다. 제1패드(PD1)와 제2패드(PD2) 사이에 개재되는 제1절연층(131)은, 제2패드(PD2)의 선단부면(PD2a)에 연결된 (x축을 따라 연장된) 양 측 가장자리를 덮을 수 있다. 이때 제1절연층(131)은 제1패드(PD1)와 제2패드(PD2) 사이에 개재되지만, 제1패드(PD1)와 제2패드(PD2)는 제1절연층(131)의 적어도 하나의 리세스부(RS)를 통해 서로 컨택할 수 있다. 즉, 제1절연층(131)의 적어도 하나의 리세스부(RS)는 (-z 방향) 하부에 위치한 제2패드(PD2)의 상면을 노출시키고, 제1패드(PD1)는 적어도 하나의 리세스부(RS)를 채우면서 이를 통해 제2패드(PD2)에 컨택할 수 있다. 제1패드(PD1)뿐만 아니라 제2패드(PD2) 역시, 도전성 접착제(PS)에 의해 그 선단부면(PD2a)이 인쇄회로기판(PCB)에 전기적으로 연결되도록 할 수 있다. 이를 통해 인쇄회로기판(PCB)으로부터의 전기적 신호가 디스플레이영역(DA) 등에 원활하게 전달되도록 할 수 있다.
나아가, 디스플레이 장치는 제2패드(PD2) 하부에 위치한 제3패드(PD3)와, 제3패드(PD3)와 제2패드(PD2) 사이에 개재된 제2절연층(122)을 더 구비할 수 있다. 제3패드(PD3)는 기판(100)의 (+x 방향) 측면(100a)과 일치하는 선단부면(PD3a)을 가질 수 있다. 제1패드(PD1)와 제2패드(PD2)뿐만 아니라 제3패드(PD3) 역시, 도전성 접착제(PS)에 의해 그 선단부면(PD3a)이 인쇄회로기판(PCB)에 전기적으로 연결되도록 할 수 있다. 이를 통해 인쇄회로기판(PCB)으로부터의 전기적 신호가 디스플레이영역(DA) 등에 원활하게 전달되도록 할 수 있다. 물론 필요하다면, 제2절연층(122)에 관통홀 등이 형성되어 제2패드(PD2)가 제3패드(PD3)에 연결되도록 할 수 있다.
도 5는 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 구체적으로, 도 5는 도 2의 디스플레이 장치의 디스플레이영역(DA)에서의 일부분을 개략적으로 도시하는 단면도이다. 참고로 도 2에서는 편의상 디스플레이 장치의 일부분만을 도시한 것으로, 필요하다면 후술하는 평탄화층(140)이나 화소정의막(150) 등도 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 가질 수도 있다.
기판(100)의 디스플레이영역에는 디스플레이소자(310)와, 디스플레이소자(310)가 전기적으로 연결되는 박막트랜지스터들(210, 220)이 위치할 수 있다. 도 5에서는 디스플레이소자(310)로서 유기발광소자가 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자가 제1박막트랜지스터(210)에 전기적으로 연결된다는 것은, 화소전극(311)이 제1박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다.
참고로 도 5에서는 제1박막트랜지스터(210) 외에도 제2박막트랜지스터(220)도 하나의 화소에 위치하는 것으로 도시하고 있다. 이처럼 하나의 화소에는 복수개의 박막트랜지스터들이 위치할 수 있다. 제1박막트랜지스터(210)와 제2박막트랜지스터(220)는 유사한 구조를 취할 수 있다.
제1박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 제1반도체층(211), 제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)을 포함할 수 있다. 제1게이트전극(213)은 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 제1소스전극(215a)과 제1드레인전극(215b) 역시 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층과 Al층을 포함할 수 있다.
한편, 제1반도체층(211)과 제1게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1게이트절연층(121)이 제1반도체층(211)과 제1게이트전극(213) 사이에 개재될 수 있다. 아울러 제1게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 티타늄옥사이드 또는 알루미늄옥사이드 등의 무기물을 포함하는 층간절연층(131)이 배치될 수 있으며, 제1소스전극(215a) 및 제1드레인전극(215b)은 그러한 층간절연층(131) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
제2박막트랜지스터(220)의 경우, 제1박막트랜지스터(210)의 제1반도체층(211)과 마찬가지로 제2반도체층(221)을 갖는다. 하지만 제1게이트전극(213)이 제1게이트절연층(121) 상에 위치하는 것과 달리, 제2게이트전극(223)은 제1게이트전극(213)을 덮는 제2게이트절연층(122) 상에 위치할 수 있다. 제2게이트절연층(122)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 층간절연층(131)은 제2게이트전극(223)을 덮고, 제2소스전극(225a) 및 제2드레인전극(225b)은 그러한 층간절연층(131) 상에 배치될 수 있다.
물론 필요에 따라, 제2게이트전극(223)도 제1게이트전극(213)과 마찬가지로 제1게이트절연층(121) 상에 위치할 수도 있다. 이 경우 제1게이트절연층(121)과 제2게이트절연층(122) 사이에는 필요한 배선이 위치할 수 있다.
이러한 구조의 제1박막트랜지스터(210) 및 제2박막트랜지스터(220)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 티타늄옥사이드 및 알루미늄옥사이드층 중 하나 이상을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 제1박막트랜지스터(210)의 제1반도체층(211)이나 제2박막트랜지스터(220)의 제2반도체층(221)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 제1박막트랜지스터(210)와 제2박막트랜지스터(220) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 5에 도시된 것과 같이 제1박막트랜지스터(210)와 제2박막트랜지스터(220) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 제1박막트랜지스터(210)와 제2박막트랜지스터(220) 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 5에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는 디스플레이소자(310)가 위치할 수 있다. 디스플레이소자(310)는 예컨대 화소전극(311), 대향전극(315) 및 그 사이에 개재되며 발광층을 포함하는 중간층(313)을 갖는 유기발광소자일 수 있다. 화소전극(311)은 도 5에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 제1소스전극(215a) 및 제1드레인전극(215b) 중 어느 하나와 컨택하여 제1박막트랜지스터(210)와 전기적으로 연결된다.
대향전극(315)을 통해 광을 외부로 방출하는 상부발광(top emission) 디스플레이 장치인 경우, 화소전극(303)은 알루미늄과 티타늄의 적층구조(Ti/Al/Ti), 알루미늄과 ITO의 적층구조(ITO/Al/ITO), APC 합금, APC 합금과 ITO의 적층구조(ITO/APC/ITO)와 같은, 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd) 및/또는 구리(Cu)의 합금이다. 화소전극(303)을 통해 광을 외부로 방출하는 하부 발광(bottom) 디스플레이 장치의 경우, 화소전극(303)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag) 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)을 포함할 수 있다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(311)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 5에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(311)의 가장자리와 화소전극(311) 상부의 대향전극(315)과의 사이의 거리를 증가시킴으로써 화소전극(311)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(313)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(313)이 저분자 물질을 포함할 경우, 중간층(313)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다. 중간층(313)이 고분자 물질을 포함할 경우, 중간층(313)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(313)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다. 물론 중간층(313)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있다. 그리고 중간층(313)은 복수개의 화소전극(311)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(311)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(315)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(315)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(311)들에 대응할 수 있다. 상부 발광형 디스플레이 장치의 경우, 대향전극(315)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag) 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)을 포함할 수 있다. 하부 발광형 디스플레이 장치의 경우, 대향전극(315)은 알루미늄과 티타늄의 적층구조(Ti/Al/Ti), 알루미늄과 ITO의 적층구조(ITO/Al/ITO), APC 합금 및 APC 합금과 ITO의 적층구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함할 수 있다. APC 합금은 은(Ag), 팔라듐(Pd) 및/또는 구리(Cu)의 합금이다.
대향전극(315)은 디스플레이영역(DA)을 덮되, 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된다. 이러한 대향전극(315)은 주변영역(PA)에서 전극전원공급라인에 전기적으로 연결된다. 이러한 전극전원공급라인은 ELVSS로 불리기도 한다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층은 디스플레이영역(DA)을 덮으며 주변영역(PA)의 적어도 일부에까지 연장될 수 있다. 이러한 봉지층은 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있다. 제1무기봉지층과 제2무기봉지층은 실리콘나이트라이드, 실리콘옥시나이트라이드, 실리콘옥사이드, 티타늄옥사이드 또는 알루미늄옥사이드를 포함할 수 있다. 유기봉지층은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등을 포함할 수 있다. 또한, 필요하다면 도 2에 도시된 것과 같이 상부기판(400)이 기판(100) 상부에 위치할 수도 있다. 이 경우 상부기판(400) 하부에는 충진재(500)가 상부기판(400)의 하부 공간을 채울 수 있다.
기판(100)의 디스플레이영역(DA) 내에 데이터라인과 전원라인 등이 배치되는데, 주변영역(PA)에도 다양한 배선 등이 위치할 수 있다. 예컨대 전술한 것과 같이 전극전원공급라인 등이 주변영역(PA)에 위치할 수 있다. 그 외에도 전원공급라인이 주변영역(PA)에 위치할 수 있는데, 전원공급라인에는 디스플레이영역(DA) 내로 연장되는 Vdd라인이라고도 불리는 전원라인이 연결되어, 디스플레이영역(DA) 내의 화소들에게 전원을 공급하는 역할을 할 수 있다. 예컨대 전원라인은 데이터라인과 대략 평행한 형상을 가질 수 있다.
도 2 내지 도 4를 참조하여 설명한 제1절연층(131)과 제2절연층(122)은 도 5의 층간절연층(131)과 제2게이트절연층(122)에 대응할 수 있다. 즉, 도 2 내지 도 4에 도시된 제1절연층(131)은 도 5의 층간절연층(131)과 일체일 수 있다. 물론 도 2 내지 도 4에 도시된 제1절연층(131)은 도 5의 층간절연층(131)과 이격될 수도 있지만, 디스플레이 장치의 제조 과정에서는 동일 물질로 동시에 형성될 수 있다. 도 2 내지 도 4에 도시된 제2절연층(122)도 도 5의 제2게이트절연층(122)과 일체일 수 있다. 물론 도 2 내지 도 4에 도시된 제2절연층(122)은 도 5의 제2게이트절연층(122)과 이격될 수도 있지만, 디스플레이 장치의 제조 과정에서는 동일 물질로 동시에 형성될 수 있다.
아울러 도 2 내지 도 4를 참조하여 설명한 제1패드(PD1)는 제1소스전극(215a) 및 제1드레인전극(215b)을 형성할 시 동일한 물질로 동시에 형성될 수 있다. 마찬가지로, 제2패드(PD2)는 제2게이트전극(223)을 형성할 시 동일한 물질로 동시에 형성될 수 있고, 제3패드(PD3)는 제1게이트전극(213)을 형성할 시 동일한 물질로 동시에 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다. 물론 전술한 것과 같이 필요에 따라 제2게이트전극(223)이 제1게이트전극(213)과 마찬가지로 제1게이트절연층(121) 상에 위치하고, 제1게이트절연층(121)과 제2게이트절연층(122) 사이에는 필요한 배선이 위치할 수 있다. 이 경우에는 제2패드(PD2)는 그러한 배선을 형성할 시 동일한 물질로 동시에 형성될 수 있다.
디스플레이 장치를 제조함에 있어서, 버퍼층(110), 제1게이트절연층(121), 제2게이트절연층(122), 층간절연층(131) 등을 기판(100)의 전면(全面) 상에 형성하고, 다른 구성요소들을 형성한 후, 기판(100) 등을 커팅하는 과정을 거치게 된다. 기판(100)을 커팅함에 따라 도 2에 도시된 것과 같이 제1패드(PD1)의 선단부면(PD1a)이 기판(100)의 (+x 방향) 측면(100a)과 일치하게 되는바, 이 과정에서 버퍼층(110), 제1게이트절연층(121), 제2게이트절연층(122) 및 층간절연층(131)이 모두 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖게 될 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이고, 도 7은 도 6의 VII-VII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 6 및 도 7에 도시된 것과 같이, 제1절연층(131)은 기판(100)에 수직인 방향(+z 방향)으로 연장된 복수개의 관통홀(TH)들을 가질 수 있다. 이 경우 제1절연층(131) 상에 위치하는 제1패드(PD1)는 이러한 복수개의 관통홀(TH)들을 채울 수 있다. 도 6 및 도 7에서는 관통홀(TH)들 각각이 평면도 상에서 원 또는 타원 형상을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 관통홀(TH)들 각각은 평면도 상에서 사각형 형상을 가질 수도 있는 등, 다양한 변형이 가능하다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
전술한 것과 같이 디스플레이 장치를 제조함에 있어서, 버퍼층(110), 제1게이트절연층(121), 제2게이트절연층(122), 층간절연층(131) 등을 기판(100)의 전면(全面) 상에 형성하고, 다른 구성요소들을 형성한 후, 기판(100) 등을 커팅하는 과정을 거치게 된다. 기판(100)을 커팅함에 따라 도 2에 도시된 것과 같이 제1패드(PD1)의 선단부면(PD1a)이 기판(100)의 (+x 방향) 측면(100a)과 일치하게 된다. 이때 기판(100)을 커팅할 시 도 2에 도시된 것과 같이 제1절연층(131)의 리세스부(RS)가 커팅되도록 해야, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다. 따라서 기판(100)의 대략적인 임의의 위치를 커팅하더라도 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 하기 위해, 제1절연층(131)이 기판(100)에 수직인 방향(+z 방향)으로 연장된 복수개의 관통홀(TH)들을 갖도록 할 수 있다. 복수개의 관통홀(TH)들 중 커팅되는 것이 제1절연층(131)의 리세스부(RS)가 될 수 있기 때문이다.
나아가, 제1패드(PD1)는 장축(x축)을 따라 연장된 형상을 갖고, 제1절연층(131)이 갖는 복수개의 관통홀(TH)들은 이 장축(x축)에 수직인 방향(y축 방향)으로 지그재그로 배치되도록 할 수 있다. 이를 통해, 예컨대 도 6의 제2가상선(IL2)과 같이 y축과 평행한 절단선을 따라 기판(100)을 절단할 시, 절단선의 위치가 x축을 따라 살짝 가변하더라도 언제나 복수개의 관통홀(TH)들 중 일부가 커팅되도록 함으로써, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다.
나아가, 복수개의 관통홀(TH)들은, 기판(100)의 상면에 평행하며 제1패드(PD1)를 지나는 가상의 직선이 복수개의 관통홀(TH)들 중 적어도 하나를 지나도록 배치될 수 있다. 도 6에서는 xy 평면과 평행하며 제1패드(PD1)를 지나는 제1가상선(IL1), 제2가상선(IL2) 및 제3가상선(IL3) 모두 복수개의 관통홀(TH)들 중 적어도 하나를 지나는 것을 보여주고 있다. 이를 통해, 기판(100)을 절단할 시, 절단선의 위치가 가변하더라도 언제나 복수개의 관통홀(TH)들 중 일부가 커팅되도록 함으로써, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다.
제1절연층(131)의 복수개의 관통홀(TH)들은, 기판(100)의 (+x 방향) 측면(100a)과 평행한 가상의 평면(yz 평면)이 복수개의 관통홀(TH)들 중 적어도 하나를 지나도록 배치될 수 있다. 이를 통해, 제조과정에서 기판(100)이 커팅되어 형성될 측면(100a)의 위치가 x축을 따라 살짝 가변하더라도 언제나 복수개의 관통홀(TH)들 중 일부가 커팅되도록 함으로써, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다. 또는, 기판(100)에 수직인 방향에서 바라볼 시, 복수개의 관통홀(TH)들은 랜덤(random)하게 배치될 수도 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이고, 도 9는 도 8의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
본 실시예에 따른 디스플레이 장치의 제1절연층(131)은 복수개의 관통홀(TH)들을 갖지 않는다. 대신, 제1절연층(131)의 적어도 하나의 리세스부(RS) 각각은, 기판(100)의 (+x 방향) 측면(100a)으로부터 멀어지는 방향(-x 방향)으로 연장된 슬릿 형상을 갖는다. 제1절연층(131) 상에 위치하는 제1패드(PD1)는 이 슬릿 형상의 리세스부(RS)를 채운다. 이를 통해 제조과정에서 기판(100)을 커팅할 시 절단선의 위치가 가변하더라도 언제나 슬릿이 커팅되도록 함으로써, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다. 도 8에서는 xy 평면과 평행하며 제1패드(PD1)를 지나는 제1가상선(IL1), 제2가상선(IL2) 및 제3가상선(IL3) 모두 언제나 슬릿 형상의 리세스부(RS)를 지나는 것을 보여주고 있다.
이 경우, 제1절연층(131)은 제1측면부(131a)와 제2측면부(131b) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖는 제3측면부(131c, 도 2 참조)를 포함하고, 적어도 하나의 리세스부(RS)는, 도 8에 도시된 것과 같이 제1측면부(131a)와 제3측면부(131c) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)으로부터 멀어지는 방향(-x 방향)으로 연장된 슬릿 형상을 갖는 제1리세스부(RS1)와, 상기 제2측면부(131b)와 제3측면부(131c) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)으로부터 멀어지는 방향(-x 방향)으로 연장된 슬릿 형상을 갖는 제2리세스부(RS2)를 포함할 수 있다. 이때 제1리세스부(RS1)와 제2리세스부(RS2)는 평행할 수 있다.
한편 도 2 및 도 3에서는 기판(100) 상에 위치하는 제1절연층(131)이 측면에 적어도 하나의 리세스부(RS)를 가져, 적어도 하나의 리세스부(RS) 이외 부분에서의 제1절연층(131)의 모든 측면이 기판(100)의 측면들(100a, 100b)과 일치하는 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니다.
예컨대, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도인 도 10에 도시된 것과 같이, 제1절연층(131)은 적어도 하나의 리세스부(RS) 이외 부분에서의 모든 측면이 기판(100)의 측면들(100a, 100b)과 일치할 필요는 없다. 도 10에 도시된 것과 같이, 제1절연층(131)의 (-y 방향) 측면은 기판(100)의 (-y 방향) 측면(100b)과 일치하지 않고, 기판(100)의 내측에 위치할 수도 있다. 제1절연층(131)의 (+x 방향) 측면도 모든 부분에서 기판(100)의 (+x 방향) 측면(100a)과 일치할 필요는 없다. 즉, 제1절연층(131)의 제1측면부(131a)와 제2측면부(131b)가 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖고, 적어도 하나의 리세스부(RS)가 제1측면부(131a)와 제2측면부(131b) 사이에 위치하면 충분하다. 물론 제1절연층(131)이 제1측면부(131a)와 제2측면부(131b) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖는 제3측면부(131c)를 포함하고, 적어도 하나의 리세스부(RS)는, 제1측면부(131a)와 제3측면부(131c) 사이에 위치한 제1리세스부(RS1)와 제2측면부(131b)와 제3측면부(131c) 사이에 위치한 제2리세스부(RS2)를 포함할 수도 있다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이고, 도 12는 도 11의 XII-XII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
본 실시예에 따른 디스플레이 장치의 경우, 제1절연층(131)은 제1측면부(131a), 제2측면부(131b), 제1측면부(131a)와 제2측면부(131b) 사이에 위치하는 적어도 하나의 리세스부(RS), 그리고 기판(100)에 수직인 방향(+z 방향)으로 연장된 복수개의 관통홀(TH)들을 갖는다. 제1측면부(131a)와 제2측면부(131b)는 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖는다.
그리고 본 실시예에 따른 디스플레이 장치는, 복수개의 제1패드(PD1)들을 갖는다. 이 복수개의 제1패드(PD1)들은 제1절연층(131) 상에 위치하는데, 적어도 하나의 리세스부(RS) 및 복수개의 관통홀(TH)들의 적어도 일부를 채우며, 상호 이격되어 위치한다. 도 11에서는 평면도 상에서 복수개의 제1패드(PD1)들 각각이 마름모 형상을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 제1패드(PD1)들 각각은 평면도 상에서 원 또는 타원 형상을 가질 수도 있고, 직사각형이나 정사각형 형상을 가질 수도 있는 등, 다양한 변형이 가능하다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
복수개의 제1패드(PD1)들 하부에 위치하는 제2패드(PD2)는, 관통홀(TH)들 또는 리세스부(RS)에 의해 복수개의 제1패드(PD1)들에 컨택한다. 아울러 제2패드(PD2)는 기판(100)의 (+x 방향) 측면(100a)과 일치하는 선단부면(PD2a, 도 2 참조)을 갖는다. 또한, 복수개의 제1패드(PD1)들 중 일부는 기판(100)의 (+x 방향) 측면(100a)과 일치하는 선단부면(PD1a)을 갖는다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우에도, 제1절연층(131)이 갖는 리세스부(RS)에 의해, 인쇄회로기판(PCB)과 접촉하는 패드의 선단부면의 면적을 충분히 확보할 수 있다.
한편, 도 2에 도시된 것과 같이 충진재(500)가 제1패드(PD1)에 컨택할 경우, 충진재(500)와 제1패드(PD1)가 화학적인 반응을 일으킬 수 있다. 예컨대 제1패드(PD1)가 알루미늄과 같은 물질을 포함하고 충진재(500)가 프릿(frit)을 포함하는 경우, 제1패드(PD1)가 포함하는 알루미늄 등의 물질의 일부가 녹아 제1패드(PD1) 외측으로 튀어나오는 소위 힐락(hillock) 현상이 발생할 수 있다. 이에 따라 도 2에 도시된 것과 같은 상호 인접하여 평행하게 위치한 제1패드(PD1)들 사이에서 쇼트가 발생할 수도 있다.
본 실시예에 따른 디스플레이 장치의 경우 제2패드(PD2) 상에 복수개의 제1패드(PD1)들이 상호 이격하여 위치하는바, 따라서 제1패드(PD1)가 힐락현상이 발생하는 물질을 포함한다 하더라도, 제2패드(PD2) 상에 존재하는 제1패드(PD1)들이 포함하는 그러한 물질의 총 양을 크게 줄일 수 있다. 따라서 제1패드(PD1)에서 힐락 현상이 발생한다 하더라도, 제1패드(PD1) 외측으로 튀어나오는 돌출부의 크기를 줄일 수 있다. 그 결과, 평행하게 배치된 제2패드(PD2)들 사이에서 전기적인 쇼트가 발생하는 것을 효과적으로 방지할 수 있다.
도 11에서는 하나의 제1패드(PD1)가 제1절연층(131)의 복수개의 관통홀(TH)들을 채우는 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 하나의 제1패드(PD1)는 제1절연층(131)의 복수개의 관통홀(TH)들 중 하나만을 채워, 제1패드(PD1)들과 관통홀(TH)들이 1대 1로 대응될 수도 있다.
디스플레이 장치를 제조함에 있어서, 버퍼층(110), 제1게이트절연층(121), 제2게이트절연층(122), 층간절연층(131) 등을 기판(100)의 전면(全面) 상에 형성하고, 다른 구성요소들을 형성한 후, 기판(100) 등을 커팅하는 과정을 거치게 된다. 기판(100)을 커팅함에 따라 도 11에 도시된 것과 같이 제1패드(PD1)들 중 일부의 선단부면(PD1a)이 기판(100)의 (+x 방향) 측면(100a)과 일치하게 된다. 이때 기판(100)의 대략적인 임의의 위치를 커팅하더라도 제1패드(PD1)들 중 일부의 선단부면(PD1a)이 넓은 면적을 갖도록 할 필요가 있다.
이를 위해, 제2패드(PD2)는 장축(x축)을 따라 연장된 형상을 갖고, 제1절연층(131)이 갖는 복수개의 관통홀(TH)들은 이 장축(x축)에 수직인 방향(y축 방향)으로 지그재그로 배치되도록 할 수 있다. 이를 통해, 예컨대 도 11의 제2가상선(IL2)과 같이 y축과 평행한 절단선을 따라 기판(100)을 절단할 시, 절단선의 위치가 x축을 따라 살짝 가변하더라도 언제나 복수개의 관통홀(TH)들 중 일부가 커팅되도록 함으로써, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다.
나아가, 복수개의 관통홀(TH)들은, 기판(100)의 상면에 평행하며 제2패드(PD2)를 지나는 가상의 직선이 복수개의 관통홀(TH)들 중 적어도 하나를 지나도록 배치될 수 있다. 도 11에서는 xy 평면과 평행하며 제2패드(PD2)를 지나는 제1가상선(IL1), 제2가상선(IL2) 및 제3가상선(IL3) 모두 복수개의 관통홀(TH)들 중 적어도 하나를 지나는 것을 보여주고 있다. 이를 통해, 기판(100)을 절단할 시, 절단선의 위치가 가변하더라도 언제나 복수개의 관통홀(TH)들 중 일부가 커팅되도록 함으로써, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다.
제1절연층(131)의 복수개의 관통홀(TH)들은, 기판(100)의 (+x 방향) 측면(100a)과 평행한 가상의 평면(yz 평면)이 복수개의 관통홀(TH)들 중 적어도 하나를 지나도록 배치될 수 있다. 이를 통해, 제조과정에서 기판(100)이 커팅되어 형성될 측면(100a)의 위치가 x축을 따라 살짝 가변하더라도 언제나 복수개의 관통홀(TH)들 중 일부가 커팅되도록 함으로써, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다. 또는, 기판(100)에 수직인 방향에서 바라볼 시, 복수개의 관통홀(TH)들은 랜덤(random)하게 배치될 수도 있다.
전술한 것과 같이 복수개의 제1패드(PD1)들은 다양한 형상을 가질 수 있다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도인 도 13에 도시된 것과 같이, 복수개의 제1패드(PD1)들 각각은 제2패드(PD2)와 마찬가지로 x축을 따라 연장된 형상을 가질 수 있다. 다만 하나의 제2패드(PD2) 상에 y축 방향으로 상호 이격된 복수개의 제1패드(PD1)들이 위치하도록 함으로서, 하나의 제2패드(PD2) 상의 제1패드(PD1)들이 포함하는 힐락현상이 발생하는 물질의 총 양을 줄일 수 있다.
한편, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도인 도 14에 도시된 것과 같이, 제1절연층(131)은 복수개의 관통홀(TH)들을 갖지 않을 수도 있다. 대신 본 실시예에 따른 디스플레이 장치의 경우, 제1절연층(131)의 적어도 하나의 리세스부(RS) 각각은, 기판(100)의 (+x 방향) 측면(100a)으로부터 멀어지는 방향(-x 방향)으로 연장된 슬릿 형상을 갖는다. 제1절연층(131) 상에 위치하는 상호 이격된 복수개의 제1패드(PD1)들은 이 슬릿 형상의 리세스부(RS)를 채운다. 이러한 도 14의 IX-IX 선을 따라 취한 단면은 도 9와 같이 나타날 수 있다.
디스플레이 장치가 이러한 구조를 가짐으로써, 제조과정에서 기판(100)을 커팅할 시 절단선의 위치가 가변하더라도 언제나 슬릿이 커팅되도록 하여, 제1패드(PD1)의 선단부면(PD1a)이 넓은 면적을 갖도록 할 수 있다. 도 14에서는 xy 평면과 평행하며 제1패드(PD1)를 지나는 제1가상선(IL1), 제2가상선(IL2) 및 제3가상선(IL3) 모두 언제나 슬릿 형상의 리세스부(RS)를 지나는 것을 보여주고 있다. 아울러 하나의 제2패드(PD2) 상의 복수개의 제1패드(PD1)들이 포함하는 힐락현상이 발생하는 물질의 총 양을 줄일 수 있다.
이 경우, 제1절연층(131)은 제1측면부(131a)와 제2측면부(131b) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)과 일치하는 측면을 갖는 제3측면부(131c, 도 2 참조)를 포함하고, 적어도 하나의 리세스부(RS)는, 도 14에 도시된 것과 같이 제1측면부(131a)와 제3측면부(131c) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)으로부터 멀어지는 방향(-x 방향)으로 연장된 슬릿 형상을 갖는 제1리세스부(RS1)와, 상기 제2측면부(131b)와 제3측면부(131c) 사이에 위치하며 기판(100)의 (+x 방향) 측면(100a)으로부터 멀어지는 방향(-x 방향)으로 연장된 슬릿 형상을 갖는 제2리세스부(RS2)를 포함할 수 있다. 이때 제1리세스부(RS1)와 제2리세스부(RS2)는 평행할 수 있다.
한편, 도 11 내지 도 14를 참조하여 설명한 실시예들의 경우에도, 제2패드(PD2) 하부에 위치한 제3패드(PD3, 도 10 등 참조)와, 제3패드(PD3)와 제2패드(PD2) 사이에 개재된 제2절연층(122) 등을 더 구비할 수 있음은 물론이다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
PD1: 제1패드 PD2: 제2패드
PD3: 제3패드 PD1a 내지 PD3a: 선단부면
RS: 리세스부 RS1: 제1리세스부
RS2: 제2리세스부 100: 기판
100a, 100b: 기판의 측면 110: 버퍼층
121: 제1게이트절연층 122: 제2게이트절연층
131: 층간절연층 131a 내지 131c: 제1측면부 내지 제3측면부
140: 평탄화층 150: 화소정의막
210: 제1박막트랜지스터 211: 제1반도체층
213: 제1게이트전극 215a: 제1소스전극
215b: 제1드레인전극 220: 제2박막트랜지스터
223: 제2게이트전극 303: 화소전극
311: 화소전극 313: 중간층
315: 대향전극 400: 상부기판
500: 충진재

Claims (23)

  1. 디스플레이영역과 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 배치되고, 상기 기판의 측면과 일치하는 측면을 갖는 제1측면부와, 상기 기판의 측면과 일치하는 측면을 가지며 상기 제1측면부로부터 이격된 제2측면부와, 상기 제1측면부와 상기 제2측면부 사이에 위치하는 적어도 하나의 리세스부를 갖는, 제1절연층; 및
    상기 제1절연층 상에 위치하며, 상기 적어도 하나의 리세스부를 채우도록 상기 기판의 가장자리까지 연장되어 상기 기판의 측면과 일치하는 선단부면(end surface)을 갖는, 제1패드;
    를 구비하는, 디스플레이 장치.
  2. 디스플레이영역과 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 배치되고, 측면에 적어도 하나의 리세스부를 가져, 상기 적어도 하나의 리세스부 이외 부분에서의 측면이 상기 기판의 측면과 일치하는, 제1절연층; 및
    상기 제1절연층 상에 위치하며, 상기 적어도 하나의 리세스부를 채우도록 상기 기판의 가장자리까지 연장되어 상기 기판의 측면과 일치하는 선단부면(end surface)을 갖는, 제1패드;
    를 구비하는, 디스플레이 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1절연층은 상기 기판에 수직인 방향으로 연장된 복수개의 관통홀들을 갖고, 상기 제1패드는 상기 복수개의 관통홀들을 채우는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 복수개의 관통홀들은 랜덤(random)하게 배치된, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 제1패드는 장축을 따라 연장된 형상을 갖고, 상기 복수개의 관통홀들은 상기 장축에 수직인 방향으로 지그재그로 배치된, 디스플레이 장치.
  6. 제3항에 있어서,
    상기 복수개의 관통홀들은, 상기 기판의 상면에 평행하며 상기 제1패드를 지나는 가상의 직선이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치된, 디스플레이 장치.
  7. 제3항에 있어서,
    상기 복수개의 관통홀들은, 상기 기판의 측면과 평행한 가상의 평면이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치된, 디스플레이 장치.
  8. 제1항 또는 제2항에 있어서,
    상기 적어도 하나의 리세스부 각각은 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1절연층은 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면과 일치하는 측면을 갖는 제3측면부를 더 포함하고,
    상기 적어도 하나의 리세스부는, 상기 제1측면부와 상기 제3측면부 사이에 위치한 제1리세스부와 상기 제2측면부와 상기 제3측면부 사이에 위치한 제2리세스부를 포함하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1절연층은 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면과 일치하는 측면을 갖는 제3측면부를 더 포함하고,
    상기 적어도 하나의 리세스부는, 상기 제1측면부와 상기 제3측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제1리세스부와, 상기 제2측면부와 상기 제3측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제2리세스부를 포함하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1리세스부와 상기 제2리세스부는 평행한, 디스플레이 장치.
  12. 제1항 또는 제2항에 있어서,
    상기 기판과 상기 제1패드 사이에 개재되고 상기 제1패드와 컨택하며 상기 기판의 측면과 일치하는 선단부면을 갖는 제2패드를 더 구비하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1절연층은 상기 제2패드의 선단부면에 연결된 양 측 가장자리를 덮어 상기 제1패드와 상기 제2패드 사이에 개재된, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제2패드 하부에 위치한 제3패드; 및
    상기 제3패드와 상기 제2패드 사이에 개재된 제2절연층;
    을 더 구비하는, 디스플레이 장치.
  15. 디스플레이영역과 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 배치되고, 상기 기판의 측면과 일치하는 측면을 갖는 제1측면부와, 상기 기판의 측면과 일치하는 측면을 가지며 상기 제1측면부로부터 이격된 제2측면부와, 상기 제1측면부와 상기 제2측면부 사이에 위치하는 적어도 하나의 리세스부와, 상기 기판에 수직인 방향으로 연장된 복수개의 관통홀들을 갖는, 제1절연층; 및
    상기 제1절연층 상에 위치하고, 상기 적어도 하나의 리세스부 및 상기 복수개의 관통홀들의 적어도 일부를 채우며, 상호 이격되어 위치하는, 복수개의 제1패드들;
    상기 기판과 상기 복수개의 제1패드들 사이에 개재되고 상기 복수개의 제1패드들과 컨택하며 상기 기판의 측면과 일치하는 선단부면을 갖는 제2패드;
    를 구비하고,
    상기 복수개의 제1패드들 중 일부는 상기 기판의 측면과 일치하는 선단부면을 갖는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 복수개의 관통홀들은 랜덤(random)하게 배치된, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 제2패드는 장축을 따라 연장된 형상을 갖고, 상기 복수개의 관통홀들은 상기 장축에 수직인 방향으로 지그재그로 배치된, 디스플레이 장치.
  18. 제15항에 있어서,
    상기 복수개의 관통홀들은, 상기 기판의 상면에 평행하며 상기 제2패드를 지나는 가상의 직선이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치된, 디스플레이 장치.
  19. 제15항에 있어서,
    상기 복수개의 관통홀들은, 상기 기판의 측면과 평행한 가상의 평면이 상기 복수개의 관통홀들 중 적어도 하나를 지나도록 배치된, 디스플레이 장치.
  20. 디스플레이영역과 주변영역을 갖는 기판;
    상기 기판의 상기 주변영역 상에 배치되고, 상기 기판의 측면과 일치하는 측면을 갖는 제1측면부와, 상기 기판의 측면과 일치하는 측면을 가지며 상기 제1측면부로부터 이격된 제2측면부와, 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면과 일치하는 측면을 갖는 제3측면부와, 상기 제1측면부와 상기 제2측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제1리세스부와, 제2측면부와 상기 제3측면부 사이에 위치하며 상기 기판의 측면으로부터 멀어지는 방향으로 연장된 슬릿 형상을 갖는 제2리세스부를 갖는, 제1절연층; 및
    상기 제1절연층 상에 위치하고, 상기 제1리세스부와 상기 제2리세스부 중 적어도 일부를 채우며, 상호 이격되어 위치하는, 복수개의 제1패드들;
    상기 기판과 상기 복수개의 제1패드들 사이에 개재되고 상기 복수개의 제1패드들과 컨택하며 상기 기판의 측면과 일치하는 선단부면을 갖는 제2패드;
    를 구비하고,
    상기 복수개의 제1패드들 중 일부는 상기 기판의 측면과 일치하는 선단부면을 갖는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 제1리세스부와 상기 제2리세스부는 평행한, 디스플레이 장치.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서,
    상기 제1절연층은 상기 제2패드의 선단부면에 연결된 양 측 가장자리를 덮는, 디스플레이 장치.
  23. 제15항 내지 제21항 중 어느 한 항에 있어서,
    상기 제2패드 하부에 위치한 제3패드; 및
    상기 제3패드와 상기 제2패드 사이에 개재된 제2절연층;
    을 더 구비하는, 디스플레이 장치.
KR1020200037796A 2020-03-27 2020-03-27 디스플레이 장치 KR20210121371A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200037796A KR20210121371A (ko) 2020-03-27 2020-03-27 디스플레이 장치
US17/007,510 US11706956B2 (en) 2020-03-27 2020-08-31 Display device having side surface connection pads
CN202011470600.6A CN113451366A (zh) 2020-03-27 2020-12-14 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200037796A KR20210121371A (ko) 2020-03-27 2020-03-27 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210121371A true KR20210121371A (ko) 2021-10-08

Family

ID=77808578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200037796A KR20210121371A (ko) 2020-03-27 2020-03-27 디스플레이 장치

Country Status (3)

Country Link
US (1) US11706956B2 (ko)
KR (1) KR20210121371A (ko)
CN (1) CN113451366A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515271B2 (en) * 2021-01-27 2022-11-29 Innolux Corporation Electronic device including wire on side surface of substrate and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281901B1 (ko) 2004-06-30 2013-07-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI441198B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 面板及其製法
KR102060652B1 (ko) 2013-05-20 2019-12-30 엘지전자 주식회사 디스플레이 패널 및 그를 포함하는 디스플레이 장치
US8994042B2 (en) 2013-05-20 2015-03-31 Lg Electronics Inc. Display panel and display device
KR102050449B1 (ko) 2013-07-23 2019-11-29 엘지디스플레이 주식회사 보더리스 타입의 액정 표시 장치
KR102122599B1 (ko) * 2013-11-26 2020-06-12 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102192227B1 (ko) * 2014-10-02 2020-12-17 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR102378891B1 (ko) * 2015-09-18 2022-03-24 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102403671B1 (ko) 2015-09-18 2022-05-27 엘지디스플레이 주식회사 디스플레이 장치
KR20170125187A (ko) 2016-05-03 2017-11-14 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20210305346A1 (en) 2021-09-30
US11706956B2 (en) 2023-07-18
CN113451366A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US10283574B2 (en) Display apparatus with bending area capable of minimizing manufacturing defects
US10707292B2 (en) Organic light emitting display device
CN107731869B (zh) 显示设备
US10734471B2 (en) Organic light emitting display device with second metal layer contacting first metal layer at power supply line
KR102648401B1 (ko) 디스플레이 장치
KR102557892B1 (ko) 디스플레이 장치
US10347866B1 (en) Organic light emitting display apparatus having an insulating dam
KR102420079B1 (ko) 디스플레이 장치
KR102586042B1 (ko) 디스플레이 장치
KR102449218B1 (ko) 디스플레이 장치
KR20170106621A (ko) 디스플레이 장치 및 그 제조 방법
KR20240028379A (ko) 유기발광 표시장치
KR102349281B1 (ko) 디스플레이 장치
KR102632614B1 (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
US11562690B2 (en) Display apparatus
KR20190140123A (ko) 디스플레이 장치
KR102373440B1 (ko) 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR102638314B1 (ko) 유기발광 표시장치
KR20210121371A (ko) 디스플레이 장치
CN113284925A (zh) 显示装置
KR20210074549A (ko) 유기발광 표시장치
KR20220061416A (ko) 전계 발광 표시 장치
KR20210085630A (ko) 표시장치
KR20230115408A (ko) 디스플레이 장치 및 그 제조방법