CN1146986C - 半导体晶片封装体及其封装方法 - Google Patents
半导体晶片封装体及其封装方法 Download PDFInfo
- Publication number
- CN1146986C CN1146986C CNB001003232A CN00100323A CN1146986C CN 1146986 C CN1146986 C CN 1146986C CN B001003232 A CNB001003232 A CN B001003232A CN 00100323 A CN00100323 A CN 00100323A CN 1146986 C CN1146986 C CN 1146986C
- Authority
- CN
- China
- Prior art keywords
- substrate
- wafer
- electric conductor
- wafer area
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Packaging Frangible Articles (AREA)
- Micromachines (AREA)
Abstract
一种半导体晶片封装体及其封装方法，包含有：一未经切割的具有数个晶片区域的晶片，各晶片区域的绝缘焊垫表面安装有焊垫；一覆盖晶片区域的基板， 具有一与晶片区域的安装表面相对的电路轨迹布设表面并对应于该焊垫于该布设表面上形成有与对应的电路轨迹电连接的焊点；将焊点与焊垫电连接的导电体；将基板与晶片区域保持一预定距离的凸块；设于该基板的与该电路轨迹布设表面相对的表面上并且与该电路轨迹电连接的导电触点。
Description
[技术领域]
本发明涉及一种半导体晶片封装体及其封装方法。
[背景技术]
以往，一半导体集成电路元件(semiconductor IC device)的制成都是先将一片完整的晶片(wafer)切割成数颗裸晶片(bare chip)，再将该等裸晶片个别封装及测试使之成为一半导体集成电路元件。
然而，对裸晶片个别进行封装及测试作业将会使生产时间拉长而影响产量，并使生产成本增加而降低竞争力。
[发明内容]
本发明的目的是提供一种半导体晶片封装体及其封装方法，不但使半导体晶片封装体制程大大地缩短并且也增加产量，而且还降低生产成本提高竞争力。
为实现上述目的，本发明的半导体晶片封装体，包含有：一未经切割的晶片、一基板、数个导电体、数个凸块及数个导电触点；
该晶片具有数个晶片区域，各晶片区域具有一安装有焊垫的绝缘的焊垫安装表面，各晶片区域上的焊垫与各晶片区域内部的电路电连接；
该基板覆盖该晶片的至少一个晶片区域，该基板具有一与该至少一个晶片区域的安装表面相应的电路轨迹布设表面，且在该电路轨迹布设表面上对应于该至少一个晶片区域的焊垫形成有数个焊点，该焊点与该电路轨迹布设表面上对应布设的电路轨迹电连接；
该导电体将该基板的焊点与该至少一个晶片区域的对应的焊垫电连接；
该凸块设置于该基板的电路轨迹布设表面与该至少一个晶片区域的安装表面中之一上，以将该基板与该至少一个晶片区域之间保持一预定距离；
该导电触点设置于该基板的与该电路轨迹布设表面相对的另一表面上，该导电触点与该基板的该电路轨迹布设表面上的对应的电路轨迹电连接；
还包含有灌注于该基板与该晶片的该至少一个晶片区域之间的、使该基板不从该晶片脱离的胶质材料。
所述的半导体晶片封装体，该胶质材料为环氧树脂。
所述的半导体晶片封装体，该导电体的材料为导电金属胶。
所述的半导体晶片封装体，该导电金属胶是掺杂有金、银、铜和铁导电金属材料中之一种的导电金属胶。
所述的半导体晶片封装体，该凸块的材料为导电金属胶。
所述的半导体晶片封装体，该导电金属胶是掺杂有金、银、铜和铁导电金属材料中之一种的导电金属胶。
所述的半导体晶片封装体，该导电触点为锡球。
所述的半导体晶片封装体，该导电体具有一从该至少一个晶片区域的对应的焊垫延伸出来的延伸部及一设置于该延伸部的自由端且与该基板的对应的焊点的导电体电连接的扩大部。
所述的半导体晶片封装体，该基板设有数个电镀贯孔，于各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹和对应的导电触点电连接的电镀层。
本发明还提供一种半导体晶片封装体，包含：一未经切割的晶片、一基板、数个导电体、黏胶层、及数个导电触点；
该晶片具有数个晶片区域，各晶片区域具有一安装有焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
该晶片的至少一个晶片区域黏接有该黏胶层，该黏胶层黏接至该晶片区域的安装表面并且设有至少一个用于暴露该晶片区域的焊垫的开孔；
该基板覆盖该晶片的至少一个晶片区域，该基板具有一黏接至该黏胶层的电路轨迹布设表面且该基板对应于该晶片区域的焊垫设有数个焊点，该焊点与该电路轨迹布设表面上对应的电路轨迹电连接；
该导电体将该基板的焊点与该晶片区域的对应的焊垫电连接；及
该导电触点设置于该基板的与该电路轨迹布设表面相对的另一表面上并且与该基板的该电路轨迹布设表面上的对应的电路轨迹电连接；
还包含有灌注于该导电体放置空间内的、使该基板不从该晶片脱离的胶质材料。
所述的半导体晶片封装体，该导电体的材料为导电胶。
所述的半导体晶片封装体，该导电胶为导电银胶。
所述的半导体晶片封装体，该基板设有数个电镀贯孔，于各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹和对应的导电触点电连接的电镀层。
本发明的半导体晶片封装体的封装方法，包括如下步骤：
(1)提供一未经切割的半导体晶片，该晶片包含数个晶片区域，各晶片区域具有一用以安装焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
(2)把一用以覆盖该晶片的晶片区域的钢板置于该晶片之上，该钢板形成有数个用于暴露该晶片区域的焊垫的开孔且于该开孔两侧形成有数个贯孔，在形成各开孔的孔壁与对应的焊垫之间形成一导电体形成空间，而在形成各贯孔的孔壁与对应的晶片区域的安装表面之间形成一凸块形成空间；
(3)以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体及于各凸块形成空间内形成凸块；
(4)在移去该晶片上的钢板之后，对该导电体和凸块进行加热烤干处理以使之成为带硬性的导电体和凸块；
(5)提供一覆盖该晶片的至少一个晶片区域的基板，该基板具有一布设有电路轨迹的电路布设表面并且对应于该至少一个晶片区域的焊垫于该电路轨迹布设表面上形成有数个焊点，该焊点与该电路轨迹布设表面上的对应的电路轨迹电连接；
(6)于该基板形成有数个电镀贯孔，于形成各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹及和对应的导电触点电连接的电镀层；
(7)把一用以覆盖该基板的钢板置于该基板之上，该钢板形成有数个用于暴露该基板的焊点的开孔，在形成各开孔的孔壁与该基板的对应的焊点之间形成一导电体形成空间；
(8)以导电金属胶为材料利用印刷手段在形成各开孔的孔壁与该基板的对应的焊点之间的各导电体形成空间内形成一导电体；
(9)在该基板上的钢板被移除之后，通过该凸块把该晶片与该基板分隔成一预定距离，并把该至少一个晶片区域的焊垫的导电体与该基板的对应的焊点的导电体熔接在一起；
(10)于该基板与该至少一个晶片区域之间，灌注以用作使该基板不从该晶片脱离并使该基板与该至少一个晶片区域之间成真空状态的胶质材料；
(11)于该基板的与该电路轨迹布设表面相对的另一表面上设置有数个导电触点，该导电触点与该基板的对应的电路轨迹电连接。
所述的半导体晶片封装体的封装方法，该胶质材料是为环氧树脂。
所述的半导体晶片封装体的封装方法，在该形成导电体和凸块的步骤中，该导电体的材料是导电金属胶。
所述的半导体晶片封装体的封装方法，在该形成导电体和凸块的步骤中，形成该导电体的导电金属胶为掺杂有金、银、铜、铁导电金属材料中之一种的导电金属胶。
所述的半导体晶片封装体的封装方法，在该形成导电体和凸块的步骤中，该凸块的材料是导电金属胶。
所述的半导体晶片封装体的封装方法，在该形成导电体和凸块的步骤中，形成该凸块的导电金属胶为掺杂有银的导电金属材料。
所述的半导体晶片封装体的封装方法，该导电触点为锡球。
所述的半导体晶片封装体的封装方法，在该形成导电体和凸块的步骤中，该导电体分别具有一从该至少一个晶片区域的对应的焊垫延伸出来的延伸部及一形成于该延伸部的自由端且与该基板的对应的焊点电气连接的扩大部。
本发明的一种半导体晶片封装体的封装方法，包含如下步骤：
(1)提供一未经切割的半导体晶片，该晶片包含数个晶片区域，各晶片区域具有一用以安装焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
(2)把一用以覆盖该晶片的晶片区域的钢板置于该单晶片之上，该钢板形成有数个用于暴露该晶片区域的焊垫的开孔，在形成各开孔的孔壁与对应的焊垫之间形成一导电体形成空间；
(3)以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体；
(4)在移去该晶片上的钢板之后，对该导电体进行加热烤干处理以使之成为带硬性的导电体；
(5)提供覆盖该晶片的一个晶片区域的黏胶层，该黏胶层黏接至该晶片的该一个晶片区域的安装表面上，并且形成有至少一个用于暴露该一个晶片区域的焊垫的导电体的开孔；
(6)提供一覆盖该晶片的至少一个晶片区域的基板，该基板具有一布设有电路轨迹的电路布设表面并且对应于该至少一个晶片区域的焊垫于该电路轨迹布设表面上形成有数个焊点，该焊点与该电路轨迹布设表面上的对应的电路轨迹电连接；
(7)于该基板形成有数个电镀贯孔，于形成各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹及和对应的导电触点电连接的电镀层；
(8)把一用以覆盖该基板的钢板置于该基板之上，该钢板形成有数个用于暴露该基板的该焊点的开孔，在形成开孔的孔壁与该基板的对应的焊点之间形成一导电体放置空间；
(9)以导电金属胶为材料利用印刷手段在形成开孔的孔壁与该基板的对应的焊点之间的各导电体形成空间内形成一导电体；
(10)在该基板上的钢板被移除之后，将该黏胶层与该基板的电路轨迹布设表面黏接并把该一个晶片区域的焊垫的导电体与该基板的对应的焊点的导电体熔接在一起；
(11)在该黏胶层的开孔内，灌注用以使该基板不从该晶圆脱离及确保开孔内成真空状态的胶质材料；
(12)于该基板的与该电路轨迹布设表面相对的另一表面上设置有数个导电触点，该导电触点与该基板的对应的电路轨迹电连接。
所述的半导体晶片封装体的封装方法，在形成导电体的步骤中，该导电体的材料为导电金属胶。
所述的半导体晶片封装体的封装方法，在形成导电体的步骤中，该导电金属胶为掺杂有金、银、铜、铁导电金属材料中之一种的导电金属胶。
本发明的一种半导体晶片封装体的封装方法，包括如下步骤：
(1)提供一未经切割的半导体晶片，该晶片包含数个晶片区域，各晶片区域具有一用以安装焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
(3)提供覆盖该晶片的一个晶片区域的黏胶层，该黏胶层黏接至该晶片的该一个晶片区域的安装表面上，并且形成有至少一个用于暴露该一个晶片区域的焊垫的导电体的开孔；
(4)提供一覆盖该晶片的至少一个晶片区域的基板，该基板具有一布设有电路轨迹的电路布设表面并且对应于该至少一个晶片区域的焊垫于该电路轨迹布设表面上形成有数个焊点，该焊点与该电路轨迹布设表面上之对应的电路轨迹电连接；
(5)于该基板形成有数个电镀贯孔，于形成各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹和对应的导电触点电气连接的电镀层；
(6)把一用以覆盖该基板的钢板置于该基板之上，该钢板形成有数个用于暴露该基板的焊点的开孔，在形成开孔的孔壁与该基板对应的焊点之间形成一导电体形成空间；
(7)以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体；
(8)在该基板上之钢板被移除之后，将该黏胶层与该基板的电路轨迹布设表面黏接并把该一个晶片区域的焊垫的导电体与该基板的对应的焊点的导电体熔接在一起；
(9)于该黏胶层的开孔内，灌注用以使该基板不从该晶片脱离并使开孔内成真空状态的胶质材料；
(10)于该基板的与该电路轨迹布设表面相对的另一表面上设置有数个导电触点，该导电触点与该基板的对应的电路轨迹电连接。
所述的半导体晶片封装体的封装方法，在植入导电体的步骤中，该导电体为导电金球。
采取了上述结构后，本发明的半导体晶片封装体及其封装方法，其中，半导体晶片封装体具有：包含数个晶片区域的数个晶片；一覆盖该至少一个晶片区域的基板；数个将该基板的焊点与该至少一个晶盖该至少一个晶片区域的基板；数个将该基板的焊点与该至少一个晶片区域的对应的焊垫电连接的导电体；数个将该基板与该至少一个晶片区域保持一预定距离的凸块；及数个设置于该基板的与该电路轨迹布设表面相对的表面上并且与该基板的该电路轨迹布设表面上的对应的电路轨迹电连接导电触点。
各晶片区域具有一用以安装焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与其内部电路电连接；以一覆盖该晶片的晶片区域的钢板置于该基板上，该钢板形成有数个用于暴露该基板的焊点的开孔，该基板还形成有数个贯孔，在形成各钢板的开孔的孔壁与对应的焊垫之间形成一导电体，而在形成各贯孔的孔壁与对应的晶片区域的安装表面之间形成一凸块；该基板具有一布设有电路轨迹的电路布设表面并且对应于该至少一个晶片区域的焊垫于该电路轨迹布设表面上形成有数个焊点，该基板的该等焊点与该电路轨迹布设表面上的对应的电路轨迹电连接；把该至少一个晶片区域的焊垫的导电体与该基板的对应的焊点的导电体熔接在一起；该等导电触点设置于该基板的与该电路轨迹布设表面相对的表面上并且与该基板的该电路轨迹布设表面上的对应的电路轨迹电连接，通过该等导电触点，该晶片封装体便可通过一测试机台(图中未示)的治具进行传统的晶片测试及烧机(burn-in)测试。在测试完成后，便可将该晶片封装体切割而成为个别的集成电路片尺寸单元(Chip Size Package)成品，因此，可使制程大大地缩短并增加产量，还可降低生产成本提高竞争力。
下面，结合附图和具体实施例对本发明做进一步详细的说明。
[附图说明]
图1至7描绘本发明的半导体晶片封装体的第一较佳实施例的剖视示意图；
图8是本发明的半导体晶片封装体及其封装方法中导电体形状的其中一例子的平面示意图；
图9至13是本发明的半导体晶片封装体及其封装方法的第二较佳
实施例的剖视示意图；
图14至15描绘本发明的半导体晶片封装体及其封装方法的第三较佳实施例的一部份流程的剖视示意图。
[具体实施方式]
在详细描述本发明之前，应要注意的是在整个说明书当中，相同的元件是用相同的标号标示。
如图1所示，一半导体晶片1包含数个晶片区域10。该等晶片区域10在该晶片1被切割后便分别成为所谓的单晶片。如图2所示，各晶片区域10具有一用以安装焊垫100的绝缘焊垫安装表面101。于各晶片区域10上的焊垫100与其内部的电路电连接。
接着，以一用作覆盖该晶片1的晶片区域10的钢板2置于该晶片1之上。在本实施例中，该钢板2为印刷网板。该钢板2形成有数个用于暴露该等晶片区域10的焊垫100的开孔20且于各晶片区域10的开孔20的两侧还形成有数个贯孔21。在形成各开孔20的孔壁与对应的焊垫100之间形成一导电体形成空间，而在形成各贯孔21的孔壁与对应的晶片区域10的安装表面101之间则形成一凸块形成空间。
然后，以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体30及于各凸块形成空间内形成有金属凸块31。在本实施例中，该导电金属胶是掺杂有银的导电银胶。应要注意的是，该导电金属胶也可以是掺杂有金、铜、铁等导电金属材料的导电金属胶。在移去该钢板2之后，该等导电体30与该等金属凸块31则一起经过加热烤干处理成为带硬性的导电体30和金属凸块31。
然后，如图3、图4所示，提供一覆盖该晶片1的至少一个晶片区域10的基板5。在本实施例中，该基板5覆盖该晶片1的所有晶片区域10。该基板5具有一布设有电路轨迹(图中未示)的电路轨迹布设表面50并且对应于该等晶片区域10的焊垫100于该电路轨迹布设表面50上形成有数个焊点51。该基板5的该等焊点51与该电路轨迹布设表面50上对应的电路轨迹电连接。该基板5还形成有数个电镀贯孔52。于形成各电镀贯孔52的孔壁上电镀有一层与该基板5的电路轨迹布设表面50上对应的电路轨迹电连接的电镀层。
接着，以一覆盖该基板5的钢板6置于该基板5之上。该钢板6形成有数个用于暴露该基板5的该等焊点51的开孔60。在形成各开孔60的孔壁与该基板5对应的焊点51之间形成一导电体形成空间。在本实施例中，与钢板2相同，该钢板6也为印刷网板。
然后，以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体4。在本实施例中，该导电金属胶也是导电银胶。
应要注意的是，该等金属凸块31不限定于形成在该单晶片1上，其也可以被形成于该基板5上。另一方面，该基板5也可以覆盖该晶片1的两个或者为2的倍数的晶片区域10。
如图5所示，在移去该基板5上的钢板6之后，该等晶片区域10的焊垫100的导电体30与该基板5对应的焊点51的导电体4加热熔接在一起。应要注意的是，该等凸块31将该晶片1与该基板5分隔一预定距离，即，该晶片1与该基板5之间的距离由该等凸块31的高度决定。其后，如环氧树脂般的胶质材料7被灌注至该晶片1与该基板5之间，使可进一步避免该晶片1与该基板5脱离并使可将存在于该晶片1与该基板5之间的空气和水份迫出，使两者之间成为真空状态。
然后，如图6所示，数个导电触点54被形成于该基板5的与该电路轨迹布设表面50相对的另一表面53上。在本实施例中，该等导电触点54为锡球。各导电触点54与该基板5对应的电镀贯孔52的电镀层电连接。
如此，如图7所示，通过该等导电触点54，该晶片封装体便可通过一测试机台(图中未示)的治具8进行传统的晶片测试及烧机(burn-in)测试。在测试完成后，便可将该晶片1封装体切割而成为个别的集成电路片尺寸单元(Chip Size Package)成品。因此，可使制程大大地缩短而增加产量，进而降低生产成本而提高竞争力。
由于半导体制程越来越进步，当半导体制程为0.1微米时，晶片上的焊垫便会变得非常细小，约为25μm×25μm。然而，与之配合的基板的焊点由于印刷制程的限制而无法制作的如此细小。因此，如图8所示，各导电体30被形成具有一从对应的焊垫100延伸出来的延伸部300和形成一该延伸部300自由端的扩大部301。由此，基板的焊点的导电体由于与该导电体30的扩大部301电连接，故基板的焊点被允许不必按对应于焊垫的比例缩小，而解决了印刷制程无法克服的问题。
如图9至13所示，为本发明的半导体晶片封装体及其封装方法的第二较佳实施例。
如图9所示，一覆盖该晶片1的所有晶片区域10的钢板2’是置于该晶片1之上。然而，在本实施例中，该钢板2’仅对应于该等晶片区域10的焊垫100形成有开孔20。之后，与上述实施例相同，于各导电体放置空间内形成有导电体30，且该等导电体30在该钢板2’被移去之后经过加热烤干处理成为带硬性的导电体30。
如图10所示，于该晶片1的至少一个晶片区域10的安装表面101上置放有一黏胶层102。在本实施例中，该晶片1的所有晶片区域10的安装表面101均置放有一黏胶层102。各黏胶层102形成有数个用于暴露对应的晶片区域10的焊垫100的导电体30的开孔1020。
然后，如图11所示，提供一覆盖该晶片1的至少一个晶片区域10的基板5。在本实施例中，该基板5覆盖该晶片1的所有晶片区域10。该基板5具有一布设有电路轨迹(图中未示)的电路轨迹布设表面50并且对应于该等晶片区域10的焊垫100于该电路轨迹布设表面50上形成有数个焊点51。该基板5的该等焊点51与该电路轨迹布设表面50上对应的电路轨迹电连接。该基板5还形成有数个电镀贯孔52。于形成各电镀贯孔52的孔壁上电镀有一层与该基板5的电路轨迹布设表面50上对应的电路轨迹电连接的电镀层。
接着，以一覆盖该基板5的钢板6置于该基板5之上。该钢板6形成有数个用于暴露该基板5的该等焊点51的开孔60。在形成开孔60的孔壁与该基板5对应的焊点之间形成一导电体形成空间。
然后，与前述实施例相同，于各导电体形成空间内形成一导电体4。
如图12所示，在该基板5上的钢板6被移除之后，该基板5的电路轨迹布设表面50是与该黏胶层102黏接，而且该等晶片区域10的焊垫100的导电体30与该基板5对应的焊点51的导电体4加热熔接在一起。其后，如环氧树脂般的胶质材料7被灌注至该黏胶层102的开孔1020内，可进一步避免该单晶片1与该基板5脱离并可将存在于该开孔1020内的空气和水份迫出。
如图13所示，然后，数个导电触点54被置放于该基板5的与该电路轨迹布设表面50相对的另一表面53上。各导电触点54与该基板5对应的电镀贯孔52的电镀层电连接。
如此，与前述实施例相同，通过该等导电触点54，该晶片封装体便可通过一测试机台的治具(图中未示)进行传统的晶片测试及烧机(burn-in)测试。在测试完成后，便可将该晶片1封装体切割而成为个别的集成电路片尺寸单元(Chip Size Package)成品。
应要注意的是，黏胶层102也可以先与该基板5黏接然后再与该晶片1的该至少一个晶片区域10黏接。
如图14所示，于该晶片1的晶片区域10的各个焊垫100上，能够以打线机(图中未示)植入一导电体30。在本实施例中，该等导电体30为导电金球。
接着，如图15所示，于该晶片1的至少一个晶片区域10的安装表面101上放置有一黏胶层102。在本实施例中，该晶片1的所有晶片区域10的安装表面101均放置有一黏胶层102。各黏胶层102形成有数个用于暴露对应的晶片区域10的焊垫100的导电体30的开孔1020。
其后，本实施例的封装方法余下的步骤是与图11至13所示的相同，于此不再赘述。
Claims (26)
1.一种半导体晶片封装体，其特征在于：包含有：一未经切割的晶片、一基板、数个导电体、数个凸块及数个导电触点；
该晶片具有数个晶片区域，各晶片区域具有一安装有焊垫的绝缘的焊垫安装表面，各晶片区域上的焊垫与各晶片区域内部的电路电连接；
该基板覆盖该晶片的至少一个晶片区域，该基板具有一与该至少一个晶片区域的安装表面相应的电路轨迹布设表面，且在该电路轨迹布设表面上对应于该至少一个晶片区域的焊垫形成有数个焊点，该焊点与该电路轨迹布设表面上对应布设的电路轨迹电连接；
该导电体将该基板的焊点与该至少一个晶片区域的对应的焊垫电连接；
该凸块设置于该基板的电路轨迹布设表面与该至少一个晶片区域的安装表面中之一上，以将该基板与该至少一个晶片区域之间保持一预定距离；
该导电触点设置于该基板的与该电路轨迹布设表面相对的另一表面上，该导电触点与该基板的该电路轨迹布设表面上的对应的电路轨迹电连接；
还包含有灌注于该基板与该晶片的该至少一个晶片区域之间的、使该基板不从该晶片脱离的胶质材料。
2.如权利要求1所述的半导体晶片封装体，其特征在于：该胶质材料为环氧树脂。
3.如权利要求1所述的半导体晶片封装体，其特征在于：该导电体的材料为导电金属胶。
4.如权利要求3所述的半导体晶片封装体，其特征在于：该导电金属胶是掺杂有金、银、铜和铁导电金属材料中之一种的导电金属胶。
5.如权利要求1所述的半导体晶片封装体，其特征在于：该凸块的材料为导电金属胶。
6.如权利要求5所述的半导体晶片封装体，其特征在于：该导电金属胶是掺杂有金、银、铜和铁导电金属材料中之一种的导电金属胶。
7.如权利要求1所述的半导体晶片封装体，其特征在于：该导电触点为锡球。
8.如权利要求1所述的半导体晶片封装体，其特征在于：该导电体具有一从该至少一个晶片区域的对应的焊垫延伸出来的延伸部及一设置于该延伸部的自由端且与该基板的对应的焊点的导电体电连接的扩大部。
9.如权利要求1所述的半导体晶片封装体，其特征在于：该基板设有数个电镀贯孔，于各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹和对应的导电触点电连接的电镀层。
10.一种半导体晶片封装体，其特征在于：包含：一未经切割的晶片、一基板、数个导电体、黏胶层、及数个导电触点；
该晶片具有数个晶片区域，各晶片区域具有一安装有焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
该晶片的至少一个晶片区域黏接有该黏胶层，该黏胶层黏接至该晶片区域的安装表面并且设有至少一个用于暴露该晶片区域的焊垫的开孔；
该基板覆盖该晶片的至少一个晶片区域，该基板具有一黏接至该黏胶层的电路轨迹布设表面且该基板对应于该晶片区域的焊垫设有数个焊点，该焊点与该电路轨迹布设表面上对应的电路轨迹电连接；
该导电体将该基板的焊点与该晶片区域的对应的焊垫电连接；及
该导电触点设置于该基板的与该电路轨迹布设表面相对的另一表面上并且与该基板的该电路轨迹布设表面上的对应的电路轨迹电连接；
还包含有灌注于该导电体放置空间内的、使该基板不从该晶片脱离的胶质材料。
11.如权利要求10所述的半导体晶片封装体，其特征在于：该导电体的材料为导电胶。
12.如权利要求11所述的半导体晶片封装体，其特征在于：该导电胶为导电银胶。
13.如权利要求10所述的半导体晶片封装体，其特征在于：该基板设有数个电镀贯孔，于各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹和对应的导电触点电连接的电镀层。
14.一种半导体晶片封装体的封装方法，其特征在于：包含如下步骤：
(1)提供一未经切割的半导体晶片，该晶片包含数个晶片区域，各晶片区域具有一用以安装焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
(2)把一用以覆盖该晶片的晶片区域的钢板置于该晶片之上，该钢板形成有数个用于暴露该晶片区域的焊垫的开孔且于该开孔两侧形成有数个贯孔，在形成各开孔的孔壁与对应的焊垫之间形成一导电体形成空间，而在形成各贯孔的孔壁与对应的晶片区域的安装表面之间形成一凸块形成空间；
(3)以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体及于各凸块形成空间内形成凸块；
(4)在移去该晶片上的钢板之后，对该导电体和凸块进行加热烤干处理以使之成为带硬性的导电体和凸块；
(5)提供一覆盖该晶片的至少一个晶片区域的基板，该基板具有一布设有电路轨迹的电路布设表面并且对应于该至少一个晶片区域的焊垫于该电路轨迹布设表面上形成有数个焊点，该焊点与该电路轨迹布设表面上的对应的电路轨迹电连接；
(6)于该基板形成有数个电镀贯孔，于形成各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹及和对应的导电触点电连接的电镀层；
(7)把一用以覆盖该基板的钢板置于该基板之上，该钢板形成有数个用于暴露该基板的焊点的开孔，在形成各开孔的孔壁与该基板的对应的焊点之间形成一导电体形成空间；
(8)以导电金属胶为材料利用印刷手段在形成各开孔的孔壁与该基板的对应的焊点之间的各导电体形成空间内形成一导电体；
(9)在该基板上的钢板被移除之后，通过该凸块把该晶片与该基板分隔成一预定距离，并把该至少一个晶片区域的焊垫的导电体与该基板的对应的焊点的导电体熔接在一起；
(10)于该基板与该至少一个晶片区域之间，灌注以用作使该基板不从该晶片脱离并使该基板与该至少一个晶片区域之间成真空状态的胶质材料；
(11)于该基板的与该电路轨迹布设表面相对的另一表面上设置有数个导电触点，该导电触点与该基板的对应的电路轨迹电连接。
15.如权利要求14所述的半导体晶片封装体的封装方法，其特征在于：该胶质材料是为环氧树脂。
16.如权利要求14所述的半导体晶片封装体的封装方法，其特征在于：在该形成导电体和凸块的步骤中，该导电体的材料是导电金属胶。
17.如权利要求16所述的半导体晶片封装体的封装方法，其特征在于：在该形成导电体和凸块的步骤中，形成该导电体的导电金属胶为掺杂有金、银、铜、铁导电金属材料中之一种的导电金属胶。
18.如权利要求14所述的半导体晶片封装体的封装方法，其特征在于：在该形成导电体和凸块的步骤中，该凸块的材料是导电金属胶。
19.如权利要求18所述的半导体晶片封装体的封装方法，其特征在于：在该形成导电体和凸块的步骤中，形成该凸块的导电金属胶为掺杂有银的导电金属材料。
20.如权利要求14所述的半导体晶片封装体的封装方法，其特征在于：该导电触点为锡球。
21.如权利要求14所述的半导体晶片封装体的封装方法，其特征在于：在该形成导电体和凸块的步骤中，该导电体分别具有一从该至少一个晶片区域的对应的焊垫延伸出来的延伸部及一形成于该延伸部的自由端且与该基板的对应的焊点电气连接的扩大部。
22.一种半导体晶片封装体的封装方法，其特 征在于：包含如下步骤：
(1)提供一未经切割的半导体晶片，该晶片包含数个晶片区域，各晶片区域具有一用以安装焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
(2)把一用以覆盖该晶片的晶片区域的钢板置于该单晶片之上，该钢板形成有数个用于暴露该晶片区域的焊垫的开孔，在形成各开孔的孔壁与对应的焊垫之间形成一导电体形成空间；
(3)以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体；
(4)在移去该晶片上的钢板之后，对该导电体进行加热烤干处理以使之成为带硬性的导电体；
(5)提供覆盖该晶片的一个晶片区域的黏胶层，该黏胶层黏接至该晶片的该一个晶片区域的安装表面上，并且形成有至少一个用于暴露该一个晶片区域的焊垫的导电体的开孔；
(6)提供一覆盖该晶片的至少一个晶片区域的基板，该基板具有一布设有电路轨迹的电路布设表面并且对应于该至少一个晶片区域的焊垫于该电路轨迹布设表面上形成有数个焊点，该焊点与该电路轨迹布设表面上的对应的电路轨迹电连接；
(7)于该基板形成有数个电镀贯孔，于形成各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹及和对应的导电触点电连接的电镀层；
(8)把一用以覆盖该基板的钢板置于该基板之上，该钢板形成有数个用于暴露该基板的该焊点的开孔，在形成开孔的孔壁与该基板的对应的焊点之间形成一导电体放置空间；
(9)以导电金属胶为材料利用印刷手段在形成开孔的孔壁与该基板的对应的焊点之间的各导电体形成空间内形成一导电体；
(10)在该基板上的钢板被移除之后，将该黏胶层与该基板的电路轨迹布设表面黏接并把该一个晶片区域的焊垫的导电体与该基板的对应的焊点的导电体熔接在一起；
(11)在该黏胶层的开孔内，灌注用以使该基板不从该晶圆脱离及确保开孔内成真空状态的胶质材料；
(12)于该基板的与该电路轨迹布设表面相对的另一表面上设置有数个导电触点，该导电触点与该基板的对应的电路轨迹电连接。
23.如权利要求22所述的半导体晶片封装体的封装方法，其特征在于：在形成导电体的步骤中，该导电体的材料为导电金属胶。
24.如权利要求23所述的半导体晶片封装体的封装方法，其特征在于：在形成导电体的步骤中，该导电金属胶为掺杂有金、银、铜、铁导电金属材料中之一种的导电金属胶。
25.一种半导体晶片封装体的封装方法，其特征在于：包括如下步骤：
(1)提供一未经切割的半导体晶片，该晶片包含数个晶片区域，各晶片区域具有一用以安装焊垫的绝缘的焊垫安装表面，于各晶片区域上的焊垫与各晶片区域内部的电路电连接；
(2)利用打线机于该晶片的晶片区域的各个焊垫上植入一导电体；
(3)提供覆盖该晶片的一个晶片区域的黏胶层，该黏胶层黏接至该晶片的该一个晶片区域的安装表面上，并且形成有至少一个用于暴露该一个晶片区域的焊垫的导电体的开孔；
(4)提供一覆盖该晶片的至少一个晶片区域的基板，该基板具有一布设有电路轨迹的电路布设表面并且对应于该至少一个晶片区域的焊垫于该电路轨迹布设表面上形成有数个焊点，该焊点与该电路轨迹布设表面上之对应的电路轨迹电连接；
(5)于该基板形成有数个电镀贯孔，于形成各电镀贯孔的孔壁上电镀有一层与该基板的电路轨迹布设表面上的对应的电路轨迹和对应的导电触点电气连接的电镀层；
(6)把一用以覆盖该基板的钢板置于该基板之上，该钢板形成有数个用于暴露该基板的焊点的开孔，在形成开孔的孔壁与该基板对应的焊点之间形成一导电体形成空间；
(7)以导电金属胶为材料利用印刷手段于各导电体形成空间内形成一导电体；
(8)在该基板上之钢板被移除之后，将该黏胶层与该基板的电路轨迹布设表面黏接并把该一个晶片区域的焊垫的导电体与该基板的对应的焊点的导电体熔接在一起；
(9)于该黏胶层的开孔内，灌注用以使该基板不从该晶片脱离并使开孔内成真空状态的胶质材料；
(10)于该基板的与该电路轨迹布设表面相对的另一表面上设置有数个导电触点，该导电触点与该基板的对应的电路轨迹电连接。
26.如权利要求25所述的半导体晶片封装体的封装方法，其特征在于：在植入导电体的步骤中，该导电体为导电金球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001003232A CN1146986C (zh) | 2000-01-25 | 2000-01-25 | 半导体晶片封装体及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001003232A CN1146986C (zh) | 2000-01-25 | 2000-01-25 | 半导体晶片封装体及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1307362A CN1307362A (zh) | 2001-08-08 |
| CN1146986C true CN1146986C (zh) | 2004-04-21 |
Family
ID=4575386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001003232A Expired - Fee Related CN1146986C (zh) | 2000-01-25 | 2000-01-25 | 半导体晶片封装体及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1146986C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435300C (zh) * | 2005-09-28 | 2008-11-19 | 相丰科技股份有限公司 | 晶片封装方式 |
-
2000
- 2000-01-25 CN CNB001003232A patent/CN1146986C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1307362A (zh) | 2001-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1154178C (zh) | 半导体装置及其制造方法、电路基板和电子装置 | |
| CN1283004C (zh) | 半导体装置及其制造方法、线路基板及电子机器 | |
| CN1249798C (zh) | 混合集成电路装置的制造方法 | |
| CN1118098C (zh) | 半导体集成电路器件 | |
| CN1264923A (zh) | 半导体器件及其制造方法 | |
| CN1591853A (zh) | 无引线型半导体封装及其制作工艺 | |
| CN1520611A (zh) | 制造无引线的多模具承载体用的结构和方法 | |
| CN1734756A (zh) | 电子回路装置 | |
| CN1187806C (zh) | 电路装置的制造方法 | |
| CN1848427A (zh) | 电子装置及其制造方法 | |
| CN1835661A (zh) | 配线基板的制造方法 | |
| CN1288748C (zh) | 树脂密封型半导体装置及其制造方法 | |
| CN1241259C (zh) | 电路装置的制造方法 | |
| CN101080958A (zh) | 部件内置模块及其制造方法 | |
| CN1489788A (zh) | 用于半导体器件的非铸模封装 | |
| CN1956627A (zh) | 印刷电路板、其制造方法以及电子装置 | |
| CN1705108A (zh) | 电路装置及其制造方法 | |
| CN1956183A (zh) | 电子部件内置式基板及其制造方法 | |
| CN101064294A (zh) | 电路装置及电路装置的制造方法 | |
| CN1239831A (zh) | 半导体器件及其制造方法 | |
| CN1340851A (zh) | 电子器件及其制造方法 | |
| CN1606154A (zh) | 半导体器件及其制造方法 | |
| CN1453858A (zh) | 半导体器件及其制造方法 | |
| CN1191619C (zh) | 电路装置及其制造方法 | |
| CN1395309A (zh) | 混合集成电路装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: KAMEN INTERNATIONAL INVESTMENT LTD. Free format text: FORMER OWNER: CHEN YIMING Effective date: 20021017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20021017 Address after: British Virgin Islands Applicant after: Carmen International Investment Co., Ltd. Address before: Taiwan, China Applicant before: Chen Yiming |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: IVY STOCK CO., LTD. Free format text: FORMER OWNER: KAMEN INTERNATIONAL INVESTMENT LTD. Effective date: 20040618 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20040618 Address after: British Virgin Islands Patentee after: Changchunteng Holding Co., Ltd. Address before: British Virgin Islands more Patentee before: Carmen International Investment Co., Ltd. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |