CN1146020C - 形成单晶硅层的方法和制造半导体器件的方法 - Google Patents

形成单晶硅层的方法和制造半导体器件的方法 Download PDF

Info

Publication number
CN1146020C
CN1146020C CNB998010499A CN99801049A CN1146020C CN 1146020 C CN1146020 C CN 1146020C CN B998010499 A CNB998010499 A CN B998010499A CN 99801049 A CN99801049 A CN 99801049A CN 1146020 C CN1146020 C CN 1146020C
Authority
CN
China
Prior art keywords
silicon layer
monocrystalline silicon
substrate
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998010499A
Other languages
English (en)
Other versions
CN1273693A (zh
Inventor
矢元久良
雄
山中英雄
一
佐藤勇一
矢木肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1273693A publication Critical patent/CN1273693A/zh
Application granted granted Critical
Publication of CN1146020C publication Critical patent/CN1146020C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

在其上形成台阶(4)的作为籽晶的绝缘衬底(1)上淀积单晶硅，形成硅外延层(7)。在低温甚至在具有相对低应变点的大玻璃衬底上均匀生长硅外延层(7)，使它可能在其上制造大电流密度的高速半导体元件。

Description

形成单晶硅层的方法和制造半导体器件的方法
本发明涉及形成单晶硅层的方法和制造半导体器件的方法。具体地说，本发明涉及在绝缘衬底上外延生长单晶硅层作为有源区制造诸如绝缘栅场效应晶体管半导体元件的方法。
TFT(薄膜晶体管)是利用在衬底上形成单晶硅层制造的MOSFET(金属氧化物半导体场效应晶体管)。如现有技术所披露的那样，TFT显示出其电子迁移率比利用多晶硅层制造的晶体管的迁移率高几倍，并且TFT适于高速工作(见下面参考资料，R.P.Zingg et al.“First MOStransistors on Insulator by Silicon Saturated Liquid SolutionEpitaxy”.IEEE ELECTRON DEVICE LETTERS.VOL.13，N0.5 MAY1992 p294-6.，Publication of Examined Japanese Patent ApplicationN0.Hei 4-57098，Masakiyo Matsumura，“Thin Film Transistor，”OYOBUTURI，VOL.65，N0.8(1996)pp842-848)。
关于形成上述半导体元件的单晶硅层有5种方法：
(1)通过在大约800-1200℃氢气氛100-760Torr气压下分解硅烷，二氯硅烷。三氯硅烷，四氯化硅生长单晶硅。
(2)通过冷却加热到920-930℃的铟硅熔液或铟镓硅溶液在作为籽晶的单晶硅衬底上形成硅外延层，然后在其上形成硅半导体层(见参考资料1.Soo Hong Lee“VERY-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF SILICON”.MATERIALSLETTERS.Vol.9.N0.2，3(Jan.1990)pp53-56.参考资料2，R.Bergmann etal，“MOS transistors with epitaxial Silaterally grown over SiO2 byliquid phase epitaxy.”J.Applied Physics A，Vol.A54，no.1 p.103-5.参考资料3，R，Pzingg et al.“First MOS transistors on Insulator by SiliconSaturated Liquid Solution Epitaxy.”IEEE ELECTRON DEVICELETTERS VOL.13，N0.5，MAY 1992 p294-6.)。
(3)在蓝宝石衬底上外延生长硅(见参考资料4，G A Garcia，R.E.Reedy，and M.L.Burger，“High-quality CMOS in thin(100nm)silicon on sapphire，”IEEE ELECTRON DEVICE LETTERS，VOL.9，pp32-34 Jan.1988.).
(4)通过氧离子注入在绝缘层上形成硅层(见参考资料5，K.Izumi，M.Doken，and H.Ariyoshtl，“CMOS device fabrication onburied SiO2 layers formed by oxygen implantation into silicon，”Electon.Lett.，vol.14，no，18，pp593-594，Aug.1978.).
(5)在石英衬底上形成台阶，然后在其上形成多晶硅层，再利用激光束或条状加热器把它加热到1400℃或更高，在作为籽晶的石英衬底形成的台阶上形成外延层(见下列参考资料：参考资料6，SeijiroFurukawa，“Graphoepitaxy”The Transactions of the institute ofElectronics，Information and Communication Engineers，VOL.66，N0.5，pp486-489.(1983.May).参考资料7，Geis，M.W.，et al.“Crystallographic orientation of silicon on an amorphous substrateusing an artificial-relief grating and laser crystallization”，Appl.Phys.Letter，35，1，pp71-74(July 1979).参考资料8，Geis，M.W.，et al.“Silicon graphoepitaxy”，Jpn.J.Appl.Phys.Suppl.20-1pp.39-42(1981)。
按照已知的方法，以热能的形式(通过加热提供)提供化学反应/单晶生长所需的全部能量。这引起不能将外延温度显著降低到低于大约800℃的问题，阻碍了在具有相对低应变点的大玻璃板上生长硅外延层方法的研究。另一方面，在作为籽晶的玻璃板形成的台阶上生长硅以开始外延生长的方法，在低温不能获得均匀的外延生长硅。
该发明能够克服所述的缺点。本发明的目的是提供形成半导体层和制造半导体器件的方法，能够在玻璃衬底上用低温形成具有相对低应变点的均匀外延生长硅层，能够在其上形成大电流密度的高速半导体元件。
本发明形成单晶硅层的方法包括下列步骤：在衬底上形成台阶，所述台阶作为籽晶使得可以控制生长层的晶体取向，在其上形成台阶的衬底上通过CVD(化学汽相淀积)利用催化剂形成具有预定厚度的单晶硅。
本发明制造半导体器件的方法包括所述的形成单晶硅层的步骤，和通过预处理单晶硅层制造半导体元件的后续步骤。
按照本发明的方法，通过CVD利用催化剂在作为籽晶的衬底形成的台阶上淀积(外延生长)单晶硅。这能够获得多种显著效果和优点，
具体情况如下所述：
(A)在作为籽晶的台阶上形成硅单晶膜利用低温淀积方法开始硅外延生长，也就是，利用催化剂(其中衬底的温度是200-800℃，特别是200-600℃)能够在衬底上用低温均匀地形成单晶硅膜。
(B)这可能利用容易廉价购买的衬底，并且该衬底由优良材料制造，例如具有相对低应变点的玻璃衬底或陶瓷衬底。当然，能够利用由石英玻璃制造的衬底。此外，可能利用较长(大于100m)和较大表面面积(大于1m2)的衬底。
(C)在玻璃衬底或其它衬底上用低温形成的硅单晶薄膜的电子迁移率是540cm2/v.sec那样大(见所述的参考资料3)，它等效于硅衬底的电子迁移率。因此，可能在玻璃衬底上制造具有高速和大电流密度的LCD(液晶显示器)的顶栅，底栅或双栅TFT，EL(电子发光)或FED(场发射显示器)的晶体管，高性能半导体元件，例如，二极管，太阳电池，电容器或电阻器等，或集成电路。
图1A和图1B是说明根据本发明实施例按次序制造半导体器件各工艺步骤的横截面图。
图2A到图2C是说明接续图1所示步骤的各步骤的横截面图。
图3A到图3C是说明接续图2所示步骤的各步骤的横截面图。
图4A到图4C是说明接续图3所示步骤的各步骤的横截面图。
图5是是按照本发明的利用催化剂的CVD系统的略图，用于制造半导体器件。
图6A和图6B是叙述在非晶硅衬底上进行硅晶体生长的透视图。
图7A到图7E是表示各种形式台阶的简图和按照图式外延在其上生长硅晶体的晶向的简图。
本实施例涉及利用诸如反应离子腐蚀等干腐蚀在绝缘衬底上形成台阶，通过CVD方法利用催化剂(其中衬底的温度是大约200-800℃)形成单晶硅层。
在通过CVD利用催化剂形成单晶硅层的过程中，最好通过和加热到例如800-2000℃(低于它的熔点)的催化剂接触来分解主要包括硅的氢化物的气体，在衬底上淀积单晶硅层。在这种情况下，硅的氢化物最好是硅烷，催化剂本体至少是选自由钨，包括氧化钍的钨，钼，铂，钯，硅，氧化铝，带有金属的陶瓷，和碳化硅构成的组中的一种材料。
本实施例能够在绝缘衬底上，特别是具有1m2以上表面积的大玻璃衬底上形成半导体晶体层。在该实施例中，利用催化剂由CVD处理的衬底温度很低，使得有可能利用低到470-670℃应变点的玻璃构成的玻璃衬底。这种类型的玻璃便宜和容易形成薄板。因此利用这种玻璃可以以长卷的形状形成玻璃板。在长卷形状的玻璃板上，能够利用上述方法连续或不连续地形成薄外延层。在利用所述低应变点的玻璃时，为了防止构成该玻璃板的元素容易扩散到上述层中，希望在玻璃板上形成薄膜(例如由10-1000埃数量级厚的氮化硅构成)作为扩散阻挡层。
本实施例也能够通过预处理淀积在作为籽晶的上述台阶上的单晶硅层，来制造半导体元件。
在淀积单晶硅层的工艺中，在要生长的硅外延层中的杂质类型(P型或N型)和/或载流子密度，通过掺杂例如B2H6，PH3形式提供的适量III族或V族元素(例如，B，P，Sb，As)能够被最佳控制。
本实施例要求为绝缘栅场效应晶体管的沟道区，源区，漏区在衬底上外延生长单晶硅，以便控制各区的杂质类型和/或杂质浓度。
下面参考图1到图7详细叙述制造上述绝缘栅场效应晶体管的特定方法。
首先，如图1A所示，在绝缘衬底1主表面上以预定图形形成光致抗蚀剂2，该衬底1例如由石英玻璃或玻璃陶瓷(具体地说，具有大约470-1400℃应变点，最好具有470-670℃应变点，厚度为50μm-几毫米的玻璃衬底)构成。然后，用光致抗蚀剂2作为掩模，利用例如CF4等离子体的F+离子3照射衬底1，然后利用RIE(反应离子腐蚀)在衬底1上形成多个台阶4。在这种情况下，台阶作为用于开始外延生长单晶硅的籽晶，如下面所述。台阶4的深度和宽度可以分别是0.1μm和1.5-1.9μm。
然后，如图1B所示，在除掉光致抗蚀剂2后，通过CVD利用催化剂在其上形成台阶4的整个表面上外延生长厚度为几μm到0.005μm(例如0.1μm)的单晶硅层7(其中，衬底的温度是200-800℃)，例如JP-A N0.昭63-40314中有所披露。
通过图5所示的利用催化剂的CVD系统进行利用催化剂的CVD工艺。在利用催化剂的CVD系统中，从供气管将硅的氢化物(例如单硅烷)气体40(根据需要加入诸如B2H6或PH3掺杂气体)引入到淀积室41。在淀积室41的内部装有支撑衬底1的支座42和面向支座42的线圈状的催化剂本体43。利用外部加热装置44(例如电加热装置)加热衬底1。通过将例如由电阻丝构成的催化剂本体43加热到低于熔点(如果利用钨，最好800-2000℃，大约1700℃)的温度来使之活化。
通过换气(大约15-20分)将淀积室41中的气氛从氮气氛改变为氢气氛，然后加热到大约200-800℃。通过和催化剂本体43接触，使硅烷气体分解，并且淀积在保持在低温(例如300℃)的衬底1上。从将要生长的外延层的厚度能够获得淀积的时间。生长结束后，通过换气冷却内部的气氛并从氢气氛改变为氮气氛，取出衬底1。于是利用催化剂本体43的催化反应或热分解使具有高能的分离硅原子或聚集的硅原子形成和淀积在作为籽晶的台阶4上。这使得可能用比热CVD的情况时的淀积温度低得多的低温淀积硅膜。
这样淀积的单晶硅层7具有在衬底上外延生长的(100)表面，这是因为众所周知的称为图式外延的现象引起的(见上述的参考资料6，7，8)。如图6A所示，这些层是随机取向的。但是在具有侧壁垂直的台阶4的非晶衬底(玻璃)1上淀积外延层，则使该层沿着台阶4的垂直壁生长具有其(100)表面，如图6B所示。单晶粒的尺寸和温度及时间成比例。在低温和短时间淀积的情况下，会减少台阶之间的间距。如图7A到7E所示，以各种形式形成台阶，使得能够控制生长层的晶体取向。在大多数情况下，在(100)表面上制造MOS晶体管。
通过CVD利用催化剂和图式外延在衬底1上淀积单晶硅层7后，利用单晶硅层7作为沟道区制造MOS晶体管(TFT)。如图2A所示，通过氧化(950℃)在单晶硅层7的表面上形成厚度为350埃的栅氧化膜8。
接着如图2B所示，为了控制N-沟道MOS晶体管沟道区杂质浓度，用光致抗蚀剂9掩模P沟道MOS晶体管区域，利用例如10KV，剂量为2.7×1011atom/cm2离子注入p型杂质离子10(例如B+)形成硅层11，通过制造p型导电类型的单晶硅层7获得该层。然后如图2C所示，为了控制p沟道MOS晶体管沟道区杂质浓度，用光致抗蚀剂12掩模N沟道MOS晶体管区域，利用例如10KV，剂量为1×1011atom/cm2离子注入N型杂质离子(例如P+)13形成硅层14，通过制造N型导电类型的单晶硅层7获得该层。然后如图3A所示，利用CVD(在620℃温度下)淀积厚度为4000埃的掺杂磷的多晶硅层15作为栅电极的材料。
然后如图3B所示，按照预定图形形成光致抗蚀剂16，以光致抗蚀剂16作为掩模把多晶硅层15构图为栅电极的图形。如图3C所示，在除掉光致抗蚀剂16后，通过在O2气氛中以900℃60分进行氧化，在栅电极多晶硅15表面上形成氧化膜17。然后如图3D所示，用光致抗蚀剂18掩模P沟道MOS晶体管区域，利用例如20KV，剂量例如为5×1015atom/cm2离子注入N型杂质例如As+离子19。通过在N2气氛中在950℃退火40分形成N沟道MOS晶体管的N+型源区20和漏区21。
然后如图4A所示，用光致抗蚀剂22掩模N沟道MOS晶体管区域，利用例如10KV，剂量例如为5×1015atom/cm2离子注入P型杂质例如B+离子23。通过在N2气氛中在900℃退火5分形成P沟道MOS晶体管的P+型源区24和漏区25。
然后如图4B所示，在整个晶片表面上，利用CVD在例如750℃淀积厚度为500埃的SiO2膜26，在例如420℃淀积厚度为2000埃的SiN膜27。此外，在例如450℃形成厚度为6000埃的掺硼磷硅玻璃(BPSG)膜28作为回流膜，然后在例如N2气氛900℃回流BPSG膜28。
最后，如图4C所示，在绝缘膜的预定位置开接触窗口，然后在其中开孔的整个表面上利用溅射在150℃淀积厚度为1μm由诸如铝的电极材料构成的膜，并且把它构图，使每个P-沟道MOSFET和N沟道MOSFET形成源和漏电极29(S和D)及栅电极或布线30(G)。这样制成每个MOS晶体管。
该实施例的效果和优点如下所述：
(a)采用CVD，利用催化剂和作为籽晶的台阶4能够用低温(200-600℃)在玻璃衬底1上均匀生长硅单晶薄膜7。
(b)不仅在低应变点的玻璃衬底上，而且也能够在诸如陶瓷衬底的绝缘衬底上生长硅单晶薄膜，提供衬底材料的宽范围选择，该材料应变点低，购买便宜，性能优越。使利用大的衬底成为可能。
(c)在玻璃衬底或其它衬底上生长的硅单晶薄膜7的电子迁移率大到540cm2/v.sec，它等效于硅衬底的迁移率。因此，可能制造大电流密度的高速晶体管。除了晶体管以外，还能够在玻璃衬底上制造二极管，电容器，电阻等或集成电路。形成诸如MOS晶体管的硅半导体元件的工艺基本上和制造多晶硅TFT的众所周知的工艺相同。
显而易见，上述的本发明实施例能够根据本发明的技术观念进行各种变化和改进。
如上所述，按照本发明形成单晶硅层的方法或制造半导体器件的方法涉及通过CVD利用催化剂在作为籽晶的衬底上形成的台阶上淀积单晶硅。这能够在衬底上用低温均匀生长单晶硅膜，使它可能利用容易便宜买到和性能优良的衬底，诸如具有相对低应变点的玻璃衬底或陶瓷衬底。此外，可能利用较大的衬底。并且在硅单晶薄膜中的电子迁移率是540cm2/v.sec那样大，它等效于硅衬底的迁移率。因此，可能在玻璃衬底上制造大电流密度的高速晶体管，高性能半导体元件，例如，二极管，电容器，电阻或集成电路。
如上所述，形成单晶硅层的方法能够甚至在具有相对低应变点的大玻璃衬底上用低温均匀外延生长硅层，适合制造利用外延生长单晶硅层作为有源区的诸如绝缘栅场效应晶体管的半导体元件。

Claims (15)

1.形成单晶硅层的方法，其包括下列步骤：
在衬底上形成台阶，所述台阶作为籽晶，使得可以控制生长层的晶体取向；
通过CVD利用催化剂在其上形成台阶的衬底上形成具有预定厚度的单晶硅层。
2.按照权利要求1所述的形成单晶硅层的方法，其中利用干腐蚀在绝缘衬底上形成台阶，在200-800℃的温度下生长单晶硅层。
3.按照权利要求1所述的形成单晶硅层的方法，其中通过CVD利用催化剂形成单晶硅层的过程中，通过和加热的催化剂本体接触，分解主要包括硅的氢化物的气体，使单晶硅层淀积在衬底上。
4.按照权利要求3所述的形成单晶硅层的方法，其中，硅的氢化物是硅烷，催化剂本体至少是选自由钨，包括氧化钍的钨，钼，铂，钯，硅，氧化铝，附有金属的陶瓷，和碳化硅构成组中的一种材料。
5.按照权利要求2所述的形成单晶硅层的方法，其中，绝缘衬底是玻璃衬底。
6.按照权利要求5所述的形成单晶硅层的方法，其中，在玻璃衬底上形成扩散阻挡层，在扩散阻挡层上生长单晶硅层。
7.按照权利要求1所述的形成单晶硅层的方法，其中，在淀积单晶硅层过程中，掺杂III族或V族元素，以便控制单晶硅层的杂质类型和/或杂质浓度。
8.制造半导体器件的方法，其包括下列步骤：
在衬底上形成台阶，所述台阶作为籽晶，使得可以控制生长层的晶体取向；
通过CVD利用催化剂在其上形成台阶的衬底上形成具有预定厚度的单晶硅层；
通过预定处理单晶硅层制造半导体元件。
9.按照权利要求8所述的制造半导体器件的方法，其中单晶硅层用作绝缘栅场效应晶体管的沟道区，源区和漏区，以便控制各区的III族或V族杂质类型和/或杂质浓度。
10.按照权利要求8所述的制造半导体器件的方法，其中，利用干腐蚀在绝缘衬底上形成台阶，在200-800℃的温度生长单晶硅层。
11.按照权利要求8所述的制造半导体器件的方法，其中，通过CVD利用催化剂形成单晶硅层的过程中，通过和加热的催化剂本体接触分解主要包含硅的氢化物的气体，使单晶硅层淀积在衬底上。
12.按照权利要求11所述的制造半导体器件的方法，其中，硅的氢化物是硅烷，催化剂本体至少是选自由钨，包含氧化钍的钨，钼，铂，钯，硅，氧化铝，附金属的陶瓷，和碳化硅构成组中的一种材料。
13.按照权利要求10所述的制造半导体器件的方法，其中，绝缘衬底是玻璃衬底。
14.按照权利要求13所述的制造半导体器件的方法，其中，在玻璃衬底上形成扩散阻挡层和在该扩散阻挡层上生长单晶硅层。
15.按照权利要求8所述的制造半导体器件的方法，其中，在淀积单晶硅层时，掺杂III族或V族元素以便控制单晶硅层的杂质类型和/或杂质浓度。
CNB998010499A 1998-06-30 1999-06-30 形成单晶硅层的方法和制造半导体器件的方法 Expired - Fee Related CN1146020C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18446798A JP2000021782A (ja) 1998-06-30 1998-06-30 単結晶シリコン層の形成方法及び半導体装置の製造方法
JP184467/1998 1998-06-30

Publications (2)

Publication Number Publication Date
CN1273693A CN1273693A (zh) 2000-11-15
CN1146020C true CN1146020C (zh) 2004-04-14

Family

ID=16153674

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998010499A Expired - Fee Related CN1146020C (zh) 1998-06-30 1999-06-30 形成单晶硅层的方法和制造半导体器件的方法

Country Status (3)

Country Link
JP (1) JP2000021782A (zh)
CN (1) CN1146020C (zh)
WO (1) WO2000001004A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2005259828A (ja) * 2004-03-10 2005-09-22 Sony Corp 固体撮像素子及びその製造方法
JP2010118675A (ja) * 2010-01-12 2010-05-27 Sony Corp 固体撮像素子及びその製造方法
CN101924101B (zh) * 2010-08-06 2013-09-11 锐迪科科技有限公司 半导体无源器件的结构的制作方法
CN104392922B (zh) * 2014-11-26 2018-06-26 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN109652770B (zh) * 2018-11-29 2020-10-30 天津大学 一种利用半导体基体来调控气相沉积金属薄膜织构的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340314A (ja) * 1986-08-05 1988-02-20 Hiroshima Univ 触媒ｃｖｄ法による薄膜の製造法とその装置
JPH01259526A (ja) * 1988-04-11 1989-10-17 Matsushita Electron Corp 絶縁膜上単結晶シリコン膜形成方法
JP3453214B2 (ja) * 1995-03-15 2003-10-06 科学技術振興事業団 触媒ｃｖｄ法による薄膜トランジスタの製造方法および薄膜トランジスタ
JP3889071B2 (ja) * 1995-08-04 2007-03-07 株式会社半導体エネルギー研究所 結晶性半導体作製方法
JP2970499B2 (ja) * 1995-10-30 1999-11-02 日本電気株式会社 半導体装置の製造方法
JP3858319B2 (ja) * 1996-12-05 2006-12-13 ソニー株式会社 量子細線の製造方法

Also Published As

Publication number Publication date
WO2000001004A1 (en) 2000-01-06
JP2000021782A (ja) 2000-01-21
CN1273693A (zh) 2000-11-15

Similar Documents

Publication Publication Date Title
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
US6057200A (en) Method of making a field effect transistor having an elevated source and an elevated drain
US5021839A (en) FET with a super lattice channel
KR101521878B1 (ko) 반도체 박막의 선택적 에피택셜 형성
US5272361A (en) Field effect semiconductor device with immunity to hot carrier effects
CN1315196C (zh) 肖特基势垒晶体管及其制造方法
JP2000243946A (ja) 半導体装置及び半導体装置の製造方法
JPH04234112A (ja) 多結晶シリコンの選択的デポジション方法
JP2947828B2 (ja) 半導体装置の製造方法
CN100356583C (zh) 用于制造薄膜半导体器件的方法
CN1146020C (zh) 形成单晶硅层的方法和制造半导体器件的方法
JP2917388B2 (ja) 半導体装置の製造方法
JPH0563439B2 (zh)
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
EP0043691B1 (en) Semiconductor device having a polycrystalline semiconductor film
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JP2864623B2 (ja) 半導体装置の製造方法
JP3065528B2 (ja) 半導体装置
KR970011502B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3153202B2 (ja) 半導体装置の作製方法
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP2867402B2 (ja) 半導体装置の製造方法
JPS63192223A (ja) 半導体装置の製造方法
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414