CN104392922B - 嵌入式碳化硅的制备方法 - Google Patents
嵌入式碳化硅的制备方法 Download PDFInfo
- Publication number
- CN104392922B CN104392922B CN201410697561.1A CN201410697561A CN104392922B CN 104392922 B CN104392922 B CN 104392922B CN 201410697561 A CN201410697561 A CN 201410697561A CN 104392922 B CN104392922 B CN 104392922B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- preparation
- embedded silicon
- groove surfaces
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 57
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000011065 in-situ storage Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000007797 corrosion Effects 0.000 claims abstract description 7
- 238000005260 corrosion Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910007264 Si2H6 Inorganic materials 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical group [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明公开了一种嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽；清洗凹槽表面；原位腐蚀凹槽表面；原子层沉积法在凹槽表面沉积籽晶层；碳化硅沉积，以形成嵌入式碳化硅。通过原子层沉积得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
Description
技术领域
本发明涉及半导体领域，具体涉及一种嵌入式碳化硅的制备方法。
背景技术
在45纳米及45纳米以下半导体制造流程中，嵌入式碳化硅(Embedded SiC)技术通过在沟道中产生单轴压应力来提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。其具体原理是：通过在Si衬底上刻蚀凹槽，选择性地外延生长SiC层，由于SiC晶格常数与Si不匹配，在垂直沟道方向Si晶格受到压缩产生压应力，而沿沟道方向Si晶格受到拉伸产生张应力。
目前，SiC内的C含量对嵌入式碳化硅技术具有较大的影响。这是因为SiC薄膜中的应变(应力)会随着层厚的增加而增加，当层厚超过某一临界值(hc)时，SiC将不能形成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变会引起晶面滑移，使界面原子排列错开，应变急剧释放，以失配位错或者表面起伏的形式释放出来，在薄膜中产生大量缺陷。该临界值(hc)与薄膜生长条件相关，而薄膜中C浓度是对薄膜生长条件影响最大的因素之一。C组分越大，SiC薄膜厚度的临界值越小。但由于C在Si中的固浓度的限制，目前的业界SiC选择性外延的C的含量为1％～2％。因此，如何改善嵌入式碳化硅技术中碳化硅薄膜的缺陷，是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明提供一种嵌入式氮化硅的制备方法，以解决碳化硅薄膜缺陷较大的问题。
为解决上述技术问题，本发明提供一种嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽；清洗凹槽表面；原位腐蚀凹槽表面；原子层沉积法在凹槽表面沉积籽晶层；碳化硅沉积，以形成嵌入式碳化硅。通过原子层沉积得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
作为优选，采用SiCoNi预清洗凹槽表面，其在没有电浆和粒子轰击的环境中去除氧化膜，降低了对硅衬底的破坏。
作为优选，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽表面，改善凹槽表面的粗糙度，进而降低碳化硅的缺陷。
作为优选，所述原子层沉积法在凹槽表面沉积籽晶层步骤包括：凹槽表面吸附形成SiH4或Si2H6层；使用H2吹扫衬底表面，使SiH4或Si2H6分解成膜；使用HCl选择性刻蚀去除非衬底区的非晶硅；重复上述步骤直至形成预定厚度的籽晶层。
作为优选，所述原子层沉积的温度范围为500～660度。
作为优选，所述籽晶层的厚度为
作为优选，所述碳化硅沉积时温度为525～575摄氏度。
作为优选，对形成有半导体器件的衬底进行刻蚀，形成凹槽步骤包括：在衬底的PMOSFET上形成光阻；对NMOSFET进行干法刻蚀形成凹槽；使用酸槽将光阻去除。
作为优选，去除光阻后，外延前清洗凹槽表面
与现有技术相比，本发明具有以下优点：本发明通过在碳化硅沉积前使用原子层沉积(ALD)方式在凹槽表面生长一层籽晶层(Seed Layer)，得到低缺陷和粗糙度良好的硅衬底表面，从而形成低位错缺陷的嵌入式SiC，进而可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
附图说明
图1为本发明一具体实施方式中干法刻蚀后凹槽结构示意图；
图2为本发明一具体实施方式中光阻去除后凹槽结构示意图；
图3为本发明一具体实施方式中籽晶层沉积后凹槽结构示意图；
图4为本发明一具体实施方式中碳化硅沉积后凹槽结构示意图；
图5为本发明一具体实施方式中籽晶层沉积原理图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图1至图5，所述嵌入式碳化硅的制备方法，包括：
首先，对形成有半导体器件的衬底进行刻蚀，形成凹槽2。具体地，如图1所示，在PMOSFET 10上形成光阻1；对另一侧的NMOSFET 20进行干法刻蚀形成凹槽2；使用酸槽将光阻1去除，形成如图2所示的器件。
接着，外延前清洗凹槽2表面，去除酸槽清洗的残留物；
接着，采用SiCoNi预清洗凹槽2表面，使用SiCoNi预清洗可以在没有电浆和粒子轰击的环境中去除氧化膜，降低了对硅衬底的破坏。
接着，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽2表面，改善凹槽2表面的粗糙度。
接着，如图3所示，使用原子层沉积法在凹槽2表面沉积籽晶层3，所述原子层沉积的温度范围为500～660度。如图5所示，其步骤包括：
凹槽2表面吸附形成SiH4或Si2H6301；
使用H2吹扫凹槽2内的硅衬底表面，使SiH4或Si2H6分解成膜，即在硅衬底表面形成硅原子膜；
使用HCl选择性刻蚀去除非衬底区的非晶硅，保留单晶硅；
重复上述步骤直至形成厚度为的籽晶层。
最后，进行碳化硅沉积，以形成嵌入式碳化硅4，沉积温度为525～575摄氏度。
本发明通过原子层沉积得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式碳化硅4，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET 20的电子迁移率，从而提高它的电流驱动能力。
请继续参照图1至图5所示，下面以在28LP的嵌入式碳化硅制备工艺为例，本发明的具体实施方案如下：
首先，导体器件的硅衬底在干法刻蚀后，在NMOSFET 20上形成凹槽2；
接着，使用酸槽将用作掩模的光阻1去除；
接着，使用外延前清洗处理凹槽2表面，去除凹槽2表面残留；
接着，使用SiCoNi预清洗凹槽2表面；
接着，使用HCl、Cl2或HCl与Cl2的混合气原位(in-situ)腐蚀凹槽表面；
接着，SiH4或Si2H6在5slmH2气氛、590℃温度下，使用原子层沉积(ALD)，并使用HCl气体选择性刻蚀，生长一层厚度为的籽晶层(Seed Layer)；
最后，SiC沉积，形成低位错缺陷的嵌入式碳化硅4。
综上所述，本发明的嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽2；清洗凹槽2表面；原位腐蚀凹槽2表面；原子层沉积法在凹槽2表面沉积籽晶层3；碳化硅沉积，以形成嵌入式碳化硅4。本发明通过在碳化硅沉积前使用原子层沉积(ALD)方式在凹槽2表面生长一层籽晶层3(Seed Layer)，得到低缺陷和粗糙度良好的硅衬底表面，从而形成低位错缺陷的嵌入式碳化硅4，进而可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET 20的电子迁移率，从而提高它的电流驱动能力。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (8)
1.一种嵌入式碳化硅的制备方法，其特征在于，包括：
对形成有半导体器件的衬底进行刻蚀，形成凹槽；
清洗凹槽表面；
原位腐蚀凹槽表面；
原子层沉积法在凹槽表面沉积籽晶层，步骤包括：凹槽表面吸附形成SiH4或Si2H6层；使用H2吹扫衬底表面，使SiH4或Si2H6分解成膜；使用HCl选择性刻蚀去除非衬底区的非晶硅；重复上述步骤直至形成预定厚度的籽晶层；
碳化硅沉积，以形成嵌入式碳化硅。
2.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，采用SiCoNi预清洗凹槽表面。
3.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽表面。
4.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述原子层沉积的温度范围为500～660摄氏度。
5.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述籽晶层的厚度为
6.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述碳化硅沉积时温度为525～575摄氏度。
7.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，对形成有半导体器件的衬底进行刻蚀，形成凹槽步骤包括：
在衬底的PMOSFET上形成光阻；
对NMOSFET进行干法刻蚀形成凹槽；
使用酸槽将光阻去除。
8.如权利要求7所述的嵌入式碳化硅的制备方法，其特征在于，去除光阻后，外延前清洗凹槽表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410697561.1A CN104392922B (zh) | 2014-11-26 | 2014-11-26 | 嵌入式碳化硅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410697561.1A CN104392922B (zh) | 2014-11-26 | 2014-11-26 | 嵌入式碳化硅的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104392922A CN104392922A (zh) | 2015-03-04 |
| CN104392922B true CN104392922B (zh) | 2018-06-26 |
Family
ID=52610804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410697561.1A Active CN104392922B (zh) | 2014-11-26 | 2014-11-26 | 嵌入式碳化硅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104392922B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790014A (zh) * | 2011-05-19 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 经受应力的半导体器件及其制造方法 |
| CN103730417A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021782A (ja) * | 1998-06-30 | 2000-01-21 | Sony Corp | 単結晶シリコン層の形成方法及び半導体装置の製造方法 |
| CN103426753B (zh) * | 2012-05-14 | 2016-06-22 | 中芯国际集成电路制造(上海)有限公司 | 源漏区的制备方法和mos器件 |
-
2014
- 2014-11-26 CN CN201410697561.1A patent/CN104392922B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790014A (zh) * | 2011-05-19 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 经受应力的半导体器件及其制造方法 |
| CN103730417A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104392922A (zh) | 2015-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101074186B1 (ko) | 에피택셜 필름 형성을 위한 클러스터 툴 | |
| US9159554B2 (en) | Structure and method of forming metamorphic heteroepi materials and III-V channel structures on si | |
| JP6858872B2 (ja) | Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ | |
| US9543409B2 (en) | Production of spacers at flanks of a transistor gate | |
| CN103745956B (zh) | 制备嵌入式锗硅外延前的表面处理方法 | |
| US9455144B2 (en) | Method for growing nitride-based semiconductor with high quality | |
| CN1748287A (zh) | 硅半导体基板及其制造方法 | |
| JP2008244252A (ja) | 表面処理方法、エッチング処理方法および電子デバイスの製造方法 | |
| CN105355620A (zh) | 一种铜互连结构及其制造方法 | |
| JP2012004275A (ja) | 炭化珪素半導体装置の製造方法 | |
| TWI301640B (en) | Strained semiconductor structures | |
| CN104392922B (zh) | 嵌入式碳化硅的制备方法 | |
| JP2010067670A (ja) | ウェル構造，その形成方法および半導体デバイス | |
| CN104392919B (zh) | Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法 | |
| JP6004420B2 (ja) | 不揮発性化合物の除去方法 | |
| CN104392929A (zh) | 嵌入式碳化硅的制备方法 | |
| TW201428829A (zh) | 半導體裝置之製造方法 | |
| CN105590840A (zh) | 嵌入式锗硅的制备方法 | |
| US10134601B2 (en) | Zinc oxide-based mask for selective reactive ion etching | |
| CN104409353A (zh) | 嵌入式碳化硅的制备方法 | |
| JP4575745B2 (ja) | ＧａＮ系半導体層に上部層が積層されている半導体装置の製造方法 | |
| KR102422422B1 (ko) | 그래핀을 포함하는 반도체 소자 및 그 제조방법 | |
| CN104409354A (zh) | 嵌入式碳化硅的制备方法 | |
| US8501608B2 (en) | Method for processing semiconductor device | |
| US9525026B2 (en) | Method of forming an epitaxial semiconductor layer in a recess and a semiconductor device having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |