CN114566386B - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN114566386B
CN114566386B CN202111390037.6A CN202111390037A CN114566386B CN 114566386 B CN114566386 B CN 114566386B CN 202111390037 A CN202111390037 A CN 202111390037A CN 114566386 B CN114566386 B CN 114566386B
Authority
CN
China
Prior art keywords
external electrode
layer
electrode
main surface
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111390037.6A
Other languages
English (en)
Other versions
CN114566386A (zh
Inventor
小林佑次
堀谷敏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114566386A publication Critical patent/CN114566386A/zh
Application granted granted Critical
Publication of CN114566386B publication Critical patent/CN114566386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

层叠陶瓷电容器具有：层叠体，层叠多个电介质层以及多个内部电极层而形成；以及一对外部电极，与内部电极层电连接，并形成在层叠体的两个端面。外部电极的中央部的最大厚度与外部电极的周围部的厚度之差为3μm以下，在以从外部电极的周围的端部起向内侧15％的地点为中心的50μm见方的视野范围内，在将外部电极的表面与构成50μm见方的视野范围的划分线的两个交点连结的直线与通过上述两个交点中的任一者的相对于铅直线的垂线之间所成的角度为4度以下。

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器，特别涉及构成为通过引线接合将电极中的至少一个与安装基板上的电极等进行连接的层叠陶瓷电容器。
背景技术
以往，有时在基板安装IC芯片、陶瓷电子部件等。存在IC芯片由于焊料包含的助熔剂而受到不良影响的情况。因此，IC芯片和陶瓷电子部件有时使用引线接合进行电连接。例如，在日本实开平5-4451号公报公开了使用引线接合与IC芯片电连接的层叠电容器。
在像日本实开平5-4451号公报记载的那样使用引线接合与IC芯片电连接的层叠电容器中，与焊料安装的情况相比，从IC芯片到层叠电容器的环路距离长，此外，电信号的通路的截面积变小，因此有高频阻抗变高的倾向。在此，若高频阻抗变高，则不能除去高频噪声，导致陶瓷电子装置的动作不良。因而，为了降低高频阻抗，一般来说，通过在层叠电容器的外部电极表面接合多根引线来应对。此时，例如在外部电极的表面的中央部和外部电极的表面的四角的部分进行引线接合。
此外，作为IC芯片侧和层叠电容器的外部电极的具体的连接方法，例如有：首先在IC芯片侧接合引线，然后在层叠电容器侧接合引线(第二次接合)的方法；以及在层叠电容器侧接合引线之后(第一次接合)，在IC芯片侧接合引线的方法。在IC业界，一般是首先在IC芯片侧接合引线，然后在其它部件接合引线。
然而，近年来，由于陶瓷电子部件的小型化，在陶瓷电子部件精度良好地形成用于通过引线接合进行连接的外部电极变得越来越困难。在此，在未能精度良好地形成陶瓷电子部件的外部电极的情况下，有时外部电极的厚度会产生偏差。
像这样，若层叠电容器的外部电极的厚度产生偏差而使外部电极的厚度不均匀，则在层叠电容器的表面接合引线时，进行引线接合时的管嘴(毛细管)会干扰外部电极，有时不能确保引线接合时的引线和外部电极的连接性。
此外，作为精度良好地形成外部电极的方法，例如，可考虑像在日本特开2004-327983号公报公开的那样的通过直接镀敷来形成的方法。
然而，在通过直接镀敷来形成外部电极的情况下，水分容易从外部电极与陶瓷坯体(层叠体)之间等浸入到陶瓷电子部件的内部，存在陶瓷电子部件的耐湿性下降这样的问题。
发明内容
本发明的主要的目的在于，提供一种在确保引线接合时的引线和外部电极的连接性的同时耐湿性优异的层叠陶瓷电容器。
本发明涉及的层叠陶瓷电容器是如下的层叠陶瓷电容器，即，具有：层叠体，包含层叠的多个电介质层，具有在高度方向上相对并与安装面对置的第1主面以及第2主面、在与高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与高度方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面；第1内部电极，配置在多个电介质层上，位于层叠体的内部，并引出到第1主面；第2内部电极，配置在多个电介质层上，位于层叠体的内部，并引出到第2主面；第1外部电极，配置在第1主面上；以及第2外部电极，配置在第2主面上，在层叠陶瓷电容器中，第1外部电极以及第2外部电极具有：基底电极层，具有金属成分和陶瓷成分；以及镀敷层，配置在基底电极层上，第1外部电极以及第2外部电极的中央部的最大厚度与如下部分的第1外部电极以及第2外部电极的周围部的厚度之差为3μm以下，该部分是从第1外部电极以及第2外部电极的周围的端部起向内侧进入了配置在第1主面上或第2主面上的第1外部电极以及第2外部电极的、将第1侧面以及第2侧面连结的长度或者将第1端面以及第2端面连结的长度的10％的量的部分，在以从第1外部电极或第2外部电极的周围的端部起向内侧15％的地点为中心的50μm见方的视野范围内，在将第1外部电极以及第2外部电极的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或交点P2的相对于铅直线的垂线之间所成的角度θ为4度以下。
根据与附图相关联地进行理解的以下关于本发明的详细的说明，本发明的上述以及其它目的、特征、方面以及优点将变得清楚。
附图说明
图1是示出本发明的实施方式涉及的层叠陶瓷电容器的一个例子的外观立体图。
图2是图1所示的层叠陶瓷电容器的俯视图。
图3是图1所示的层叠陶瓷电容器的主视图。
图4是示出本发明涉及的层叠陶瓷电容器的图1的线IV-IV处的剖视图。
图5是在图4所示的剖视图中详细地示出了外部电极的结构的剖视图。
图6是示出本发明的实施方式涉及的层叠陶瓷电容器的图4的线VI-VI处的剖视图。
图7是说明测定外部电极的表面的角度的区域的图。
图8示出图7所示的线VIII-VIII处的剖面，是说明外部电极的测定的角度的图。
图9是示出将本发明涉及的层叠陶瓷电容器安装于基板而得到的陶瓷电子装置的一个例子的图。
具体实施方式
1.层叠陶瓷电容器
对本发明的实施方式涉及的层叠陶瓷电容器进行说明。图1是示出本发明的实施方式涉及的层叠陶瓷电容器的一个例子的外观立体图。图2是图1所示的层叠陶瓷电容器的俯视图。图3是图1所示的层叠陶瓷电容器的主视图。图4是示出本发明涉及的层叠陶瓷电容器的图1的线IV-IV处的剖视图。图5是在图4所示的剖视图中详细地示出了外部电极的结构的剖视图。图6是示出本发明的实施方式涉及的层叠陶瓷电容器的图4的线VI-VI处的剖视图。
如图1至图4所示，层叠陶瓷电容器10例如包含长方体状的层叠体12和外部电极30。
层叠体12具有层叠的多个电介质层14和多个内部电极层16。进而，层叠体12具有在高度方向x上相对的第1主面12a以及第2主面12b、在与高度方向x正交的宽度方向y上相对的第1侧面12c以及第2侧面12d、和在与高度方向x以及宽度方向y正交的长度方向z上相对的第1端面12e以及第2端面12f。在该层叠体12中，优选在角部以及棱线部形成有圆角。另外，所谓角部，是指层叠体的相连的三个面相交的部分，所谓棱线部，是指层叠体的相邻的两个面相交的部分。此外，也可以在第1主面12a以及第2主面12b、第1侧面12c以及第2侧面12d、和第1端面12e以及第2端面12f的一部分或全部形成有凹凸等。
关于电介质层14的片数，优选包含外层在内为45片以上且330片以下。
层叠体12具有内层部18，内层部18由单个或多片电介质层14b和配置在它们之上的多片内部电极层16构成。在内层部18中，多片内部电极层16对置。
层叠体12具有第1主面侧外层部20a，第1主面侧外层部20a位于第1主面12a侧，并由位于第1主面12a与第1主面12a侧的内层部18的最表面之间的多个电介质层14a形成。
同样地，层叠体12具有第2主面侧外层部20b，第2主面侧外层部20b位于第2主面12b侧，并由位于第2主面12b与第2主面12b侧的内层部18的最表面之间的多个电介质层14a形成。
层叠体12具有第1侧面侧外层部22a，第1侧面侧外层部22a位于第1侧面12c侧，并由位于第1侧面12c与第1侧面12c侧的内层部18的最表面和该最表面的延长线之间的多个电介质层14b形成。
同样地，层叠体12具有第2侧面侧外层部22b，第2侧面侧外层部22b位于第2侧面12d侧，并由位于第2侧面12d与第2侧面12d侧的内层部18的最表面和该最表面的延长线之间的多个电介质层14b形成。
层叠体12具有第1端面侧外层部24a，第1端面侧外层部24a位于第1端面12e侧，并由位于第1端面12e与第1端面12e侧的内层部18的最表面和该最表面的延长线之间的多个电介质层14b形成。
同样地，层叠体12具有第2端面侧外层部24b，第2端面侧外层部24b位于第2端面12f侧，并由位于第2端面12f与第2端面12f侧的内层部18的最表面和该最表面的延长线之间的多个电介质层14b形成。
第1主面侧外层部20a以及第2主面侧外层部20b是内部电极层16的引出电极部被引出的部分。
第1侧面侧外层部22a以及第2侧面侧外层部22b配置在位于与内部电极层16大致垂直的位置侧。
第1端面侧外层部24a以及第2端面侧外层部24b配置为与内部电极层16大致平行。
电介质层14例如能够由电介质材料形成来作为陶瓷材料。作为这样的电介质材料，例如，能够使用包含BaTiO3、CaTiO3、SrTiO3、或CaZrO3等成分的电介质陶瓷。在包含上述的电介质材料作为主成分的情况下，根据所希望的层叠体12的特性，例如也可以使用添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等含量比主成分少的副成分的材料。
烧成后的电介质层14的厚度优选为0.5μm以上且42μm以下。
在层叠体12中，作为多个内部电极层16，具有多个第1内部电极层16a以及多个第2内部电极层16b。多个第1内部电极层16a以及多个第2内部电极层16b埋设为沿着层叠体12的长度方向z夹着电介质层14以等间隔交替地配置。
第1内部电极层16a具有与第2内部电极层16b对置的第1对置电极部26a和位于第1内部电极层16a的一端侧并从第1对置电极部26a到层叠体12的第1主面12a的第1引出电极部28a。第1引出电极部28a的端部被引出到第1主面12a并露出。
第1内部电极层16a的第1对置电极部26a的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下在拐角部形成圆角，或者将拐角部形成为在俯视下倾斜(锥形状)。此外，也可以是随着朝向某处而带有倾斜的俯视下的锥形状。
第1内部电极层16a的第1引出电极部28a的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下在拐角部形成圆角，或者将拐角部形成为在俯视下倾斜(锥形状)。此外，也可以是随着朝向某处而带有倾斜的俯视下的锥形状。
关于第1内部电极层16a的第1对置电极部26a的宽度和第1内部电极层16a的第1引出电极部28a的宽度，可以以相同的宽度形成，也可以将某一者的宽度形成得窄。
第2内部电极层16b具有与第1内部电极层16a对置的第2对置电极部26b和位于第2内部电极层16b的一端侧并从第2对置电极部26b到层叠体12的第2主面12b的第2引出电极部28b。第2引出电极部28b的端部被引出到第2主面12b并露出。
第2内部电极层16b的第2对置电极部26b的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下在拐角部形成圆角，或者将拐角部形成为在俯视下倾斜(锥形状)。此外，也可以是随着朝向某处而带有倾斜的俯视下的锥形状。
第2内部电极层16b的第2引出电极部28b的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下在拐角部形成圆角，或者将拐角部形成为在俯视下倾斜(锥形状)。此外，也可以是随着朝向某处而带有倾斜的俯视下的锥形状。
关于第2内部电极层16b的第2对置电极层26b的宽度和第2内部电极层16b的第2引出电极部28b的宽度，可以以相同的宽度形成，也可以将某一者的宽度形成得窄。
第1内部电极层16a以及第2内部电极层16b能够由例如Ni、Cu、Ag、Pd、Au等金属、Ag-Pd合金等包含这些金属中的至少一种的合金等适当的导电材料构成。
内部电极层16，即，第1内部电极层16a以及第2内部电极层16b各自的厚度优选为0.2μm以上且2.0μm以下。
此外，第1内部电极层16a以及第2内部电极层16b的片数优选合起来为4片以上且300片以下。
如图1至图5所示，在层叠体12的第1主面12a侧以及第2主面12b侧配置有外部电极30。
外部电极30具有第1外部电极30a以及第2外部电极30b。
第1外部电极30a配置在第1主面12a的表面。更具体地，第1外部电极30a仅配置在第1主面12a上。第1外部电极30a例如配置为覆盖第1主面12a的整个面。此时，第1外部电极30a与第1内部电极层16a的第1引出电极部28a电连接。
第2外部电极30b配置在第2主面12b的表面。更具体地，第2外部电极30b仅配置在第2主面12b上。第2外部电极30b例如配置为覆盖第2主面12b的整个面。此时，第2外部电极30b与第2内部电极层16b的第2引出电极部28b电连接。
在层叠体12内，第1内部电极层16a的第1对置电极部26a和第2内部电极层16b的第2对置电极部26b隔着电介质层14对置，由此形成了静电电容。因此，能够在连接了第1内部电极层16a的第1外部电极30a与连接了第2内部电极层16b的第2外部电极30b之间得到静电电容，表现出电容器的特性。
第1外部电极30a以及第2外部电极30b的中央部的最大厚度与如下部分的第1外部电极30a以及第2外部电极30b的周围部的厚度之差为3μm以下，该部分是从第1外部电极30a以及第2外部电极30b的周围的端部起向内侧进入了配置在第1主面12a上或第2主面12b上的第1外部电极30a以及第2外部电极30b的、将第1侧面12c和第2侧面12d连结的长度的10％的部分，或者向内侧进入了将第1端面12e和第2端面12f连结的长度的10％的部分。
另外，通过以下的方法进行第1外部电极以及第2外部电极的中央部的最大厚度的测定。
即，将层叠陶瓷电容器10用树脂进行固定，直至将第1端面以及第2端面连结的长度方向上的L/2的长度为止，或者直至将第1侧面以及第2侧面连结的宽度方向上的W/2的长度为止，进行剖面研磨，使得与各个研磨面大致平行。然后，在研磨剖面中，测定外部电极中央部的区域的外部电极的厚度变得最大的部位的外部电极的厚度。另外，在将第1外部电极以及第2外部电极的宽度方向以及长度方向上的长度分别设为100％的情况下，所谓外部电极中央部的区域，是指内侧的80％的区域。
此外，通过以下的方法进行如下部分的第1外部电极以及第2外部电极的周围部的厚度的测定，该部分是从第1外部电极以及第2外部电极的周围的端部起向内侧进入了配置在第1主面上或第2主面上的第1外部电极以及第2外部电极的、将第1侧面以及第2侧面连结的长度或者将第1端面以及第2端面连结的长度的10％的量的部分。
即，将层叠陶瓷电容器10用树脂进行固定，直至将第1端面以及第2端面连结的长度方向上的L/2的长度为止，或者直至将第1侧面以及第2侧面连结的宽度方向上的W/2的长度为止，进行剖面研磨，使得与各个研磨面大致平行。然后，在研磨剖面中，对上述的向内侧进入了10％的量的部分的外部电极的厚度进行测定。此时，关于向内侧进入了10％的量的部分，对研磨剖面的第1侧面侧以及第2侧面侧或者第1端面侧以及第2端面侧的四个部位进行测定，并计算从四个部位得到的厚度的值的平均值，将该值作为第1外部电极以及第2外部电极的周围部的厚度。
此外，在以从第1外部电极30a或第2外部电极30b的周围的端部起向内侧15％的地点为中心的50μm见方的视野范围内，在将第1外部电极30a以及第2外部电极30b的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或交点P2的相对于铅直线的垂线之间所成的角度θ为4度以下。
另外，通过以下的方法进行以如下地点为中心的50μm见方的视野范围的、第1外部电极30a以及第2外部电极30b的表面和相对于铅直线的垂线之间所成的角度θ的测定，该地点是从第1外部电极30a以及第2外部电极30b的周围的端部起向内侧进入了配置在第1主面12a上或第2主面12b上的第1外部电极30a以及第2外部电极30b的、将第1侧面12c和第2侧面12d连结的长度或者将第1端面12e和第2端面12f连结的长度的15％的量的地点。
即，用激光位移计(KEYENCE公司制造：形状测定激光显微镜的测定装置)测定表面高度，并使用分析软件VK-H1XA测定以从第1外部电极30a以及第2外部电极30b的周围的端部起向内侧15％的地点为中心的50μm见方的范围的角度。
更具体地，如图7以及图8所示，在以从第1外部电极30a以及第2外部电极30b的周围的端部起向内侧15％的地点为中心的50μm见方的视野范围内，测定在将第1外部电极30a以及第2外部电极30b的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或P2的相对于铅直线的垂线之间所成的角度θ。另外，关于角度θ的测定，在第1侧面侧以及第2侧面侧或者第1端面侧以及第2端面侧的四个部位进行测定，并计算从四个部位得到的角度的值的平均值，将该值作为角度θ。
外部电极30包含具有金属成分的基底电极层32和配置在基底电极层32的表面的镀敷层40。
基底电极层32具有第1基底电极层32a以及第2基底电极层32b。
第1基底电极层32a配置在层叠体12的第1主面12a上。更具体地，第1基底电极层32a配置为仅覆盖层叠体12的第1主面12a的表面。
第2基底电极层32b配置在层叠体12的第2主面12b上。更具体地，第2基底电极层32b配置为仅覆盖层叠体12的第2主面12b的表面。
基底电极层32的表面也可以具有凹凸。
在基底电极层32的表面具有凹凸的情况下，凹凸的算数平均粗糙度(Ra)优选为0.5μm以上且0.9μm以下。此外，在基底电极层32的表面具有凹凸的情况下，凹凸的表面粗糙度(Rz)优选为5.0μm以上且7.5μm以下。由此，能够通过锚固效果得到基底电极层32和镀敷层40的密接力。
关于基底电极层32的Ra以及Rz的测定方法，例如，能够使用激光位移计进行测定。
其中，优选对镀敷条件下功夫来形成镀敷层40，使得即使在基底电极层32具有凹凸的情况下，在形成此后的镀敷层40时，外部电极30的表面也会变得平坦。
基底电极层32由烧附层形成。
烧附层优选包含金属成分、和玻璃成分或陶瓷成分中的某一者、或者玻璃成分以及陶瓷成分这两者。在本实施方式中，基底电极层32由具有金属成分和陶瓷成分的烧附层形成。由此，层叠体12和烧附层的密接力提高，能够抑制水分向层叠体12的内部的浸入。其结果是，能够使层叠陶瓷电容器10的耐湿可靠性提高。
烧附层的玻璃成分包含从B、Si、Ba、Mg、Al、Li等选择的至少一者。此外，在含有陶瓷成分的情况下，作为陶瓷成分，可以使用与电介质层相同种类的陶瓷成分，也可以使用不同种类的陶瓷成分。
作为烧附层的金属成分，例如，包含从Cu、Ni、Ag、Pd、Ag-Pd合金、Au等选择的至少一者。
烧附层是将包含陶瓷成分以及金属成分的导电性膏涂敷于层叠体12并进行了烧附的烧附层。烧附层可以是对具有内部电极层16以及电介质层14的层叠芯片和涂敷于层叠芯片的导电性膏同时进行了烧成的烧附层，也可以是在对具有内部电极层16以及电介质层14的层叠芯片进行烧成而得到层叠体12之后在层叠体12涂敷导电性膏并进行了烧附的烧附层。另外，在与涂敷于具有内部电极层16以及电介质层14的层叠芯片的导电性膏同时进行烧成的情况下，关于烧附层，优选对代替玻璃成分而添加了电介质材料(陶瓷成分)的导电性膏进行烧附而形成烧附层。烧附层也可以是多个层。
位于第1主面12a的第1基底电极层32a的将第1侧面12c和第2侧面12d连结的宽度方向y上的中央部处的第1烧附层以及第2烧附层的厚度例如优选为5μm以上且14μm以下的程度。
此外，位于第2主面12b的第2基底电极层32b的将第1侧面12c和第2侧面12d连结的宽度方向y上的中央部处的第1烧附层以及第2烧附层的厚度例如优选为5μm以上且14μm以下的程度。
镀敷层40包含第1镀敷层40a和第2镀敷层40b。
第1镀敷层40a配置在第1主面12a上。更具体地，第1镀敷层40a仅配置在第1主面12a上，并配置为覆盖第1基底电极层32a的表面。
第2镀敷层40b配置在第2主面12b上。更具体地，第2镀敷层40b仅配置在第2主面12b上，并配置为覆盖第2基底电极层32b的表面。
镀敷层40也可以由多个层形成。
镀敷层40例如包含从Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等选择的至少一者。
在镀敷层40由多个层形成的情况下，镀敷层40优选从层叠体12侧起包含覆盖基底电极层32的下层镀敷层42、配置为覆盖下层镀敷层42的中层镀敷层44、以及配置为覆盖中层镀敷层44的上层镀敷层46。
此时，优选地，下层镀敷层42形成为Cu镀敷层，中层镀敷层44形成为Ni镀敷层，上层镀敷层46形成为Au镀敷层。
由此，能够通过Cu镀敷层得到防止Ni镀敷时的水分浸入的效果，Ni镀敷层形成Au镀敷的基底层，能够缓解基底电极层32的表面凹凸，Au镀敷层能够得到由与Au引线的金属扩散带来的接合力。
镀敷层每一层的厚度优选为1μm以上且15μm以下。
下层镀敷层42具有第1下层镀敷层42a以及第2下层镀敷层42b。
第1下层镀敷层42a配置在第1主面12a侧，并配置为覆盖第1基底电极层32a的表面。第2下层镀敷层42b配置在第2主面12b侧，并配置为覆盖第2基底电极层32b的表面。
中层镀敷层44具有第1中层镀敷层44a以及第2中层镀敷层44b。
第1中层镀敷层44a配置为直接覆盖第1下层镀敷层42a。第2中层镀敷层44b配置为直接覆盖第2下层镀敷层42b。
上层镀敷层46具有第1上层镀敷层46a以及第2上层镀敷层46b。
第1上层镀敷层46a配置为直接覆盖第1中层镀敷层44a。
第2上层镀敷层46b配置为直接覆盖第2中层镀敷层44b。
将层叠陶瓷电容器10的长度方向z上的尺寸设为L尺寸，将层叠陶瓷电容器10的高度方向x上的尺寸设为T尺寸，将层叠陶瓷电容器10的宽度方向y上的尺寸设为W尺寸。
关于层叠陶瓷电容器10的尺寸，长度方向z上的L尺寸为0.25mm以上且0.8mm以下，宽度方向y上的W尺寸为0.25mm以上且0.8mm以下，高度方向x上的T尺寸为0.2mm以上且0.5mm以下。
此外，层叠陶瓷电容器10的尺寸能够通过显微镜进行测定。
在图1所示的层叠陶瓷电容器10中，第1外部电极30a以及第2外部电极30b的中央部的最大厚度与如下部分的第1外部电极30a以及第2外部电极30b的周围部的厚度之差为3μm以下，该部分是从第1外部电极30a以及第2外部电极30b的周围的端部起向内侧进入了配置在第1主面12a上或第2主面12b上的第1外部电极30a以及第2外部电极30b的、将第1侧面12c和第2侧面12d连结的长度的10％的部分，或者向内侧进入了将第1端面12e和第2端面12f连结的长度的10％的部分，在以从第1外部电极30a或第2外部电极30b的周围的端部起向内侧15％的地点为中心的50μm见方的视野范围内，在将第1外部电极30a以及第2外部电极30b的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或交点P2的相对于铅直线的垂线之间所成的角度θ为4度以下。在以从第1外部电极30a或第2外部电极30b的端缘起向内侧15％的地点为中心的50μm见方的视野范围内，在将第1外部电极30a以及第2外部电极30b的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或交点P2的相对于铅直线的垂线之间所成的角度θ为4度以下。
因此，第1外部电极30a以及第2外部电极30b具有厚度均匀的平坦的外部电极30的表面。由此，在比较小型化的层叠陶瓷电容器10中，外部电极30的表面变得平坦，特别是，在外部电极30的四角等外部电极30的周边部附近进行第二次引线接合时，层叠陶瓷电容器10的外部电极30和进行第二次引线接合时的管嘴(毛细管)变得不易干扰。其结果是，能够确保第二次引线接合时的引线和该外部电极30的连接性。
此外，在图1所示的层叠陶瓷电容器10中，第1外部电极30a以及第2外部电极30b具有厚度均匀的平坦的外部电极30的表面，因此能够在外部电极30的表面中确保大的能够进行第二次引线接合的区域。因而，能够增加接合引线的根数，或者缩短引线。其结果是，能够降低高频阻抗，能够实现后述的陶瓷电子装置的高功能化。
进而，图1所示的层叠陶瓷电容器10无需使用由烧附层形成外部电极30的基底电极层32并通过镀敷来形成基底电极层32的方法就能够将外部电极30的表面形成得平坦。因此，能够抑制水分从层叠体12与外部电极30之间等浸入到层叠陶瓷电容器10的内部，能够抑制层叠陶瓷电容器10的耐湿性的下降。
此外，在图1所示的层叠陶瓷电容器10中，第1外部电极30a以及第2外部电极30b具有厚度均匀的平坦的外部电极30的表面，因此在将该层叠陶瓷电容器10经由接合材料安装到安装基板时，即，在裸片接合时，吸引层叠陶瓷电容器10并使其向安装基板移动的吸附管嘴和层叠陶瓷电容器10的外部电极30的表面的密接性提高。因此，能够降低对层叠陶瓷电容器10的吸附失误。
再者，根据图1所示的陶瓷电容器10，第1外部电极30a以及第2外部电极30b具有厚度均匀的平坦的外部电极30的表面，因此在因层叠陶瓷电容器10的搭载位置的确认以及外观的好坏判定等而进行图像感测时，不仅是层叠陶瓷电容器10中央部，就连层叠陶瓷电容器10的外周部也变得聚焦。其结果是，层叠陶瓷电容器10的搭载位置的确认变得明确，层叠陶瓷电容器10的外观的好坏判定的精度提高。
2.层叠陶瓷电容器的制造方法
接着，对层叠陶瓷电容器的制造方法进行说明。
首先，准备电介质层用的陶瓷生片以及内部电极层用的导电性膏。陶瓷生片以及内部电极层用的导电性膏包含粘合剂以及溶剂。粘合剂以及溶剂电可以是公知的粘合剂以及溶剂。
然后，在陶瓷生片上例如通过丝网印刷、凹版印刷等以给定的图案印刷内部电极层用的导电性膏。由此，准备形成了第1内部电极层的图案的陶瓷生片、以及形成了第2内部电极层的图案的陶瓷生片。内部电极层用的导电性膏例如是在金属粉末中加入了有机粘合剂以及有机溶剂的导电性膏。另外，关于陶瓷生片，还制作未印刷内部电极层的图案的外层用的陶瓷生片。
接下来，层叠给定片数的未印刷内部电极层的图案的外层用的陶瓷生片，由此形成成为第2端面侧的第2端面侧外层部的部分。在其上依次层叠印刷了第1内部电极层的图案的陶瓷生片、以及印刷了第2内部电极层的图案的陶瓷生片，使得成为本发明的构造，由此形成成为内层部的部分。在该成为内层部的部分上，层叠给定片数的未印刷内部电极层的图案的外层用的陶瓷生片，由此形成成为第1端面侧的第1端面侧外层部的部分。由此，制作层叠片。
接着，通过等静压压制等手段在层叠方向上对层叠片进行压制，由此制作层叠块。
然后，通过将层叠块切割为给定的尺寸，从而切出层叠芯片。此时，也可以通过滚筒研磨等在层叠芯片的角部以及棱线部形成圆角。
接着，通过对层叠芯片进行烧成，从而制作层叠体12，根据基底电极层的形成方法，通过以下说明的方法得到层叠体以及基底电极层。
(基底电极层)
对在形成基底电极层的情况下，在对具有内部电极层以及电介质层的层叠芯片进行烧成而得到层叠体之后，在层叠体涂敷导电性膏并进行烧附的情况进行说明。
首先，在层叠体的两个主面涂敷成为基底电极层的导电性膏，形成基底电极层。具体地，通过丝网印刷来涂敷包含玻璃成分和金属成分的导电性膏，然后，进行烧附处理而形成基底电极。此时的烧附温度优选为700℃以上且900℃以下。
此时，调整成为本实施方式涉及的基底电极层的导电性膏的粘度，使用粘度在高的剪切速度下变低且在低的剪切速度下变高的性质的导电性膏，且控制印刷版的空间体积，由此能够形成本实施方式涉及的外部电极的基底电极层。
另一方面，对形成具有基底电极层的层叠体的情况进行说明，其中，在形成基底电极层的情况下，将层叠芯片和成为基底电极层的导电性膏同时进行烧成。
在层叠芯片的两个主面涂敷成为基底电极层的导电性膏，形成基底电极层。具体地，通过丝网印刷在层叠芯片涂敷包含与电介质层相同种类的陶瓷成分和金属成分的导电性膏。
此时，调整成为本实施方式涉及的基底电极层的导电性膏的粘度，使用粘度在高的剪切速度下变低且在低的剪切速度下变高的性质的导电性膏，且控制印刷版的空间体积，由此能够形成本实施方式涉及的外部电极的基底电极层。
然后，将层叠芯片以及涂敷于层叠芯片的导电性膏同时进行烧成，制作形成了基底电极层的层叠体。烧成温度虽然也依赖于电介质、内部电极层的材料，但是优选为900℃以上且1400℃以下。
然后，形成镀敷层40。
即，在第1基底电极层32a的表面形成第1镀敷层40a，并在第2基底电极层32b的表面形成第2镀敷层40b。具体地，第1镀敷层40a形成为完全覆盖配置在第1主面12a上的第1基底电极层32a的表面。此外，第2镀敷层40b形成为完全覆盖配置在第2主面12b上的第2基底层32b的表面。
更具体地，镀敷层40由下层镀敷层42、配置在下层镀敷层42上的中层镀敷层44、以及配置在中层镀敷层44上的上层镀敷层46形成。
下层镀敷层42由Cu镀敷层形成，中层镀敷层44由Ni镀敷层形成，上层镀敷层46由Au镀敷层形成。
此外，在本实施方式中，即使在形成各镀敷层时，通过对在进行滚筒镀敷时使用的介质的直径、滚筒的转速进行控制，从而镀敷层的表面也能够形成为平坦的膜。此时，关于在将镀敷层的表面形成得平坦时使用的介质的直径，优选使用比通常大的直径。此外，在将镀敷层的表面形成得平坦的情况下，优选使滚筒的转速比通常高。
像以上那样制造层叠陶瓷电容器10。
3.使用了层叠陶瓷电容器的陶瓷电子装置
接着，对使用了本发明涉及的层叠陶瓷电容器的陶瓷电子装置进行说明。
图9是示出将本发明涉及的层叠陶瓷电容器安装于基板而得到的陶瓷电子装置的一个例子的图。
图1所示的层叠陶瓷电容器10例如能够作为如图9所示的陶瓷电子装置60的部件而进行使用。陶瓷电子装置60具备层叠陶瓷电容器10、基板70、以及引线80。
基板70配置为层叠陶瓷电容器10的第2主面12b与基板70的主面70a对置。在基板70的主面70a的表面配置有连接盘电极72。而且，层叠陶瓷电容器10的第2外部电极30b和连接盘电极72经由导电性粘接剂的固化物或Au箔、焊料90进行连接。
引线80通过如下方式与第1外部电极30a电连接，即，对在层叠陶瓷电容器10的第1主面12a的表面形成的第1外部电极30a施加热、超声波、荷重而使引线80与第1外部电极30a之间进行金属扩散。
4.实验例
接着，为了确认上述的本发明涉及的层叠陶瓷电容器的效果，制造了层叠陶瓷电容器，并进行了引线接合的连接性试验、以及耐湿可靠性试验的评价。
(1)试样1至试样5涉及的层叠陶瓷电容器的规格
首先，按照上述的层叠陶瓷电容器的制造方法制作了如下规格的层叠陶瓷电容器。
·层叠陶瓷电容器的尺寸L×W×T(包含设计值)：0.5mm×0.5mm×0.35mm
·电介质层的材料(主成分)：BaTiO3
·内部电极层的材料：Ni
·内部电极层的厚度：2.0μm
·外部电极的构造：通过基底电极层和镀敷层构成
外部电极层的厚度：参照表1。各试样中的外部电极层的厚度通过使基底电极层的厚度变化而制作。
基底电极层的材料：导电性金属(Ni)和电介质材料(BaTiO3)
镀敷层：Cu镀敷层和Ni镀敷层和Au镀敷层的3层构造
下层镀敷层：Cu镀敷
下层镀敷层的厚度：中央部：6μm
：从端部起向内侧进入了基底电极层的长度的10％的部分的厚度：6μm
中层镀敷层：Ni镀敷
中层镀敷层的厚度：中央部：3μm
：从端部起向内侧进入了基底电极层的长度的10％的部分的厚度：3μm
上层镀敷层：Au镀敷
上层镀敷层的厚度：中央部0.8μm
：从端部起向内侧进入了基底电极层的长度的10％的部分的厚度：0.8μm
(2)试样6涉及的层叠陶瓷电容器的规格
在试样6涉及的层叠陶瓷电容器中，通过镀敷电极形成了外部电极。
另外，层叠陶瓷电容器的尺寸、镀敷层的规格设为如下。
·层叠陶瓷电容器的尺寸L×W×T(包含设计值)：0.25mm×0.25mm×0.2mm
·电介质层的材料：BaTiO3
·内部电极层的材料：Ni
·内部电极层的厚度：1.5μm
·外部电极的构造：通过镀敷形成为电极
外部电极层的厚度：中央部：10μm
：从端部起向内侧进入了基底电极层的长度的10％的部分的厚度：0μm
外部电极的材料：Au镀敷
(3)厚度的测定方法
通过以下的方法进行第1外部电极以及第2外部电极的中央部的最大厚度的测定。
即，将作为试样的层叠陶瓷电容器用树脂进行固定，直至将第1端面以及第2端面连结的长度方向上的L/2的长度为止，或者直至将第1侧面以及第2侧面连结的宽度方向上的W/2的长度为止，进行了剖面研磨，使得与各个研磨面大致平行。然后，在研磨剖面中，测定了外部电极中央部的区域的外部电极的厚度变得最大的部位的外部电极的厚度。另外，在将第1外部电极以及第2外部电极的宽度方向以及长度方向上的长度分别设为100％的情况下，所谓外部电极中央部的区域，是指内侧的80％的区域。
通过以下的方法进行了如下部分的第1外部电极以及第2外部电极的周围部的厚度的测定，该部分是从第1外部电极以及第2外部电极的周围的端部起向内侧进入了配置在第1主面上或第2主面上的第1外部电极以及第2外部电极的、将第1侧面以及第2侧面连结的长度或者将第1端面以及第2端面连结的长度的10％的量的部分。
即，将作为试样的层叠陶瓷电容器用树脂进行固定，直至将第1端面以及第2端面连结的长度方向上的L/2的长度为止，或者直至将第1侧面以及第2侧面连结的宽度方向上的W/2的长度为止，进行了剖面研磨，使得与各个研磨面大致平行。然后，在研磨剖面中，对上述的向内侧进入了10％的量的部分的外部电极的厚度进行了测定。此时，关于向内侧进入了10％的量的部分，对研磨剖面的第1侧面侧以及第2侧面侧或者第1端面侧以及第2端面侧的四个部位进行测定，并计算了从四个部位得到的厚度的值的平均值。
(4)角度θ的测定方法
通过以下的方法进行了如下的部分的第1外部电极以及第2外部电极的表面与相对于铅直线的垂线之间所成的角度θ的测定，该部分是从第1外部电极以及第2外部电极的周围的端部起向内侧进入了配置在第1主面上或第2主面上的第1外部电极以及第2外部电极的、将第1侧面和第2侧面连结的长度或将第1端面和第2端面连结的长度的15％的量的部分。
即，用激光位移计(KEYENCE公司制造：形状测定激光显微镜的测定装置)测定表面高度，并使用分析软件VK-H1XA测定了以从第1外部电极30a以及第2外部电极30b的端缘起向内侧15％的地点为中心的50μm的范围的角度。
更具体地，如图7以及图8所示，在以从第1外部电极30a以及第2外部电极30b的端缘起向内侧15％的地点为中心的50μm见方的视野范围内，测定了在将第1外部电极30a以及第2外部电极30b的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或P2的相对于铅直线的垂线之间所成的角度θ。另外，关于角度θ的测定，在第1侧面侧以及第2侧面侧或者第1端面侧以及第2端面侧的四个部位进行测定，并计算从四个部位得到的角度的值的平均值，将该值作为角度θ。
(5)引线接合的连接性试验
通过基于MIL-STD-883方法2011实施各试样的引线粘着强度试验，从而进行了引线接合的连接性的确认。
更详细地，使用导电性粘接剂或焊料将各试样安装于配线基板，并在第1主面上和基板连接盘进行了引线接合。将引线垂直地拉起，直至引线的环路断裂，并观察了断裂时的强度、断裂部位。如果断裂强度为30mN(3gf)以上且断裂模式不是在电容器与引线的连接界面处断裂，则判定为“良”。
(6)耐湿可靠性试验
像以下那样确认了耐湿可靠性。
即，基于PCBT试验法实施了各样品的耐湿性可靠性试验。
更详细地，对于各试样，使用共晶焊料安装到配线基板，并将其投入到温度为125[℃]、相对湿度为95[％RH]的高温高湿槽内，并且设为在一对外部电极间施加了6.3[V]的直流电流的状态。然后，经72小时维持该状态。然后，将在试验前后绝缘电阻值未下降两位以上的判定为“良”，将在试验前后绝缘电阻值下降了两位以上的判定为“不良”。在此，23个样品中只要有一个不良，就设为“不良”。
评价结果示于表1。
[表1]
(7)实验结果
如表1所示，在作为试样编号1至试样编号3的试样的层叠陶瓷电容器中，外部电极的中央部的最大厚度与外部电极的周围部的厚度的厚度差为3μm以下，且外部电极的给定的周围部的表面的角度为4°以下，因此外部电极的表面平坦，未产生引线接合的连接不良。此外，已确认，外部电极具有基底电极层和配置在基底电极层上的镀敷层，其中，基底电极层具有金属成分和陶瓷成分，因此，能够抑制水分从外部电极与层叠体之间浸入到层叠陶瓷电容器的内部，能够抑制耐湿性的下降。
另一方面，在作为试样编号4的试样的层叠陶瓷电容器中，尽管外部电极的中央部的最大厚度与外部电极的周围部的厚度的厚度差为3μm以下，但是外部电极的给定的周围部的表面的角度为4.5°，因此未能确保外部电极的表面的平坦性，10个中有1个产生了引线接合的连接不良。
此外，在作为试样编号5的试样的层叠陶瓷电容器中，外部电极的中央部的最大厚度与外部电极的周围部的厚度的厚度差为5μm以下，且外部电极的给定的周围部的表面的角度为5°，因此未能确保外部电极的表面的平坦性，10个中有5个产生了引线接合的连接不良。
进而，在作为试样编号6的试样的层叠陶瓷电容器中，通过将外部电极形成为镀敷电极，从而确保了外部电极的平坦性，因此未产生引线接合的连接不良，但是未能抑制水分从外部电极与层叠体之间浸入到层叠陶瓷电容器的内部，耐湿可靠性试验的结果，23个中有9个产生了不良。
根据以上的实验结果，在作为本发明涉及的试样编号1至试样编号3的试样的层叠陶瓷电容器中，第1外部电极以及第2外部电极的中央部的最大厚度与如下部分的第1外部电极以及第2外部电极的周围部的厚度之差为3μm以下，该部分是从第1外部电极以及第2外部电极的周围的端部起向内侧进入了配置在第1主面上或第2主面上的第1外部电极以及第2外部电极的、将第1侧面以及第2侧面连结的长度或者将第1端面以及第2端面连结的长度的10％的量的部分，在以从第1外部电极或第2外部电极的周围的端部起向内侧15％的地点为中心的50μm见方的视野范围内，在将第1外部电极以及第2外部电极的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或交点P2的相对于铅直线的垂线之间所成的角度θ为4度以下。
因此，外部电极的表面变得平坦，特别是，在外部电极的四角等外部电极的周边部附近进行第二次引线接合时，层叠陶瓷电容器的外部电极和进行引线接合时的管嘴(毛细管)变得不易干扰。其结果是，已明确了能够确保引线接合时的引线和外部电极的连接性。
此外，在本发明中，即使不使用通过直接镀敷来形成基底电极层的方法，也能够将外部电极的表面形成得平坦。因此，已明确，能够抑制水分从外部电极与层叠体之间等浸入到层叠陶瓷电容器的内部，能够抑制层叠陶瓷电容器的耐湿性的下降。
进而，在本发明中，因为外部电极变得平坦，所以能够确保大的能够进行第二次引线接合的区域。因而，能够增加接合引线的根数，或者缩短引线。其结果是，能够降低高频阻抗，能够实现陶瓷电子装置的高功能化。
虽然对本发明的实施方式进行了说明，但是应认为此次公开的实施方式在所有的方面均为例示，而不是限制性的。本发明的范围由权利要求书示出，并意图包含与权利要求书等同的意思以及范围内的所有的变更。

Claims (2)

1.一种层叠陶瓷电容器，具有：
层叠体，包含层叠的多个电介质层，具有在高度方向上相对并与安装面对置的第1主面以及第2主面、在与高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与高度方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面；
第1内部电极，配置在所述多个电介质层上，位于所述层叠体的内部，并引出到所述第1主面；
第2内部电极，配置在所述多个电介质层上，位于所述层叠体的内部，并引出到所述第2主面；
第1外部电极，配置在所述第1主面上；以及
第2外部电极，配置在所述第2主面上，
在层叠陶瓷电容器中，
所述第1外部电极以及所述第2外部电极具有：基底电极层，具有金属成分和陶瓷成分；以及镀敷层，配置在所述基底电极层上，
所述第1外部电极以及所述第2外部电极的中央部的最大厚度与如下部分的所述第1外部电极以及所述第2外部电极的周围部的厚度之差为3μm以下，所述部分是从所述第1外部电极以及所述第2外部电极的周围的端部起向内侧进入了配置在所述第1主面上或所述第2主面上的所述第1外部电极以及所述第2外部电极的、将所述第1侧面以及所述第2侧面连结的长度或者将所述第1端面以及所述第2端面连结的长度的10％的量的部分，
在以从所述第1外部电极或所述第2外部电极的周围的端部起向内侧15％的地点为中心的50μm见方的视野范围内，在将所述第1外部电极以及所述第2外部电极的表面与构成50μm见方的视野范围的划分线的交点P1和P2连结的直线、与通过交点P1或交点P2的相对于铅直线的垂线之间所成的角度θ为4度以下。
2.根据权利要求1所述的层叠陶瓷电容器，其中，
所述镀敷层从所述层叠体侧起包含Cu镀敷层、Ni镀敷层、Au镀敷层。
CN202111390037.6A 2020-11-27 2021-11-22 层叠陶瓷电容器 Active CN114566386B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-197222 2020-11-27
JP2020197222A JP2022085502A (ja) 2020-11-27 2020-11-27 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN114566386A CN114566386A (zh) 2022-05-31
CN114566386B true CN114566386B (zh) 2024-08-20

Family

ID=81711104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111390037.6A Active CN114566386B (zh) 2020-11-27 2021-11-22 层叠陶瓷电容器

Country Status (3)

Country Link
US (2) US11848160B2 (zh)
JP (1) JP2022085502A (zh)
CN (1) CN114566386B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022085502A (ja) * 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ
WO2024097033A1 (en) * 2022-10-31 2024-05-10 KYOCERA AVX Components Corporation Multilayer capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356190A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
CN111724991A (zh) * 2019-03-22 2020-09-29 株式会社村田制作所 层叠陶瓷电容器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2587851Y2 (ja) 1991-07-01 1998-12-24 株式会社村田製作所 積層コンデンサ
GB2400493B (en) 2003-04-08 2005-11-09 Avx Corp Plated terminations
WO2008059666A1 (en) * 2006-11-15 2008-05-22 Murata Manufacturing Co., Ltd. Laminated electronic component and method for manufacturing the same
US10079108B2 (en) * 2014-12-19 2018-09-18 Kyocera Corporation Multilayer capacitor and mounting structure
JP6931519B2 (ja) * 2015-10-06 2021-09-08 Tdk株式会社 電子部品
JP2017126715A (ja) 2016-01-15 2017-07-20 株式会社村田製作所 電子部品、実装電子部品および電子部品の実装方法
JP6508098B2 (ja) 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
JP6421138B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6747057B2 (ja) * 2016-05-24 2020-08-26 Tdk株式会社 積層セラミックコンデンサ
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure
JP2018049883A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
KR101952871B1 (ko) * 2017-04-13 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판
JP6933011B2 (ja) * 2017-06-14 2021-09-08 株式会社村田製作所 積層セラミックコンデンサ
JP7148239B2 (ja) 2017-12-08 2022-10-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022085502A (ja) * 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356190A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
CN111724991A (zh) * 2019-03-22 2020-09-29 株式会社村田制作所 层叠陶瓷电容器

Also Published As

Publication number Publication date
US11848160B2 (en) 2023-12-19
CN114566386A (zh) 2022-05-31
JP2022085502A (ja) 2022-06-08
US20240062965A1 (en) 2024-02-22
US20220172897A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
CN114566386B (zh) 层叠陶瓷电容器
EP2187411B1 (en) Ceramic electronic component terminals
JP4844487B2 (ja) 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP5678919B2 (ja) 電子部品
CN112614697B (zh) 层叠陶瓷电容器
KR101925286B1 (ko) 적층 세라믹 전자부품
US11791102B2 (en) Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component
JP2017022365A (ja) 積層セラミックコンデンサ
CN113539682B (zh) 层叠陶瓷电子部件
JP2018098475A (ja) 積層セラミックコンデンサ
US20240339265A1 (en) Multilayer ceramic electronic component
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
KR101551595B1 (ko) 적층 세라믹 콘덴서
JP2022076995A (ja) 積層型キャパシタ及びその実装基板
JPWO2019132017A1 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP2946261B2 (ja) 積層電子部品の製造方法
JP2024022341A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP4623987B2 (ja) コンデンサ及びその実装構造
WO2023210465A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの実装方法
KR102442833B1 (ko) 적층 세라믹 전자부품
WO2024202403A1 (ja) 積層セラミック電子部品
KR102524878B1 (ko) 세라믹 커패시터 제조방법
US20230207220A1 (en) Multilayer electronic component
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
JP2023099464A (ja) 積層型キャパシタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant